



دفاع پایان نامه کارشناسی ارشد

دانشگاه صنعتی شریف

دانشکده مهندسی کامپیوتر

مدیریت ظرفیت جداول جریان در شبکه های نرم افزار محور

ارائه دهنده: محمد صابری

استاد راهنما اول: جناب آقای دکتر موقر

استاد راهنما دوم: جناب آقای دکتر مهدی دولتی

داوران: جنابان آقای دکتر جهانگیر و آقای دکتر حسینی

۱۴۰۳ ماه دی

نمای کلی

مقدمه



مدل سیستم و تعریف مسئله



روش پیشنهادی



نتایج




نتیجه‌گیری



مقدمه

مقدمه مدل سیستم روش پیشنهادی نتایج نتیجه‌گیری



شبکه‌های نرم‌افزار محور

قوانين ارسال

جداویل جریان

چالش موجود در شبکه‌های نرم‌افزار محور

۱

۲

۳

۴

عمل : قانون
عمل اولویت
عمل انتباق

مقدمه

مقدمه

مدل سیستم

روش پیشنهادی

نتایج

نتیجه‌گیری



اخراج

Flowmaster [1]

[1] K. Kannan and S. Banerjee, “Flowmaster: Early eviction of dead flow on SDN switches,” in Proc. ICDCN, 2014, pp. 484–498.

فشرده‌سازی

Wildcard Rules Caching [2]

[2] J.-P. Sheu and Y.-C. Chuo, “Wildcard rules caching and cache replacement algorithms in software-defined networking,” IEEE Trans. Netw. Serv. Manag., vol. 13, no. 1, pp. 19–29, Mar. 2016.

تقسیم و توزیع

Cooperative Caching [3]

[3] O. Rottenstreich, A. Kulik et al., “Data plane cooperative caching with dependencies,” IEEE Trans. Netw. Serv. Manag., vol. 19, no. 3, pp. 2092–2106, Sep. 2021.




مدل سیستم و تعریف مسئله

کنترل کننده

DST IP	Action	Owner
10.0.0.1	Port 1	Switch 1

DST IP	Action	Owner
10.0.0.2	Port 2	Switch 3






مدل سیستم و تعریف مسئله

کنترل کننده

DST IP	Action	Owner
10.0.0.1	Port 1	Switch 1

DST IP	Action	Owner
10.0.0.2	Port 2	Switch 3






مدل سیستم و تعریف مسئله

کنترل کننده

DST IP	Action	Owner
10.0.0.1	Port 1	Switch 1

DST IP	Action	Owner
10.0.0.2	Port 2	Switch 3






مدل سیستم و تعریف مسئله

کنترل کننده

DST IP	Action	Owner
10.0.0.1	Port 1	Switch 1

DST IP	Action	Owner
10.0.0.2	Port 2	Switch 3






مدل سیستم و تعریف مسئله

کنترل کننده

DST IP	Action	Owner
10.0.0.1	Port 1	Switch 1

DST IP	Action	Owner
10.0.0.2	Port 2	Switch 3






مدل سیستم و تعریف مسئله

کنترل کننده

DST IP	Action	Owner
10.0.0.1	Port 1	Switch 1

DST IP	Action	Owner
10.0.0.2	Port 2	Switch 3





مدل سیستم و تعریف مسئله

مجموعه قوانین: $R = \{r_1, r_2, \dots, r_n\}$

مجموعه سویچها: $S = \{s_1, s_2, \dots, s_i\}$

ظرفیت جداول جریان سویچها: $M = \{m_1, m_2, \dots, m_i\}$

نرخ جریانها: $\rho = \{\rho_1, \rho_2, \dots, \rho_n\}$

سویچ که از قانون r را استفاده می‌کند: w_r



مدل سیستم و تعریف مسئله

زمان بازیابی قانون:

- زمان بازیابی قانون از حافظه سوییچ اصلی: d_1
- زمان بازیابی قانون از جفت سوییچ: d_2
- زمان بازیابی قانون از کنترل کننده: d_3

متغیرهای تصمیم‌گیری:

- نشان دادن اینکه آیا قانون r در سوییچ w قرار گرفته است یا خیر: $y_{w,r}$
- نشان می‌دهد که آیا سوییچ v قوانین را برای سوییچ w ذخیره می‌کند یا خیر: $Z_{w,v}$



مدل سیستم و تعریف مسئله

هدف: به حداقل رساندن متوسط تأخیر بازیابی قانون

$$\min \sum_{r \in R} \rho_r \cdot \{d_1 \cdot y_{w_r, r} + \sum_{v \in S - \{w_r\}} d_2 \cdot y_{v, r} + d_3 \cdot (1 - \sum_{v \in S} y_{v, r})\}$$

محدودیت تضمین می کند که هر سویچ w دقیقاً یک جفت دارد:

$$s.t. \sum_{v \in S_w} z_{w, v} = 1, w \in S$$



مدل سیستم و تعریف مسئله

محدودیت تضمین می‌کند که هر قانون r حداقل در یک سویچ قرار می‌گیرد:

$$\sum_{w \in S} y_{w,r} \leq 1, \quad r \in R$$

محدودیت اعمال می‌کند که هر قانون r فقط می‌تواند در \mathcal{W}_r یا جفت آن ذخیره شود:

$$y_{v,r} \leq \sum_{v=w_r} z_{w_r,v}, \quad r \in R, \quad v \in S_{w_r}$$



مدل سیستم و تعریف مسئله

محدودیت تضمین می‌کند که ظرفیت حافظه سوییچ‌ها رعایت می‌شود:

$$\sum_{r \in R} q_r \cdot y_{w,r} \leq M_v, \quad v \in S$$

محدودیت تضمین می‌کند که اگر قانون r در یک سوییچ قرار گیرد، تمام قوانین وابسته آن نیز در آنجا قرار می‌گیرند:

$$y_{v,r} \leq y_{v,r'}, \quad r \in R, \quad r' \in R_r, \quad v \in S$$




روش پیشنهادی

طراحی پی‌فور: از دو جدول برای ذخیره داده‌ها و سویچ‌های جفت‌شده استفاده می‌کنیم:

```
1 table cache_t {
2   key = {
3     cache_h.action_or_owner:
4       exact;
5     ipv4.dstAddr: lpm;
6   }
7   actions = {
8     get_self_action;
9     get_cached_action;
10    NoAction;
11 }
```

```
12 table pairing_t {
13   key = {
14     cache_h.type: exact;
15   }
16   actions = {
17     query_pair;
18     send_2ctrl;
19     NoAction;
20   }
21 }
```


تعریف سرآیند بسته‌ای به نام `:cache_h`





روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده





مقدمه

مدل سیستم

روش پیشنهادی

نتایج

نتیجه‌گیری

روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده




table forward_t


table cache_t

table pairing_t



روش پیشنهادی


طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده





روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده





روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده




table forward_t

table cache_t

table pairing_t



روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده




table forward_t


table cache_t

table pairing_t



روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده





مقدمه

مدل سیستم



روش پیشنهادی

نتایج

نتیجه‌گیری

روش پیشنهادی


طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده





روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده



سوییچ دو

0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23
protocol		type		action_or_owner				padding															


Action get_self_action



table forward_t

table cache_t

table pairing_t





روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده




table forward_t

table cache_t

table pairing_t



روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده




table forward_t


table cache_t

table pairing_t



روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده





مقدمه

مدل سیستم



روش پیشنهادی

نتایج

نتیجه‌گیری

روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده





مقدمه

مدل سیستم

روش پیشنهادی

نتایج


نتیجه‌گیری

روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده




0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23
protocol	type		action_or_owner		padding																		





روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده



سوییچ دو

0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23
protocol	type																						

Action query_pair

سوییچ یک




table forward_t

table cache_t

table pairing_t



مقدمه

مدل سیستم

روش پیشنهادی

نتایج

نتیجه‌گیری

روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده



0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23
protocol		type		action_or_owner				padding															




table forward_t


table cache_t

table pairing_t



روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده



0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23
protocol	type		action_or_owner		padding																		




table forward_t


table cache_t

table pairing_t




روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده




0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	
protocol		type		action_or_owner			padding																	






روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده



Type = Q1


0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23
protocol		type		action_or_owner				padding															





روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده



0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	
protocol		type		action_or_owner			padding																	




table forward_t


table cache_t

table pairing_t



روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده



0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	
protocol		type		action_or_owner			padding																	




table forward_t


table cache_t

table pairing_t




روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده




0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	
protocol		type		action_or_owner			padding																	





روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده



0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	
protocol		type		action_or_owner			padding																	




table forward_t


table cache_t

table pairing_t




روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده




0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23
protocol		type		action_or_owner				padding															





روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده



0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23
protocol	type	action_or_owner	padding																				




table forward_t


table cache_t

table pairing_t



روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده



0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23
protocol	type	action_or_owner						padding															




table forward_t

table cache_t

table pairing_t



روش پیشنهادی

طراحی پی‌فور: منطق پردازش ورودی سوییچ طراحی شده




table forward_t

table cache_t

table pairing_t



روش پیشنهادی

راه حل پیشنهادی دارای دو بخش است:

- انتخاب جفت: با استفاده از گرد کردن قطعی،
- قراردادن قانون: با استفاده از گرد کردن قطعی آگاه از وابستگی قوانین،

```
1:  $m \leftarrow \text{PaSe}(\mathcal{R}, \mathcal{S}, \{\rho_r\}, \{d_1, d_2, d_3\}, \{M_v\}, \{q_r\})$ 
2:  $\tilde{m} \leftarrow \text{relax}(m)$ 
3:  $\{\tilde{z}_{w,v}, \tilde{y}_{w,r}\} \leftarrow \text{solve}(\tilde{m})$ 
4: for  $w \in \mathcal{S}$  do
5:    $v \leftarrow \arg \max_{v' \in \mathcal{S}} \tilde{z}_{w,v'}$ 
6:    $\tilde{m}.\text{add\_constraint}(z_{w,v} = 1)$ 
7:    $\tilde{m} \leftarrow \text{update}(\tilde{m}, \{\frac{M_v}{3}\})$ 
8:    $\{\tilde{z}_{w,v}, \tilde{y}_{w,r}\} \leftarrow \text{solve}(\tilde{m})$ 
```



روش پیشنهادی

راه حل پیشنهادی دارای دو بخش است:

- انتخاب جفت: با استفاده از گرد کردن قطعی،
- قراردادن قانون: با استفاده از گرد کردن قطعی آگاه از وابستگی قوانین،

```
10:  $\{L_r\} \leftarrow \text{NULL}$ 
11: for  $r \in \mathcal{R}$  do
12:    $v \leftarrow \arg \max_{v' \in \mathcal{S}} \tilde{z}_{w, v'}$ 
13:    $\alpha \leftarrow 1 - \tilde{y}_{w_r, r} - \tilde{y}_{v, r}$ 
14:    $s \leftarrow \text{NULL}$ 
15:   if  $\tilde{y}_{w_r, r} \geq \tilde{y}_{v, r}$  and  $\tilde{y}_{w_r, r} \geq \alpha$  and ( $L_r$  is NULL or  $L_r = w_r$ ) then
16:      $s \leftarrow w_r$ 
17:   else if  $\tilde{y}_{v, r} \geq \tilde{y}_{w_r, r}$  and  $\tilde{y}_{v, r} \geq \alpha$  and ( $L_r$  is NULL or  $L_r = v$ ) then
18:      $s \leftarrow v$ 
19:   else
20:      $\tilde{m}.\text{add\_constraints}(y_{w_r, r} = 0, y_{v, r} = 0)$ 
```



نتایج


همانندسازی

روش‌های پایه

- بدون ذخیره در جفت سوییچ اصلی
- اولویت میزبان یک بر دو
- اولویت میزبان دو بر یک

ابزار

- سوییچ نرم‌افزاری پی‌فور
- مینینت
- آی‌پرف
- پینگ








نتایج

نتایج همانندسازی:

- تحت پیکربندی‌های مختلف حافظه، بهبود قابل توجهی در نرخ و تأخیر قابل دستیابی بین میزبان‌ها به عنوان نتیجه به کارگیری روش ذخیره قوانین پیشنهادی مان مشاهده می‌شود.
- تا ۵ برابر بهبود نرخ و ۷۰٪ کاهش تأخیر



C1: $S1 = S2 = S3 = 0$

C2: $S1 = S2 = S3 = 1$

C3: $S1 = S2 = 1, S3 = 2$




شبیه‌سازی

روش‌های پایه

- بهینه
- جفت‌یابی تصادفی، جایابی بهینه
- جفت‌یابی تصادفی، جایابی حریصانه
- بدون ذخیره در جفت سوییچ اصلی

ابزار




- حل کننده سای‌پای
- سی‌وی‌ایکس‌پی‌وای
- زبان برنامه‌نویسی پایتون



نتایج

نتایج شبیه‌سازی:

- روش پیشنهادی ما در برابر بهینه
- حدود ۱۶۰ درصد سریع‌تر تأخیر برای بیش از ۱۶۰ برابر بهبود زمان اجرا








نتایج

نتایج شبیه‌سازی:




- روش ما در مقابل روش‌های پایه
- تحت تنظیمات مختلف بین ۱۵ تا ۲۱ درصد بهبود قابل مشاهده است.



نتایج

نتایج شبیه‌سازی:

- روش ما در مقابل روش‌های پایه
- تحت تنظیمات مختلف بین ۱۵ تا ۲۱ درصد بهبود قابل مشاهده است.



نتیجه‌گیری

- ۰ این کار پژوهشی RaSe را معرفی می‌کند، الگوریتمی برای جفت کردن سویچ‌ها برای ذخیره قوانین در حافظه پنهان سویچ‌های شبکه‌های نرمافزار محور دارای پی‌فور و از گرد کردن قطعی برنامه‌ریزی خطی عدد صحیح استفاده می‌کند و یک راه حل تقریبی ارائه می‌دهد.
- ۰ جزئیات طراحی و اجرای پی‌فور یک سویچ با قابلیت ذخیره‌سازی را نشان می‌دهد و عملکرد سویچ را در یک شبیه‌سازی مبتنی بر مینینت ارزیابی می‌کند.
- ۰ شبیه‌سازی‌های عددی گستردگی ارزیابی مقیاس‌پذیری و اثربخشی RaSe، به‌ویژه تحت بارهای ناهموار شبکه انجام می‌دهد.
- ۰ تحقیقات آینده را برای بررسی سناریوهایی که شامل جفت سویچ‌های متعدد یا همسایگان غیرمستقیم است، پیشنهاد می‌کند.

پایان نامه ارشد بنده در کنفرانس
GLOBECOM 2024 پذیرفته،

ارائه و منتشر شده است.

تمامی کدهای این کار پژوهشی در
لینک زیر موجود می باشد.

<https://github.com/mmdsbri98/Efficient-Rule-Caching>



با تشکر از توجه شما
لطفا سوالات خود را مطرح بفرمایید



پیوست ۱



محاسبه نرخ قوانین:

- روش‌های تخمین زدن نرخ قوانین (جريان‌ها) در شبکه
 - نمونه‌برداری (Sampling)
 - استفاده از شمارنده‌ها (Counters)
 - بازنگاری (Packet Mirroring)
 - جريان نمونه (Sampled Flow (sFlow))
 - نت‌فلو (NetFlow)
- قرارداد مدیریت شبکه ساده (Simple Network Management Protocol) ((SNMP))
 - استفاده از ساختارداده اسکچ (Sketch)

پیوست ۲

وابستگی بین قوانین:

قانون	بخش انطباق	عمل	اولویت
R0	(**1*)	ارسال به درگاه صفر	*
R1	(0**1)	ارسال به درگاه یک	۱
R2	(011*)	ارسال به درگاه دو	۲
R3	(0111)	ارسال به درگاه سه	۳



پیوست ۲

وابستگی بین قوانین:

- وابسته مستقیم
- وابسته مستقیماً به R_0 و R_1 وابسته است
- وابسته غیر مستقیم
- غیر مستقیماً به R_0 و R_2 وابسته است
- هنگامی که یک قانون در سوییچ نصب می شود، همه قوانینی که به آن بستگی دارد باید به طور همزمان نصب شوند.

