



Trabajo de Fin de Máster

"Máster Universitario en Microelectrónica: Diseño y Aplicaciones de Sistemas Micro/Nanométricos"

Diseño y caracterización de aleatoriedad de un TRNG basado en osciladores en anillos

Design and randomness assessment of a Ring Oscillator-based TRNG

Autor / Author: Mario García Jiménez

Tutores / Advisors

Fecha / Date: Junio de 2027 / June 2027

Resumen

Las claves criptográficas valen lo que vale la entropía que hay detrás, y sin embargo la mayoría de los generadores embebidos se evalúan como cajas negras: se pasan baterías de tests estadísticos sobre su salida y un aprobado se toma como prueba de aleatoriedad. Este TFM muestra primero, sobre el generador hardware del ESP32, por qué no basta: su salida pasa NIST SP 800-22 y puntúa como ruido en los estimadores de SP 800-90B incluso cuando, como revela una prueba de reinicios, es una secuencia pseudoaleatoria fija — y el propio NIST ha rechazado después la primera batería para evaluar generadores criptográficos. Después toma el camino contrario: un motor de generación de claves de caja blanca cuya entropía se justifica desde la física del dispositivo. Se diseña a nivel de transistor una fuente de entropía por oscilador de anillo, se extrae su jitter por simulación y se convierte, mediante un modelo estocástico validado, en una cota inferior de min-entropía por bit y en los parámetros de diseño del muestreador. A su alrededor, un núcleo digital totalmente portable — tests de salud SP 800-90B, acondicionado y CTR_DRBG con función de derivación basados en AES, autenticación AES-CMAC e interfaz de registros I2C — se escribe una sola vez y se verifica de tres maneras: contra los vectores oficiales, en simulación sobre una FPGA Basys 3 que hace de vehículo de verificación, y frente a un ESP32 que recalcula cada resultado con una implementación independiente (mbedtls). El mismo VHDL se sintetiza por último sobre una biblioteca abierta de celdas estándar de 130 nm para dar el área en puertas equivalentes y el camino hacia un circuito integrado dedicado. Todo el código, modelos, vectores y datos se publican.

Palabras clave generador de números verdaderamente aleatorios, oscilador en anillo, jitter, min-entropía, modelo estocástico, AIS 20/31, SP 800-90B, CTR_DRBG, AES-CMAC, elemento seguro, FPGA, ASIC, ESP32.

Abstract

Cryptographic keys are only as good as the entropy behind them, yet most embedded key generators are evaluated as black boxes: statistical test suites are run on their output and a pass is taken as evidence of randomness. This thesis first shows, on the hardware random number generator of the ESP32, why that is not enough: its output passes NIST SP 800-22 and scores like noise under the SP 800-90B estimators even when, as a restart test reveals, it is a fixed pseudo-random sequence — and NIST itself has since rejected the first suite for assessing cryptographic generators. It then takes the opposite route: a white-box key-generation engine whose entropy is justified from the physics of the device. A ring-oscillator entropy source is designed at transistor level and its jitter is extracted from simulation and turned, through a validated stochastic model, into a lower bound on min-entropy per bit and into the design parameters of the sampler. Around it, a fully portable digital core — SP 800-90B health tests, an AES-based conditioning and CTR_DRBG with derivation function, AES-CMAC authentication and an I2C register interface — is written once and verified three ways: against the official test vectors, in simulation on a Basys 3 FPGA acting as the verification vehicle, and against an ESP32 that recomputes every result with an independent implementation (mbedtls). The same VHDL is finally synthesized on an open 130 nm standard-cell library to give the area in gate equivalents and the path to a dedicated integrated circuit. All code, models, vectors and data are released.

Keywords true random number generator, ring oscillator, jitter, min-entropy, stochastic model, AIS 20/31, SP 800-90B, CTR_DRBG, AES-CMAC, secure element, FPGA, ASIC, ESP32.

Agradecimientos

A mi familia, a mis compañeros de Airzone y al profesorado del Máster en Microelectrónica del IMSE-CNM, por su apoyo durante este trabajo.

Índice general

Resumen **1**

Abstract **2**

Agradecimientos **3**

Índice de figuras **7**

Índice de tablas **8**

Lista de acrónimos **10**

1. Introducción **12**
1.1. Motivación: una clave vale lo que vale su entropía 12
1.2. De un estudio de caja negra del ESP32 a un motor de caja blanca 13
1.3. Objetivos 13
1.4. Alcance y exclusiones 14
1.5. Metodología y convenciones de reproducibilidad 15
1.6. Estructura del documento 15

2. Estado del arte **16**
2.1. Arquitecturas de TRNG basadas en osciladores en anillo 16
2.2. Modelos estocásticos y cotas de entropía 17
2.3. Medida embebida del jitter 18
2.4. Normas: AIS 20/31 v3.0 y NIST SP 800-90B 19
2.5. Núcleos simétricos para hardware con recursos limitados 20
2.6. Elementos seguros comerciales 21
2.7. De la FPGA al ASIC: qué cambia en la fuente de entropía 21
2.8. Hueco que aborda este trabajo 22

3. Fuente de entropía: del transistor a la min-entropía **24**
3.1. El oscilador en anillo elemental 24
3.2. Modelo estocástico y factor de calidad 25

3.3. Entropía condicional exacta frente a la cota asintótica 25
3.3.1. Objetivo de diseño 26
3.4. Estimador embebido del jitter y sus dos correcciones 26
3.5. Banco a nivel de transistor y su resolución 28
3.6. Objetivo de diseño y selección del divisor 29

4. Motor digital **30**
4.1. Arquitectura y la decisión de una única primitiva 30
4.2. Núcleo de cifrado AES-128 31
4.3. AES-CMAC 31
4.4. CTR_DRBG con función de derivación 32
4.5. Tests de salud 32
4.6. Ruta de captura y cruces de dominios de reloj 33
4.7. Interfaz de registros I2C y secuenciador de órdenes 33

5. Verificación **35**
5.1. Estrategia: vectores, simulación, verificador independiente 35
5.2. Modelos de referencia en Python 36
5.3. Bancos de pruebas y resultados 36
5.4. Firmware verificador del ESP32 38
5.5. Puesta en marcha en la FPGA 39

6. Camino hacia un circuito integrado **40**
6.1. Flujo de síntesis con celdas estándar 40
6.2. Área por bloque en puertas equivalentes 41
6.3. Optimizaciones y sus ahorros esperados 41
6.4. Lo que necesita el oscilador en anillo en silicio 42
6.5. Coste y plazos de una lanzadera académica 43

7. Resultados y comparación **44**
7.1. Estado frente a los objetivos 44
7.2. Ruido del anillo a nivel de transistor 44
7.3. El anillo con los transistores de un PDK abierto 46
7.4. Punto de funcionamiento: divisor y tasa de bits 48
7.5. Verificación funcional consolidada 48
7.6. Comparación con elementos seguros comerciales 49
7.7. La referencia del ESP32 frente a SP 800-90B 51
7.8. Balance de incertidumbre 55
7.9. La campaña pendiente 56

8. Conclusiones y trabajo futuro **58**
8.1. Conclusiones 58
8.2. Aportaciones 58
8.3. Trabajo futuro 58

Bibliografía **59**

A. Mapa de registros **69**

B. Vectores de prueba oficiales utilizados **70**

C. Guía de reproducción **71**

Índice de figuras

4.1. Ruta de datos del motor. Solo los osciladores en anillo dependen de la tecnología; todos los demás bloques son RTL portable. 30

Índice de tablas

2.1. Núcleos TRNG compatibles con AIS en Xilinx Spartan-6 (45 nm), según Petura *et al.* [8], tabla II. La entropía es la estimación T8; la "viabilidad" es la clasificación de los autores (cuanto más alta, más fácil). 17

3.1. Entropía de Shannon condicional por bit: cálculo exacto con la gaussiana envuelta frente a desarrollos truncados [SIMULADO]. 26
3.2. Recuperación de un Q_{bruto} conocido mediante el estimador embebido corregido ($K = 20\,000$ bloques de $N = 100$ pares) [SIMULADO]. 27

5.1. Bancos de pruebas, qué comprueban y su resultado (GHDL 6.0, VHDL-2008). 37

6.1. Síntesis lógica sobre IHP SG13G2, aplanada, sin rutado. 1 GE = 7,2576 μm^2. Cota inferior del área [SIMULADO]. 41

7.1. Objetivos y evidencia que respalda cada uno. 45
7.2. Jitter por periodo del anillo de cinco etapas frente a la densidad de ruido inyectada [SIMULADO]. $\sigma_{\text{rel}} = \sigma/T$. 45
7.3. Anillo de cinco etapas en IHP SG13G2 [SIMULADO]. La densidad de ruido no se supone: es el suelo blanco del propio modelo de ruido de los transistores en el punto de conmutación. La potencia es la media sobre periodos completos. 46
7.4. Divisor y tasa de bits resultante por anillo para $Q \geq 0{,}2286$ [ESTIMADO]. . 48
7.5. Totales de la verificación [SIMULADO]. 49
7.6. El motor frente a elementos seguros comerciales. Datos de certificación tomados de las hojas de datos de los fabricantes y de los registros de validación del NIST [7, 68, 64, 65]. 50

7.7. El generador del ESP32 frente a los estimadores de SP 800-90B [MEDIDO]. Condiciones A–D: seis repeticiones de 10^6 bits cada una en dos chips y la placa de agosto, media y rango sobre las repeticiones; E y F: capturas únicas de $3{,}5 \times 10^6$ y $8{,}4 \times 10^6$ bits. El techo es el valor más alto que el estimador del valor más común (MCV) puede devolver para una fuente perfectamente uniforme de esa longitud con un 99 % de confianza; la cifra no IID es el mínimo de los diez estimadores de la Sección 6.3 de la norma, y la última columna nombra el estimador que la fijó (veces de seis). Los veredictos de la vía IID se discuten en el texto. 51

7.8. Prueba de reinicios del generador del ESP32 [MEDIDO]: 1000 reinicios en frío por variante, un chip. H_r y H_c son el mínimo de los estimadores no IID sobre el conjunto de filas y el conjunto de columnas de la norma (1000 reinicios $\times$ 1000 bits); la prueba falla cuando cualquiera de los dos queda por debajo de la mitad de la estimación inicial H_I, la cifra no IID más baja de este chip en la misma condición (0,838 bit por bit en D, 0,859 en B). El formato de bytes da los mismos veredictos. Los solapes son reinicios cuya salida aparece desplazada dentro de la de otro, todos idénticos palabra por palabra. Las lecturas tardías caen entre 352 y 412 ms después de que arranque la aplicación, la mayoría a 352 ms. 54

Lista de acrónimos

AES	Advanced Encryption Standard, estándar de cifrado avanzado
AIS	Anwendungshinweise und Interpretationen zum Schema (BSI)
APT	Adaptive Proportion Test, prueba de proporción adaptativa
ASIC	circuito integrado de aplicación específica
BSI	Bundesamt für Sicherheit in der Informationstechnik
CAVP	Cryptographic Algorithm Validation Program del NIST
CDC	cruce de dominios de reloj
CMAC	código de autenticación de mensajes basado en cifrado
CTR_DRBG	generador determinista de bits aleatorios en modo contador
DRBG	generador determinista de bits aleatorios
ERO	oscilador en anillo elemental
FPGA	matriz de puertas programable en campo
GE	puerta equivalente
I2C	bus entre circuitos integrados
KAT	prueba de respuesta conocida
LUT	tabla de consulta
MEMS	sistema microelectromecánico
MPW	oblea multiproyecto
NIST	National Institute of Standards and Technology
PDK	kit de diseño del proceso

PLL	lazo de enganche de fase
PUF	función físicamente no clonable
RCT	Repetition Count Test, prueba de recuento de repeticiones
RO	oscilador en anillo
RTL	nivel de transferencia de registros
SPI	interfaz periférica serie
TRNG	generador de números verdaderamente aleatorios
XADC	convertidor analógico-digital de Xilinx

Capítulo 1

Introducción

1.1. Motivación: una clave vale lo que vale su entropía

Toda conexión segura que abre un dispositivo embebido, toda imagen de firmware que autentica y toda credencial que almacena descansan sobre una clave, y toda clave descansa sobre una fuente de aleatoriedad. Si esa fuente es más débil de lo supuesto, ninguna sofisticación criptográfica posterior recupera lo que se perdió al principio: una clave de 128 bits extraída de un generador con 40 bits efectivos de entropía es una clave de 40 bits. No es una preocupación teórica. La inyección de frecuencia en la línea de alimentación de un microcontrolador seguro comercial redujo su espacio de claves de 2^{64} a unas 3300 [1]; un generador certificado de tarjeta inteligente resultó estar sesgado pese a superar las baterías estadísticas estándar [2]; y el generador hardware de uno de los microcontroladores IoT más extendidos, el ESP32, devuelve en silencio valores pseudoaleatorios cuando su radio está apagada sin dejar de superar todos los tests de caja negra [3], algo que este trabajo mide directamente con la prueba de reinicios de SP 800-90B (Sección 7.7).

El hilo común es que la aleatoriedad se ha juzgado mirando la salida. Las baterías estadísticas como NIST SP 800-22 comprueban si un flujo de bits *parece* uniforme e independiente; no pueden distinguir una fuente de ruido física de un generador determinista cuya semilla es una constante, y el NIST lo dijo formalmente en 2022 al anunciar la revisión de esa publicación, "rechazando su uso para evaluar generadores criptográficos de números aleatorios" [4]. Las normas actuales — AIS 20/31 en Europa [5] y SP 800-90B en Estados Unidos [6] — piden algo distinto: un modelo estocástico de la fuente de ruido, una estimación de su min-entropía derivada de ese modelo y tests de salud que vigilen la propia fuente en lugar de su salida. Es un problema de microelectrónica antes que de criptografía, y es el problema que aborda este TFM.

1.2. De un estudio de caja negra del ESP32 a un motor de caja blanca

Este trabajo tiene dos partes, y la primera es la justificación de la segunda. La primera caracteriza como caja negra el generador hardware de números aleatorios del ESP32: se ejercita el mismo periférico en cuatro condiciones de funcionamiento, su salida se pasa por una implementación autovalidada de los quince tests de SP 800-22 y por los estimadores de SP 800-90B, se construye un esquema de recolección de claves que combina varias fuentes internas del chip, y una prueba de reinicios con y sin las fuentes de ruido documentadas abre la caja todo lo que se puede abrir desde fuera (Sección 7.7). Su hallazgo central es metodológico: los tests se superan en condiciones en las que la entropía no puede ser la que los tests dan a entender. Con la radio y el ADC apagados, la salida es una secuencia fija leída desde un punto algo distinto en cada arranque, y todos los tests estadísticos la puntúan como ruido — que es exactamente el punto ciego descrito antes. Dos cifras de la primera campaña también tuvieron que revisarse durante el trabajo — se leyó una correlación con la temperatura en un sensor cuya resolución era un solo escalón en todo el rango observado, y se infirió una cifra de estabilidad donde podía haberse medido — y ambas lecciones se convierten en reglas en la Sección 1.5.

La segunda parte construye el generador en lugar de medir el de otro: un motor cuya fuente de entropía esté diseñada, cuyo jitter se mida dentro del dispositivo, cuya min-entropía se deduzca de un modelo y cuyas claves produzcan y usen primitivas verificadas frente a las normas. El ESP32 cambia de papel: de objeto de estudio pasa a juez. Tiene sus propios aceleradores AES y SHA y una biblioteca criptográfica madura, de modo que puede recalcular todo lo que produce el motor con una implementación que no comparte nada con él, a través de un bus real.

El motor está diseñado para silicio. Los elementos seguros — pequeños circuitos integrados que generan, almacenan y usan claves en nombre de un microcontrolador anfitrión a través de I2C — son una categoría de producto madura; la *transparencia* de su entropía no lo es. De tres componentes de uso extendido, uno se vende con una validación NIST de su fuente de entropía y dos no mencionan SP 800-90 en ningún lugar de su documentación [7]. La FPGA de este trabajo es, por tanto, el vehículo de verificación, no el objetivo: permite ejecutar millones de vectores de prueba contra el diseño en minutos, algo que ningún simulador a nivel de transistor puede hacer, antes de que la misma descripción se sintetice sobre celdas estándar.

1.3. Objetivos

O1 Diseñar a nivel de transistor una fuente de entropía de oscilador en anillo, con habilitación y muestreador, y simularla con ruido, declarando la resolución numérica

del banco antes de leer de él ninguna cifra.

O2 Extraer el jitter de las formas de onda simuladas con un estimador que separe las componentes de cuantificación, térmica y de parpadeo, validado previamente sobre datos sintéticos de jitter conocido.

O3 Convertir el jitter en una cota de min-entropía mediante un modelo estocástico contrastado con un cálculo exacto, y deducir el divisor del muestreador que cumple con margen el objetivo de AIS 20/31.

O4 Escribir el motor digital — tests de salud, acondicionamiento basado en AES y CTR_DRBG, AES-CMAC y una interfaz de registros I2C — como RTL independiente de la tecnología, verificado frente a vectores oficiales.

O5 Verificar funcionalmente el motor en una FPGA con el ESP32 como oráculo independiente: pruebas de respuesta conocida, interoperabilidad cruzada y reto-respuesta.

O6 Realizar una campaña de entropía sobre silicio real (los anillos de la FPGA) con los estimadores de SP 800-90B y comparar con el generador del ESP32 bajo la misma metodología.

O7 Sintetizar el motor sobre una biblioteca de celdas estándar abierta e informar de su área en puertas equivalentes, con los factores de crecimiento hasta el área de núcleo.

O8 Comparar el diseño con el generador del ESP32, con elementos seguros comerciales y con circuitos publicados, con incertidumbres declaradas.

El resultado mínimo defendible es O1–O3 junto con O5: una fuente de entropía diseñada desde el transistor, con su jitter extraído y convertido en una cota, y un motor digital verificado frente a una implementación independiente. Un resultado negativo bien medido cierra el trabajo igual que uno positivo: si el exponente de acumulación en hardware es dos en lugar de uno, domina el ruido de parpadeo y el divisor no puede crecer indefinidamente, y eso es un hallazgo.

1.4. Alcance y exclusiones

Cuatro cosas quedan deliberadamente fuera del alcance, cada una por una razón explícita. *Fabricación*: una lanzadera académica es asequible y el motor cabe en el bloque más pequeño que se ofrece, pero el plazo desde el tape-out hasta tener muestras encapsuladas y caracterizadas excede lo que cabe en un TFM; el coste y el camino se documentan, no se ejecutan. *Criptografía asimétrica*: un multiplicador de curva elíptica es un proyecto en sí mismo y consumiría todo el presupuesto de área; el motor proporciona claves simétricas

y autenticación. *Resistencia a canales laterales*: el modelo de amenaza es un adversario lógico y remoto; las fugas de temporización se evitan por construcción, pero no se intenta ningún enmascaramiento ni evaluación basada en trazas, y se señala el propio laboratorio del instituto para ese tipo de trabajo como la continuación natural. *Certificación formal*: los criterios de AIS 20/31 y SP 800-90B y los vectores oficiales se usan en todo el trabajo, y no se reivindica ninguna validación.

1.5. Metodología y convenciones de reproducibilidad

Cuatro convenciones se aplican a toda cifra de este documento. Primera, cada número lleva la etiqueta [MEDIDO], [SIMULADO] o [ESTIMADO], y va acompañado de su incertidumbre o de la fuente de la que procede. Segunda, **la resolución del instrumento se declara antes de interpretar cualquier tendencia**, sea el instrumento un sensor, un estimador o un simulador — el suelo de ruido numérico del banco SPICE y la cuantificación de un sensor de temperatura se tratan igual. Tercera, las magnitudes se miden en lugar de inferirse siempre que exista una medida directa. Cuarta, la novedad se expresa como "no encontrado en la literatura consultada", nunca como "no existe"; una afirmación de este tipo en un borrador temprano de este trabajo tuvo que corregirse al encontrarse un artículo de 2024 que medía exactamente la magnitud en cuestión, y la corrección se deja visible en las notas de trabajo.

Todo se publica: el VHDL y sus bancos de pruebas, los modelos y el análisis en Python, el firmware, el flujo de síntesis, los vectores de prueba oficiales utilizados y los datos brutos de cada campaña, con las órdenes que reproducen cada tabla.

1.6. Estructura del documento

El Capítulo 2 revisa los generadores basados en osciladores en anillo, sus modelos estocásticos, las normas y el panorama comercial. El Capítulo 3 construye la cadena desde el transistor hasta la min-entropía y valida cada eslabón. El Capítulo 4 describe el motor digital y el Capítulo 5, su verificación. El Capítulo 6 sintetiza el motor sobre celdas estándar y expone el camino y el coste de un circuito integrado. El Capítulo 7 presenta la campaña en hardware y las comparaciones, y el Capítulo 8 concluye.

Capítulo 2

Estado del arte

La revisión se organiza siguiendo la cadena que construye el TFM: cómo se convierten los osciladores en anillo en bits aleatorios, cómo se modela y se acota su entropía, cómo se mide su jitter desde dentro del dispositivo, qué exigen las dos normas que rigen el campo, qué primitivas simétricas encajan en un motor con recursos limitados, qué ofrecen los componentes comerciales y qué cambia cuando el diseño sale de la FPGA hacia el silicio. La última sección expone el hueco que aborda este trabajo, en la forma prudente que exigen las reglas de trabajo.

2.1. Arquitecturas de TRNG basadas en osciladores en anillo

Un oscilador en anillo es una cadena impar de inversores cerrada sobre sí misma; su periodo fluctúa porque cada transición se retrasa una cantidad aleatoria, y esa fluctuación — el jitter — es la fuente de ruido de toda una familia de generadores. Lo que distingue a las arquitecturas es cómo se acumula y se muestrea el jitter [8, 9].

El **oscilador en anillo elemental** (ERO) muestrea un anillo con un flip-flop cuyo reloj es un segundo anillo dividido por K_D; el divisor fija el tiempo de acumulación. Tiene el modelo estocástico más maduro [10, 11, 12] y una medida embebida del jitter [13], a costa de una tasa de salida muy baja (K_D de 10^4 a 10^5: 80 000 en Spartan-6 y 135 000 en Cyclone V en la implementación de Petura, unos 430 000 en el diseño de Fischer y Lubicz para 0,997 bit de entropía). El generador **multianillo** de Sunar, Martin y Stinson [14] combina mediante XOR muchos anillos muestreados por un reloj de referencia; Wold y Tan [15] añadieron un flip-flop por anillo antes de la XOR y publicaron 100 Mbit/s con menos de 100 elementos lógicos. Su debilidad la pusieron de manifiesto Bochard *et al.* [16]: parte de la aleatoriedad aparente es *pseudo*aleatoriedad debida a la interacción entre anillos de frecuencias distintas, y la independencia que supone la demostración no se cumple en una FPGA. El **muestreo coherente** (COSO) usa dos anillos de periodo casi

igual y cuenta el batido [17, 18]; su modelo da la min-entropía directamente a partir de la distribución de la cuenta [19], y la calibración dinámica de anillos reconfigurables lo hace portable entre dispositivos y emplazamientos (3,30 Mbit/s en Spartan-6, 4,65 Mbit/s en Spartan-7) [20, 19]. El **anillo de efecto de transición** (TERO) cuenta cuántas veces oscila una estructura biestable antes de estabilizarse [21], con un modelo completo que va de lo físico a lo estocástico [22]; el **anillo autotemporizado** (STR) hace circular varios eventos por un anillo asíncrono para obtener fases separadas del orden del jitter [23], y alcanza 154 Mbit/s; y el **ES-TRNG** de Yang *et al.* usa la cadena de acarreo como convertidor de tiempo a digital para codificar la posición del flanco con 10 LUT y 5 flip-flops [24, 25].

La Tabla 2.1 reproduce la comparación que hicieron Petura *et al.* de los núcleos conformes a AIS sobre un mismo dispositivo [8]. La columna de entropía es una estimación estadística (el test T8 de AIS 31), no una cota del modelo; la columna de viabilidad es la valoración cualitativa de los autores, en la que COSO y TERO puntúan peor porque necesitan un ajuste manual por dispositivo. No existe una tabla comparable para Artix-7; el proyecto abierto OpenTRNG implementa ERO, multianillo y COSO en una Arty A7 con el mismo dado XC7A35T que la Basys 3, pero no publica cifras ni de entropía ni de tasa de bits [26].

Tabla 2.1: Núcleos TRNG compatibles con AIS en Xilinx Spartan-6 (45 nm), según Petura *et al.* [8], tabla II. La entropía es la estimación T8; la "viabilidad" es la clasificación de los autores (cuanto más alta, más fácil).

Núcleo	LUT/reg.	Potencia (mW)	Tasa (Mbit/s)	Entropía/bit	Viab.
ERO	46/19	2,16	0,0042	0,999	5
COSO	18/3	1,22	0,54	0,999	1
MURO	521/131	54,72	2,57	0,999	4
PLL	34/14	10,6	0,44	0,981	3
TERO	39/12	3,31	0,625	0,999	1
STR	346/256	65,9	154	0,998	2

2.2. Modelos estocásticos y cotas de entropía

La exigencia de que un generador físico vaya acompañado de un *modelo estocástico* — una descripción matemática de la fuente de ruido a partir de la cual puede derivarse la entropía de la salida — la introdujeron Killmann y Schindler [11, 27] y es obligatoria en AIS 20/31. Para los osciladores en anillo, el modelo de referencia es el de Baudet *et al.* [10]: la fase del anillo muestreado es un proceso de Wiener con deriva μ y volatilidad σ^2, el bit muestreado es el semiperiodo en el que cae la fase, y todo depende del factor de calidad $Q = \sigma^2 \Delta t$ (varianza de fase acumulada entre muestras) y de la razón de

frecuencias $\nu = \mu\Delta t$. El modelo da la probabilidad del bit condicionada a la fase anterior, la probabilidad de cualquier vector de salida y una cota inferior de la tasa de entropía de Shannon, $H \geq 1 - \frac{4}{\pi^2 \ln 2} e^{-4\pi^2 Q}$, cuyo alcance exacto se examina en el Capítulo 3. Petura *et al.* la reescriben en magnitudes de diseño, $H = 1 - \frac{4}{\pi^2 \ln 2} \exp(-\pi^2 \sigma_{th}^2 K T_2 / T_1^3)$, y Fischer y Lubicz la invierten para obtener el divisor K_D a partir de un jitter medido [13]. Ma *et al.* proponen un modelo alternativo que usa el grupo de Lovaina [12]; Haddad *et al.* cuestionan la independencia mutua de las realizaciones del jitter en la que se apoyan estas cancelaciones [28]; y Saarinen advierte de que la cota de Baudet "nunca es inferior a 0,415, ni siquiera cuando Q tiende a cero" y solo es segura bajo hipótesis adicionales, y propone una cota válida en todo el intervalo [29].

Hay dos matices que importan en el diseño. Primero, no todo el jitter es entropía. Fischer y Lubicz separan la varianza de fase acumulada en un término de paseo aleatorio, lineal en el tiempo, producido por el ruido térmico (blanco), y unos términos de parpadeo ($1/f^{\beta}$) cuya varianza crece cuadráticamente y que dominan con tiempos de acumulación largos [13]; el jitter determinista y global que procede de la alimentación y del sustrato se comporta como estos últimos y puede ser conocido o inducido por un adversario [30]. Solo puede computarse el término lineal, y por eso no se puede hacer el divisor arbitrariamente grande para compensar una fuente débil. Segundo, toda medida embebida es *diferencial*: dos anillos que comparten alimentación ven el mismo jitter global, que se cancela en su fase relativa y deja la suma de sus jitters locales. Lubicz y Skórski formalizan este "principio de transferencia del jitter" y muestran que con dos anillos solo se obtiene la suma, mientras que con tres anillos y tres medidas por pares se recuperan las varianzas individuales; su experimento muestra además que la hipótesis de varianza lineal con el periodo falla en un factor dos en uno de los casos [31].

2.3. Medida embebida del jitter

Los osciloscopios no pueden resolver los picosegundos de jitter de un anillo dentro de un chip sin un divisor externo [32], así que los métodos útiles miden desde dentro. El **método del contador** cuenta periodos de un anillo en una ventana fija del otro; la varianza de la cuenta crece con el jitter relativo acumulado [11, 33], con un suelo de cuantificación de una cuenta y con contaminación por ruido de parpadeo en ventanas largas. El método de **Fischer y Lubicz** [13] no necesita divisor: en $K \approx 10^4$ bloques de $N \approx 100$ bits muestreados con $K_D = 1$, la fracción de pares (b_j, b_{j+M}) que difieren sigue a la fase acumulada en M periodos, y su varianza entre bloques, representada frente a M entre 200 y 1600, da el jitter por periodo con un error inferior al 5 % en simulación; en una Cyclone III midieron $\sigma = 5{,}01$ ps por periodo de 7,81 ns, y mostraron que enfriar el chip reduce σ — lo que convierte esa misma medida en un test en línea. El **muestreo coherente** proporciona el jitter acumulado a partir de la varianza de la cuenta de batido

sin hardware adicional [19]. Más recientemente, Benea *et al.* caracterizan el jitter de los anillos con la **varianza de Allan**, ajustando $\sigma_t^2(t) = a_0 + a_1 t + a_2 t^2$ para separar los términos de cuantificación, térmico y de parpadeo, y lo hacen tanto en una Artix-7 — la familia de FPGA de este trabajo — como en un circuito FD-SOI de 28 nm, con los datos y los scripts publicados [32]. Las cifras publicadas de jitter por periodo se agrupan en 2–4 ps para periodos de 4–8 ns en Spartan-6 y Cyclone V [8], 5 ps en Cyclone III con medida embebida [13], y 2–2,5 ps en Cyclone III y Virtex-5 para anillos autotemporizados [23]; los coeficientes de Benea *et al.* para Artix-7 se publican en unidades del contador, no en segundos, así que queda por medir una cifra absoluta para la XC7A35T.

2.4. Normas: AIS 20/31 v3.0 y NIST SP 800-90B

Dos documentos rigen cómo se evalúa un generador físico. La norma alemana **AIS 20/31**, en su versión 3.0 de septiembre de 2024 [5], sustituye la exigencia de 2011 de 0,997 bit de entropía de Shannon por bit interno [34] por una alternativa en la clase PTG.2: entropía de Shannon $\geq$ 0,9998 y/o min-entropía $\geq$ 0,98, junto con $P(1) \in (0{,}493;\ 0{,}507)$; la política de transición del BSI solo permite nuevas evaluaciones con la versión antigua hasta marzo de 2026 [35]. Sus requisitos son tan estructurales como numéricos: un modelo estocástico verificable es obligatorio; el test en línea debe derivarse del modelo y fallar con alta probabilidad cuando el parámetro de la fuente sale del conjunto admisible; un test de fallo total debe detectar que la entropía cae a cero, y para ello se acepta explícitamente la prueba de recuento de repeticiones de SP 800-90B; y la batería de caja negra T_{irn} incluye ahora dos de los predictores del NIST (MultiMMC y LZ78Y), una armonización deliberada [5, 36].

La norma estadounidense **SP 800-90B** [6] estima la *min-entropía* — la magnitud que cuenta frente a un adversario, $-\log_2$ de la probabilidad del valor más probable — a partir de al menos un millón de muestras en bruto y de una matriz de reinicios de 1000×1000, con el estimador del valor más común si se demuestra que la fuente es i.i.d. y, en caso contrario, con el mínimo de diez estimadores, cuatro de ellos predictores que intentan adivinar la muestra siguiente. Aprueba dos tests de salud continuos y no exige ningún otro: la prueba de recuento de repeticiones, con umbral $C = 1 + \lceil -\log_2 \alpha / H \rceil$, y la prueba de proporción adaptativa sobre una ventana de 1024 muestras para fuentes binarias (512 para las no binarias), $C = 1 + \text{CRITBINOM}(W, 2^{-H}, 1-\alpha)$, con $\alpha = 2^{-20}$ como valor recomendado. Enumera los componentes de acondicionamiento cuya salida puede declarar entropía completa — HMAC, CMAC, CBC-MAC, las funciones hash aprobadas y las dos funciones de derivación de SP 800-90A — y da la fórmula de la entropía de una salida acondicionada en función de la longitud de la entrada, la entropía de la entrada y la anchura interna. La implementación de referencia de los estimadores es pública [37].

Las dos normas coinciden en lo que no pueden hacer las baterías estadísticas más

antiguas. SP 800-22 [38] comprueba la uniformidad y la independencia de un flujo de bits; un generador determinista con entropía nula la supera por construcción, y también una fuente física débil situada detrás de un postprocesado criptográfico [29]. La decisión del NIST de 2022 de revisar la publicación lo dice expresamente: "rechazando su uso para evaluar generadores criptográficos de números aleatorios" [4]. Los datos empíricos lo confirman: un generador certificado de tarjeta inteligente mostró sesgos persistentes aun superando la mayoría de los tests [2, 39], y el generador del ESP32 supera esas mismas baterías con la radio apagada, cuando la propia documentación de Espressif dice que devuelve valores pseudoaleatorios [40, 41, 3]. La literatura académica sobre ese generador solo aplica SP 800-22 o Dieharder [42, 43]; no se encontró ninguna caracterización suya según SP 800-90B.

2.5. Núcleos simétricos para hardware con recursos limitados

El motor necesita un cifrador de bloque y, si lo usa, una función hash. Para AES-128 (diez rondas [44]), el espacio de diseño va desde cauces segmentados totalmente desenrollados, orientados a la tasa de bits, hasta rutas de datos de 8 bits, orientadas al área: Good y Benaissa publican 124 slices y dos block RAM a 2,2 Mbit/s en una Spartan-II en un extremo y 25 Gbit/s en el otro [45]; el diseño compacto de Chodowiec y Gaj usa 222 slices y tres block RAM [46]; y las realizaciones ASIC más pequeñas llegan a 2,4 kGE con una ruta de datos de 8 bits a 226 ciclos por bloque [47], en la línea de las S-box en cuerpo compuesto de Satoh [48], Canright [49] y Boyar–Peralta [50]. Las construcciones en cuerpo compuesto optimizan el número de puertas en ASIC y pierden su ventaja en una LUT de FPGA, donde una tabla directa es a la vez más rápida y más sencilla. Existen diseños de referencia abiertos con cifras publicadas para Artix-7: un cifrador de una ronda por ciclo con 1104 LUT a 294 MHz [51], y un cifrador/descifrador iterativo de 32 bits con 2298 slices a 97 MHz [52]. Para un motor cuya salida sale por un enlace I2C, cualquiera de ellos es mucho más rápido que el enlace, y la elección la dictan la verificabilidad y el área, no la velocidad.

SHA-256 [53], en su forma iterativa, cuesta unos 750 slices a 108 MHz en Artix-7 [54], lo que es comparable a un AES compacto; su papel en un generador sería el de acondicionador aprobado de SP 800-90B. Los generadores deterministas de SP 800-90A [55] — Hash_DRBG, HMAC_DRBG y CTR_DRBG — se diferencian sobre todo en el coste: CTR_DRBG con AES-128 mantiene un estado de 256 bits más un contador y produce 128 bits por cada cifrado de bloque, Hash_DRBG necesita sumas modulares de 440 bits, y HMAC_DRBG, dos compresiones de hash por bloque de salida. Sin función de derivación, CTR_DRBG requiere una entrada con entropía completa de exactamente

la longitud de la semilla; con ella, que es la configuración habitual en la práctica, acepta entradas arbitrarias. El análisis de Woodage y Shumow advierte de que la flexibilidad de la norma permite elecciones que empeoran la fuga del estado, y recomienda actualizar tras cada operación de generación y resembrar muy por debajo del límite de 2^{48} [56]; SP 800-90C, definitiva desde 2025, establece el marco en el que se combinan una fuente física y un DRBG [57]. Para la autenticación, AES-CMAC (SP 800-38B [58], RFC 4493 [59]) cuesta un cifrado de bloque por cada bloque de mensaje y es en sí mismo un acondicionador aprobado. Los vectores oficiales de todos ellos son públicos [60, 61, 62, 63].

2.6. Elementos seguros comerciales

La categoría de producto a la que pertenece este motor existe. Un elemento seguro es un pequeño circuito integrado que genera y almacena claves y realiza operaciones simétricas y asimétricas para un microcontrolador anfitrión, casi siempre por I2C. Cuatro componentes dominan el segmento de bajo coste: el ATECC608B de Microchip, el SE050 de NXP, el OPTIGA Trust M de Infineon y el STSAFE-A110 de ST [7, 64, 65, 66]. El ATECC608B, a 0,90 $ por unidad suelta [67], ofrece AES-128, SHA-256/HMAC, ECDSA/ECDH sobre P-256, dieciséis ranuras de clave y una interfaz I2C, y su fuente de entropía cuenta con una validación del NIST según SP 800-90B, obtenida precisamente con osciladores en anillo [68]. Dos de sus competidores no hacen ninguna referencia a SP 800-90 en sus hojas de datos; el tercero afirma que su generador está "diseñado para cumplir" la norma. La lección para este trabajo es dónde puede competir un diseño académico y dónde no: no en precio, donde un componente certificado cuesta menos de un euro, sino en la transparencia de la entropía, que es justo lo que un componente de caja negra no puede ofrecer y lo que las normas exigen ahora.

2.7. De la FPGA al ASIC: qué cambia en la fuente de entropía

La lógica digital se traslada de una FPGA a celdas estándar con una penalización conocida — Kuon y Rose midieron 40× en área, 3,2× en retardo y 12× en potencia dinámica para diseños solo de lógica en 90 nm, y 27–49× en área para AES en concreto [69]; el oscilador en anillo no se traslada en absoluto, porque en silicio se construye con celdas inversoras cuyo ruido, variabilidad y acoplamiento difieren de los de una cadena de LUT. Tres resultados publicados definen lo que debe añadir una implementación en silicio. Benea *et al.* muestran que el ruido de parpadeo, cuyo peso crece en los nodos más recientes, cambia el carácter del jitter y, contra lo esperado, que tratarlo como fuente legítima puede cuadruplicar la tasa de bits a igual entropía [32]. Yang, Blaauw y Sylvester muestran que la

variación de proceso — mayor en 40 nm que en 180 nm — debe absorberse con un anillo configurable y un lazo de ajuste para que el generador sobreviva entre −40 y 120 °C y entre 0,6 y 0,9 V [70]. Y dos ataques muestran por qué un dispositivo de seguridad no puede ignorar su entorno: una frecuencia inyectada en la alimentación engancha los anillos y eliminó el jitter de un microcontrolador seguro comercial, con lo que su espacio de claves pasó de 2^{64} a 3300 [1], y unos pocos cientos de microvatios de campo radiado sesgaron un generador de cincuenta anillos hasta que falló todos los tests [71]; la defensa publicada combina el filtrado de la alimentación con el mismo lazo de calibración [70], y el envejecimiento del dispositivo por inestabilidad por polarización y temperatura y por inyección de portadores calientes degrada con los años los generadores mal temporizados, mientras deja intactos los bien temporizados.

El acceso al silicio es más abierto de lo que parece. La Universidad de Sevilla y el IMSE-CNM son miembros de Europractice [72], cuya lista de precios académicos es pública: un bloque mini@sic cuesta 3 430 € en UMC 180 nm y 3 691 € en TSMC 65 nm, y el SG13G2 de IHP se ofrece a 5 110 €/mm^2, con una tirada gratuita para diseños de código abierto de menos de 2 mm^2 [73, 74, 75]. El área de seguridad hardware del instituto ya ha llevado primitivas de osciladores en anillo desde FPGA Xilinx de la serie 7, evaluadas con SP 800-22 y SP 800-90B, hasta silicio de 65 nm caracterizado [76, 77, 78, 79], y ha fabricado antes circuitos criptográficos [80]. Las bibliotecas abiertas de celdas estándar que hacen posible un capítulo de síntesis — IHP SG13G2, SkyWater SKY130, GlobalFoundries GF180MCU y la predictiva Nangate 45 nm — vienen con vistas liberty, LEF y GDS, y la literatura compara este tipo de diseños en puertas equivalentes normalizadas a la NAND2 mínima de la biblioteca [81, 82, 83, 84, 85], con la advertencia de que el área de síntesis lógica es una cota inferior que crece en un factor de 1,7 a 4,6 al pasar al área de núcleo tras el rutado.

2.8. Hueco que aborda este trabajo

No se reivindica una novedad absoluta. El ERO y su modelo, la medida embebida del jitter, el estudio comparativo de núcleos conformes a AIS, el COSO calibrado en dispositivos de la serie 7 y una implementación abierta sobre el mismo dado de la Basys 3 existen todos, y el propio grupo del instituto ha pasado de las FPGA de la serie 7 al silicio de 65 nm con primitivas de osciladores en anillo. Lo que *no se encontró* en la literatura consultada, y lo que este trabajo se propone aportar de forma modesta pero verificable, es lo siguiente.

1. Una cifra de jitter por periodo para la Artix-7 XC7A35T en unidades absolutas, obtenida dentro del dispositivo con un método diferencial, con las componentes térmica y de parpadeo separadas y con su incertidumbre declarada, dado que los

coeficientes publicados para Artix-7 están en unidades del contador.

2. La cadena completa *jitter medido* → *factor de calidad* → *cota de min-entropía* → *divisor* → *umbrales de los tests de salud*, aplicada a una plataforma y contrastada con los diez estimadores no i.i.d. de SP 800-90B y con los requisitos PTG.2 de AIS 20/31 *versión 3.0*, que la mayor parte de la literatura anterior no pudo usar.

3. Una caracterización según SP 800-90B del generador del ESP32 en sus estados de funcionamiento, y una comparación controlada, con la misma metodología, entre una fuente de caja blanca en FPGA y una comercial de caja negra.

4. El uso de un microcontrolador de uso común, con sus propios aceleradores criptográficos, como oráculo independiente de un motor en FPGA, sobre un bus real, con pruebas de respuesta conocida, de interoperabilidad y de reto-respuesta.

5. Un motor de generación de claves de una sola primitiva — AES para el acondicionamiento, la generación y la autenticación — escrito como RTL portable, verificado contra vectores oficiales, sintetizado sobre una biblioteca abierta de 130 nm con el resultado expresado como cota inferior, y presupuestado para una lanzadera académica.

Cada punto se formula como "no encontrado" y no como "no existe". Una afirmación anterior de este tipo en las notas de trabajo — que no se había publicado ninguna medida del jitter en Artix-7 — tuvo que corregirse cuando se encontró el artículo de Benea *et al.*, y la corrección se mantiene visible allí.

Capítulo 3

Fuente de entropía: del transistor a la min-entropía

Este capítulo construye la cadena sobre la que descansa el resto del TFM: del jitter físico de un oscilador en anillo a una cifra defendible de min-entropía por bit de salida, y de esa cifra a los parámetros de diseño del muestreador. Cada paso se valida antes de usarse. Los estimadores estadísticos se validan con datos sintéticos de jitter conocido; las cotas analíticas se validan frente a un cálculo numérico exacto; y el banco a nivel de transistor se valida midiendo su propia resolución antes de medir nada con él. Todas las cifras de este capítulo son [SIMULADO] salvo que se indique lo contrario; la campaña de hardware se presenta en el Capítulo 7.

3.1. El oscilador en anillo elemental

La fuente de entropía es un oscilador en anillo elemental (ERO): un oscilador en anillo libre RO1 cuya salida se muestrea con un flip-flop que recibe como reloj un segundo oscilador en anillo RO2 dividido por un entero K_D [10, 13]. Entre dos muestras, la fase de RO1 acumula jitter durante K_D periodos de RO2; cuando el jitter acumulado es comparable al periodo de RO1, el bit muestreado se vuelve impredecible. Se eligió el ERO frente a alternativas de mayor tasa de bits (XOR de varios anillos, muestreo coherente, anillos de efecto de transición) por una sola razón: es la arquitectura para la que existe un modelo estocástico con una cota de entropía demostrable y para la que se ha publicado y validado un método embebido de medida del jitter [8]. La tasa de bits no es un requisito aquí —el motor solo consume entropía para dar semilla a un generador determinista—, mientras que una cota demostrable sí lo es.

Una decisión de diseño que se deriva de la plataforma es que *el oscilador de la placa nunca se usa como referencia*. La fuente de reloj de la Basys 3 es un oscilador MEMS con un lazo de enganche de fase (PLL) fraccional cuya hoja de características especifica un

jitter ciclo a ciclo de hasta 95 ps [ESTIMADO] [86], entre uno y dos órdenes de magnitud por encima del jitter por periodo de un oscilador en anillo en un proceso de 28 nm (2–4 ps [ESTIMADO] [8]). Muestrear RO1 con ese reloj mediría el ruido de fase del PLL, una componente global y potencialmente inducible, en lugar del ruido térmico del anillo. Por eso RO2 muestrea a RO1, y el reloj de sistema de 100 MHz solo gobierna la lógica síncrona.

3.2. Modelo estocástico y factor de calidad

Siguiendo a Baudet *et al.* [10], la fase $\varphi(t)$ de RO1, medida en periodos, se modela como un proceso de Wiener con deriva μ y volatilidad σ^2. Entre dos muestras separadas Δt, la fase avanza en promedio $\nu = \mu\,\Delta t$ periodos y acumula una varianza

$$Q = \sigma^2\,\Delta t, \tag{3.1}$$

el *factor de calidad*. El bit de salida es $s = 1$ cuando la fase fraccionaria está en $[1/2, 1)$. Condicionado a la fase anterior φ_0, el bit sigue una distribución de Bernoulli con

$$P(s = 1 \mid \varphi_0) = \sum_{k \in \mathbb{Z}} \left[\Phi\!\left(\tfrac{k + 1 - \varphi_0 - \nu}{\sqrt{Q}} \right) - \Phi\!\left(\tfrac{k + \frac{1}{2} - \varphi_0 - \nu}{\sqrt{Q}} \right) \right], \tag{3.2}$$

donde Φ es la función de distribución normal estándar; se trata de la gaussiana envuelta evaluada de forma exacta. Su primer armónico da el sesgo máximo $\varepsilon_{\max} \approx (2/\pi)\, e^{-2\pi^2 Q}$, a partir del cual el Corolario 1 de Baudet proporciona la conocida expresión

$$H(s \mid \varphi_0) = 1 - \frac{4}{\pi^2 \ln 2}\, e^{-4\pi^2 Q} + O\!\left(e^{-6\pi^2 Q}\right). \tag{3.3}$$

3.3. Entropía condicional exacta frente a la cota asintótica

La ecuación (3.3) se cita habitualmente como una *cota inferior* de la entropía por bit. Leída con atención, la desigualdad del corolario solo afirma que la tasa de entropía de la secuencia es al menos la entropía de un bit condicionada a la fase anterior exacta; el miembro derecho es un desarrollo asintótico *de* esa entropía condicional, no una cota de ella. Desarrollando la entropía binaria en función del sesgo, $h_2(\tfrac{1}{2} + \varepsilon) = 1 - \frac{1}{\ln 2} \sum_{n \geq 1} \frac{(2\varepsilon)^{2n}}{2n(2n-1)}$, y promediando sobre una φ_0 uniforme con $\varepsilon = A \sin(2\pi\varphi)$, $A = (2/\pi) e^{-2\pi^2 Q}$, se obtiene

$$H(s \mid \varphi_0) = 1 - \frac{4}{\pi^2 \ln 2}\, e^{-4\pi^2 Q} - \frac{8}{\pi^4 \ln 2}\, e^{-8\pi^2 Q} - \cdots \tag{3.4}$$

Todos los términos omitidos son negativos, así que *cualquier* truncamiento sobrestima la entropía; el término siguiente decae como $e^{-8\pi^2 Q}$, no como $e^{-6\pi^2 Q}$. La Tabla 3.1 compara el valor exacto, calculado a partir de (3.2) sobre una malla de 8192 fases, con los desarrollos de primer y segundo orden. Añadir el término de segundo orden reduce el error de (3.3) en un factor de 95 para $Q = 0{,}10$ y de 4970 para $Q = 0{,}20$, lo que confirma la deducción.

Tabla 3.1: Entropía de Shannon condicional por bit: cálculo exacto con la gaussiana envuelta frente a desarrollos truncados [SIMULADO].

Q	Exacta	Orden 2	Orden 1 (Ec. 3.3)	Error del orden 1
0,02	0,7013194	0,7100952	0,7345213	$+3{,}3 \times 10^{-2}$
0,05	0,9163001	0,9164920	0,9187783	$+2{,}5 \times 10^{-3}$
0,10	0,9886728	0,9886733	0,9887174	$+4{,}5 \times 10^{-5}$
0,15	0,9984319	0,9984319	0,9984327	$+8{,}5 \times 10^{-7}$
0,20	0,9997823	0,9997823	0,9997823	$+1{,}6 \times 10^{-8}$

En la región de funcionamiento ($Q \approx 0{,}2$) la discrepancia es de 10^{-8} e irrelevante; para un generador infradimensionado ($Q \approx 0{,}02$) la fórmula truncada atribuye un 3,3 % de entropía que no existe. Por ello, este TFM usa el cálculo exacto como valor conservador y cita (3.3) como lo que es: una aproximación asintótica excelente para $Q \gtrsim 0{,}1$. La misma herramienta numérica muestra que la min-entropía obtenida a partir del sesgo del primer armónico, $H_\infty = -\log_2(\frac{1}{2} + \varepsilon_{\text{máx}})$, coincide con el valor exacto del peor caso con un error inferior a 10^{-4} bit en $Q \in [0{,}05;\ 0{,}30]$.

3.3.1. Objetivo de diseño

La versión 3.0 de AIS 20/31 [5] admite dos criterios alternativos para la clase PTG.2: entropía de Shannon $\geq 0{,}9998$ o min-entropía $\geq 0{,}98$ por bit interno. Resolver ambos por bisección sobre las entropías exactas da $Q \geq 0{,}2022$ y $Q \geq 0{,}2286$, respectivamente. El criterio de min-entropía es el más exigente y es también la magnitud con la que trabaja NIST SP 800-90B, por lo que es el que se adopta aquí: **el objetivo de diseño es $Q \geq 0{,}23$, con un punto de consigna de $Q = 0{,}30$** ($H_\infty = 0{,}9951$), con un margen que cubre la reducción del jitter térmico a baja temperatura, que es la prueba adversaria estándar de Fischer y Lubicz [13].

3.4. Estimador embebido del jitter y sus dos correcciones

Para elegir K_D hay que conocer σ^2, y el método de Fischer y Lubicz [13] la mide a partir de los propios bits: con $K_D = 1$, la fracción c de pares (b_j, b_{j+M}) que difieren dentro de un bloque de N pares estima la fase acumulada a lo largo de M muestras, y su varianza

entre K bloques crece como $4MQ_{\text{bruto}}$. Implementado al pie de la letra, con un ajuste a una recta, el estimador *subestima* Q_{bruto} entre un 13 % y un 38 % según el nivel de jitter. Se identificaron dos causas sobre datos sintéticos con Q conocido, y se corrigieron:

1. **Efecto de vértice.** c no es lineal en la fase acumulada; es una onda *triangular* de periodo uno y pendiente ± 2. Cuando la fase determinista $M\nu$ mód 1 cae cerca de un vértice, la distribución queda a ambos lados de él y la varianza se desploma —hasta 0,38 de su valor nominal en un caso medido—. El vértice se detecta a partir de la propia media medida ($\bar{c} \approx 0$ o 1 es un vértice; $\bar{c} \approx \frac{1}{2}$, el centro de la rampa), de modo que las distancias M con $\bar{c}$ fuera de [0,15; 0,85], o para las que $3\sqrt{MQ}$ alcanza el vértice, se descartan de forma iterativa.

2. **Ruido de estimación no constante.** Estimar una fracción a partir de N pares añade una varianza proporcional a $\bar{c}(1-\bar{c})$, que cambia con M. Ajustarla como una ordenada en el origen constante sesga la pendiente; en su lugar se ajusta como un segundo regresor, $\mathrm{Var}(c) = Q\,(4M) + \kappa\,\bar{c}(1-\bar{c})/N$.

Tras ambas correcciones, el estimador recupera el Q_{bruto} inyectado dentro de un ± 2 % en un rango de 150× (Tabla 3.2), con un sesgo de $-0{,}6$ % y una dispersión de 4,0 % sobre ocho semillas independientes para $K = 20\,000$ bloques. El exponente de acumulación ajustado es 1,009 para un simulador sin ruido de parpadeo; medido en hardware, el mismo exponente separa la componente térmica ($b = 1$, que cuenta como entropía) del ruido de parpadeo y el jitter global ($b = 2$, que no cuenta).

Tabla 3.2: Recuperación de un Q_{bruto} conocido mediante el estimador embebido corregido ($K = 20\,000$ bloques de $N = 100$ pares) [SIMULADO].

Q_{bruto} inyectado	Estimado	Error	Valores de M usados
$2{,}0 \times 10^{-7}$	$1{,}979 \times 10^{-7}$	$-1{,}07$ %	19
$5{,}0 \times 10^{-7}$	$5{,}060 \times 10^{-7}$	$+1{,}21$ %	18
$2{,}0 \times 10^{-6}$	$2{,}037 \times 10^{-6}$	$+1{,}86$ %	16
$8{,}0 \times 10^{-6}$	$8{,}039 \times 10^{-6}$	$+0{,}48$ %	9
$3{,}0 \times 10^{-5}$	$2{,}977 \times 10^{-5}$	$-0{,}78$ %	5

Una consecuencia práctica para el hardware es que los bloques no tienen por qué ser contiguos: cada uno requiere solo $N + M$ bits consecutivos, y los bloques independientes dan una estimación algo mejor (error de $-0{,}30$ % con 20 000 fragmentos independientes). Por eso el búfer de captura de la FPGA contiene un único fragmento de unos pocos kilobits, que se llena a la velocidad del anillo y se lee despacio, en lugar de megabits de muestras contiguas.

3.5. Banco a nivel de transistor y su resolución

La fuente de entropía es el único bloque del motor ligado a la tecnología, y en un circuito integrado se diseña a nivel de transistor. Se construyó un banco SPICE en torno a un anillo de cinco etapas con una puerta NAND de habilitación, con todos los parámetros dependientes de la tecnología (modelos de dispositivo, anchuras, longitud mínima, alimentación) confinados en una cabecera, de modo que pasar de los modelos genéricos provisionales usados aquí al kit de diseño del proceso (PDK) de una fundición cambia un único bloque de la netlist. El jitter se extrae de los instantes de cruce por el umbral de la salida mediante la segunda diferencia $D(M) = t_{k+2M} - 2t_{k+M} + t_k$, es decir, la varianza de Allan aplicada a datos de fase. Su esperanza, $2M\sigma^2$, está libre del sesgo que arrastra una diferencia simple sobre ventanas solapadas (medido en un 5 %), y es el método que usan Benea *et al.* para caracterizar anillos tanto en Artix-7 como en silicio de 28 nm [32]. Las estimaciones a distintos M se combinan con pesos de varianza inversa proporcionales al número de ventanas independientes; sin esa ponderación, la dispersión se quedaba en el 15 % con independencia de la longitud simulada.

El banco mide primero su propia resolución: con todas las fuentes de ruido desactivadas, el jitter residual es el ruido numérico del simulador. El primer intento dio 0,33 ps, del mismo orden que el jitter que se quiere medir; se debía por completo al transitorio de arranque del oscilador, y descartar los primeros veinte ciclos lleva el suelo de resolución a **1,38 fs**, tres órdenes de magnitud por debajo de la señal. Solo entonces se inyectó ruido. El jitter es proporcional a la raíz cuadrada de la densidad espectral inyectada ($\times$2,01 medido para $\times$4 en densidad, frente a $\times$2,00 esperado) hasta el punto en que la corriente de ruido eficaz alcanza aproximadamente el 80 % de la corriente de conducción de la etapa; ahí deja de valer el régimen de pequeña señal, el periodo medio se desplaza y la ley de escala falla por un factor de cinco. De ello se deduce un criterio de validez para toda campaña, incluidas las que se hagan sobre un PDK real: mantener el ruido inyectado por debajo de $\sim$ 40 % de la corriente de la etapa y comprobar que el periodo medio no se mueve al activar el ruido. Con los modelos provisionales el anillo oscila a 4,3 GHz, lo que no es físico; las cifras que entran en este TFM proceden de modelos de dispositivo reales.

Los primeros modelos de ese tipo son los del PDK abierto IHP SG13G2 (130 nm, núcleo de 1,2 V, modelo compacto PSP 103.6, licencia Apache-2.0) [81], que pueden publicarse junto con todo lo demás. Hay dos diferencias respecto al banco con modelos provisionales. Primero, los modelos están escritos en Verilog-A y hay que compilarlos a la interfaz OSDI; esto obligó a compilar ngspice 47 y el compilador OpenVAF-Reloaded en espacio de usuario, ya que ningún canal de paquetes ofrecía versiones lo bastante recientes. Segundo, y más importante, el ruido ya no se elige: ngspice no inyecta el ruido de los dispositivos durante un análisis transitorio, así que la densidad de las fuentes de corriente se toma de un análisis de ruido en pequeña señal de los mismos transistores, un inversor

polarizado en su punto de conmutación con la entrada unida a la salida, donde ambos dispositivos conducen y el ruido desplaza el instante de cruce. El ruido referido a la entrada de ese nodo es exactamente la corriente que debe reproducir la fuente del transitorio. Su espectro es un término $1/f$ puro más un suelo de ruido blanco de $4{,}13 \times 10^{-24}$ A^2/Hz, plano de 100 kHz a 10 GHz, con la frecuencia de esquina del $1/f$ en 19,8 MHz y un factor de ruido efectivo $\gamma = 1{,}04$, por encima del 2/3 de canal largo, como se espera en un dispositivo corto. Antes de usarla, la parte $1/f$ de la fuente de ruido de ngspice se calibró frente a una resistencia conocida: su densidad es $\mathrm{NAMP}^2/(\pi f)$ con un margen del 0,4 %. Los resultados están en la Sección 7.3.

3.6. Objetivo de diseño y selección del divisor

Con σ/T medido por periodo, $Q_{\mathrm{bruto}} = (\sigma/T)^2$ y el divisor se obtiene de $K_D = \lceil Q_{\mathrm{objetivo}}/Q_{\mathrm{bruto}} \rceil$. Para el rango de jitter esperado en un proceso de 28 nm, el divisor queda entre 3×10^4 y 5×10^5, y la tasa de bits por anillo entre 1 y 20 kbit/s. El modelo reproduce el punto de diseño publicado por Fischer y Lubicz ($K_D \approx 430\,000$ para $\sigma = 5{,}01$ ps sobre $T = 7{,}81$ ns) [13]. Estas tasas bastan aquí: dar semilla al generador determinista con 256 bits de entropía completa requiere unos 512 bits brutos con $H_\infty \approx 0{,}98$, es decir, entre 0,03 y 0,5 s por semilla, y el motor solo emite una semilla en el arranque y en los intervalos de resembrado. Si alguna vez hiciera falta más tasa de bits, el camino limpio son varios EROs independientes, cada uno con su propia cota, en lugar de un XOR de varios anillos cuya independencia no puede demostrarse [16].

Capítulo 4

Motor digital

El motor digital convierte los bits en bruto de la fuente de entropía en claves y las usa, y está escrito de forma que el mismo nivel de transferencia de registros (RTL) funcione en la FPGA usada para la verificación y, más adelante, en celdas estándar. Nada en él depende de un fabricante: ni primitivas, ni macros de memoria, ni bloques de gestión de reloj. El único bloque dependiente de la tecnología en todo el diseño es la pareja de osciladores en anillo del Capítulo 3.

4.1. Arquitectura y la decisión de una única primitiva

La Figura 4.1 resume la ruta de datos. Los bits en bruto salen del ERO en el dominio de reloj del anillo de muestreo, cruzan al reloj del sistema de bit en bit y alimentan a tres consumidores: los tests de salud, el colector de semilla del generador determinista y un búfer de captura que solo se usa para la caracterización. Las claves salen de un generador determinista de bits aleatorios en modo contador (CTR_DRBG); la clave actual se carga en un bloque AES-CMAC que responde a retos; y un esclavo bus entre circuitos integrados (I2C) lo expone todo como un mapa de registros.




Figura 4.1: Ruta de datos del motor. Solo los osciladores en anillo dependen de la tecnología; todos los demás bloques son RTL portable.

La decisión que da forma a todo el motor es usar **una sola primitiva criptográfica,**

AES-128, para las tres tareas: acondicionar la entropía, generar claves y autenticar. La primera arquitectura tenía un núcleo SHA-256 como acondicionador; las estimaciones de síntesis del Capítulo 6 mostraron que ocuparía casi la mitad del área digital, y SP 800-90B incluye construcciones basadas en AES — CMAC, CBC-MAC y la función de derivación basada en cifrado de bloque de SP 800-90A — entre sus componentes de acondicionamiento *aprobados* [6]. Prescindir del hash lleva el motor de un valor estimado de ∼25 a ∼13 puerta equivalentes (GEs) (miles), a costa de pasar de un CTR_DRBG *sin* función de derivación, que necesita una entrada con entropía completa, a uno *con* ella, que es la configuración habitual en la práctica y admite directamente entradas sin entropía completa. El núcleo AES solo cifra: el modo contador y CMAC nunca descifran, y ofrecer el descifrado como servicio al ESP32 no tendría sentido, ya que el ESP32 tiene su propio acelerador. La verificación cruzada no se ve afectada: el motor cifra y el ESP32 descifra con mbedtls.

4.2. Núcleo de cifrado AES-128

El núcleo es iterativo, una ronda por ciclo de reloj, once ciclos por bloque (suma inicial de clave más diez rondas), con las claves de ronda expandidas al vuelo a partir de la anterior — el cifrado solo necesita la expansión hacia delante, y así se evita almacenar once claves de ronda. A 100 MHz eso supone 1,16 Gbit/s de tasa de bits del núcleo, muy por encima de lo que puede transportar cualquier enlace I2C, así que segmentar el núcleo (pipelining) sería área desperdiciada; en su lugar se elige la forma iterativa porque una ronda es una función combinacional pura que puede comprobarse directamente contra la norma [44]. La S-box es una tabla de 256 entradas sintetizada como lógica, MixColumns se escribe como la red `xtime` habitual, y el estado sigue la convención por columnas de FIPS 197 con el byte 0 a la izquierda, de modo que las cadenas hexadecimales de la norma se corresponden una a una con los vectores VHDL.

El núcleo se verificó con los cinco vectores oficiales disponibles para el cifrado AES-128 (apéndices B y C.1 de FIPS 197, y los tres bloques ECB de SP 800-38A F.1.1) y con una cadena de mil cifrados para poner de manifiesto cualquier estado residual entre bloques. Una comprobación que no estaba prevista resultó ser la más convincente: el cifrado del bloque todo ceros con la clave de ejemplo de SP 800-38A dio `7df76b0c...546f`, que es exactamente el valor intermedio L publicado por el NIST en sus ejemplos de CMAC [87].

4.3. AES-CMAC

AES-CMAC [58, 59] es la primitiva del reto-respuesta: el ESP32 envía un nonce y el motor devuelve su etiqueta con la clave actual. El bloque calcula las subclaves K_1, K_2 una sola vez al cargar una clave (un cifrado del bloque cero y dos desplazamientos

condicionales a la izquierda con la constante polinómica `0x87`) y después ejecuta CBC-MAC sobre el mensaje, aplicando K_1 si el último bloque está completo o rellenando con `0x80` y aplicando K_2 en caso contrario. Se eligió frente a HMAC-SHA-256 porque reutiliza la única primitiva y cuesta un cifrado por bloque frente a dos compresiones del hash. El bloque supera los cuatro vectores de la RFC 4493 (mensaje vacío, un bloque, 40 y 64 bytes), que ejercitan las dos ramas de relleno.

4.4. CTR_DRBG con función de derivación

El generador implementa CTR_DRBG con AES-128 y la función de derivación basada en cifrado de bloque de SP 800-90A [55]. Su formato de entrada es fijo a propósito: 256 bits de entropía en bruto y 128 bits de nonce, de modo que $S = L \,\|\, N \,\|\, E \,\|\, \mathit{nonce} \,\|\, \texttt{0x80} \,\|\, 0\ldots$ ocupa exactamente cuatro bloques y la función de derivación se convierte en una secuencia cerrada de catorce cifrados; una entrada de longitud variable costaría una ruta de datos orientada a bytes sin ningún beneficio. La instanciación (o el resembrado) cuesta 14 operaciones AES, 183 ciclos; generar 256 bits cuesta cuatro, 53 ciclos. El estado (Key, V) nunca se expone; el contador de resembrados es legible para que el anfitrión pueda imponer una política de resembrado muy por debajo del límite de 2^{48} de la norma.

La verificación se hizo en dos pasos. Primero, se escribió en Python un modelo de referencia exacto al bit — con su propio AES, independiente del VHDL — y se ejecutó contra los vectores del CAVP: 960 casos AES-128 con y sin función de derivación, con y sin resembrado, todos superados. Segundo, ese modelo generó las salidas esperadas para el formato de entrada fijo del hardware, y el VHDL las reprodujo: dos generaciones consecutivas, un resembrado seguido de una generación, el contador de resembrados y el hecho de que una nueva instanciación borra el estado anterior.

4.5. Tests de salud

Los dos tests aprobados por SP 800-90B se ejecutan de forma continua sobre los bits en bruto [6]. El test de recuento de repeticiones (*Repetition Count Test*) falla cuando llegan seguidas $C_{\mathrm{RCT}} = 1 + \lceil -\log_2 \alpha / H \rceil$ muestras idénticas; el test de proporción adaptativa (*Adaptive Proportion Test*) cuenta, en una ventana de $W = 1024$ muestras (el valor para fuentes binarias; 512 es para fuentes no binarias), cuántas repiten la primera, y falla al llegar a $C_{\mathrm{APT}} = 1 + \mathrm{CRITBINOM}(W, 2^{-H}, 1-\alpha)$. Para el objetivo de diseño $H = 0{,}98$ y $\alpha = 2^{-20}$ resultan $C_{\mathrm{RCT}} = 22$ y $C_{\mathrm{APT}} = 596$; ambos son parámetros genéricos (generics), porque H se fija a partir de la min-entropía *medida*, no se supone. El test de proporción comprueba también el complemento de la cuenta, algo que la norma permite para fuentes binarias: de lo contrario, una fuente atascada en el valor opuesto a la primera muestra de la ventana puntuaría cero y pasaría. Las alarmas quedan enclavadas hasta que se borran

explícitamente, y mientras haya alguna alarma activa el secuenciador se niega a cargar la semilla.

El banco de pruebas inyecta los modos de fallo para los que existen los tests: una fuente sana supera veinte ventanas (peor racha 13, peor proporción 540); una fuente atascada dispara el test de repeticiones exactamente en la muestra 22; una fuente sesgada al 70 % dispara el test de proporción en 713 sin disparar el test de repeticiones; y una fuente atascada en el complemento se detecta. La primera fuente "sana" del banco — un registro de desplazamiento inicializado con un único uno — fue detectada por los propios tests, con una racha inicial de 27 ceros y una primera ventana al 76 %. El detector tenía razón y el banco estaba mal; ahora la fuente parte de una semilla densa y se calienta antes de usarse.

4.6. Ruta de captura y cruces de dominios de reloj

Los bits en bruto se producen en el dominio de reloj de RO2 y se consumen en el dominio del sistema. La ruta serie, bit a bit, hacia los tests de salud y el colector de semilla usa un sincronizador por conmutación (toggle): el origen registra el bit e invierte una bandera; el destino sincroniza la bandera a través de tres flip-flops y lee el bit en el flanco de la bandera. Requiere que cada bit dure al menos ocho ciclos del sistema, es decir, $K_D \geq 64$ para un anillo de muestreo de ∼700 MHz a 100 MHz, lo que el modo generador cumple por órdenes de magnitud. La ruta de caracterización no cruza bit a bit: el búfer de captura se escribe en el dominio del anillo a plena velocidad en una memoria de 4096 bits y se lee después en el dominio del sistema, con las dos direcciones del protocolo de acuerdo (handshake) transportadas por banderas de conmutación. La escritura y la lectura nunca se solapan, así que no hace falta una FIFO asíncrona, y el tamaño del búfer se deduce de la Sección 3.4: un fragmento de $N + M_{\text{máx}}$ bits es todo lo que necesita el estimador.

4.7. Interfaz de registros I2C y secuenciador de órdenes

La interfaz del producto es I2C, como en los elementos seguros comerciales: dos pines, direccionable y el bus que el ESP32 usa para sus periféricos. El esclavo implementa el protocolo de puntero de registro con autoincremento, un filtro de pulsos espurios (glitches) de cinco muestras en ambas líneas, como exige la especificación, y salidas en drenador abierto. No alarga el reloj (clock stretching): a 400 kHz hay 250 ciclos del sistema por bit, de sobra para cualquier acceso a registro, y las operaciones largas (carga de semilla, generación) se lanzan como órdenes y se consultan por sondeo a través de un registro de estado, que es como se comportan los dispositivos comerciales. El esclavo se probó con un

maestro funcional de bus (bus-functional); aparecieron dos defectos reales — el puntero no se autoincrementaba en las escrituras de varios bytes, y el bit más significativo de cada byte leído se generaba un flanco de reloj tarde, de modo que todas las lecturas habrían salido desplazadas — y se corrigieron.

El mapa de registros (Apéndice A) expone la identificación, el estado y el control, la configuración del divisor y de la página de captura, los diagnósticos de los tests de salud, el contador de resembrados, el reto y su etiqueta, un registro de salida aleatoria de 256 bits y, *solo mientras está activo un pin de prueba*, la clave actual y el búfer de captura. El registro de salida aleatoria se llena mediante su propia orden con una generación separada del DRBG, nunca con la que produjo la clave: una versión anterior del diseño dejaba en ese registro los 256 bits de la llamada que generaba la clave, legibles sin el pin de prueba, y así filtraba la clave. La revisión que lo detectó se describe en el Capítulo 5. En la FPGA el pin de prueba es un interruptor; en un circuito integrado sería un fusible que se funde en producción, porque exponer la clave o la entropía en bruto es una vulnerabilidad. Un pequeño secuenciador serializa las órdenes: la carga de semilla recoge 384 bits en bruto, aborta si mientras tanto salta una alarma de salud, e instancia o resiembra el generador; la generación toma 256 bits, guarda los 128 primeros como clave, descarta el resto y recarga las subclaves de CMAC; una orden aparte llena el registro de salida aleatoria a partir de una generación independiente; la autenticación ejecuta el CMAC sobre el bloque de reto.

El motor completo se ejercitó tal como lo hará el ESP32: un maestro I2C funcional de bus lee la identificación, configura el divisor, carga la semilla, genera, lee la clave en modo de prueba, escribe dos retos y lee sus etiquetas, vuelve a generar, captura bits en bruto y verifica que la clave no puede leerse sin el pin de prueba — dieciséis comprobaciones. Lo que un banco VHDL no puede saber es si las etiquetas son *correctas*, porque la clave procede del ruido de los osciladores en anillo; el banco vuelca la clave, los retos y las etiquetas a un fichero y un script de Python recalcula los CMAC con el AES independiente. Coinciden. Es la misma comprobación cruzada que el ESP32 realiza en hardware con mbedtls.

Capítulo 5

Verificación

5.1. Estrategia: vectores, simulación, verificador independiente

Un motor criptográfico que solo se verifica contra sí mismo no demuestra nada: un error en la S-box se reproduciría idéntico en el modelo usado para comprobarlo. Por eso, la verificación de este trabajo se apoya en tres pilares que no comparten implementación.

1. **Vectores oficiales.** Cada primitiva se comprueba frente a los vectores de prueba publicados con su norma: FIPS 197 y SP 800-38A para AES, RFC 4493 y el fichero de ejemplos del NIST para CMAC, y los ficheros de respuesta del CAVP para CTR_DRBG (con y sin función de derivación, con y sin resembrado). Son pruebas de respuesta conocida y zanjan la corrección del algoritmo.

2. **Modelos de referencia independientes.** Se escribió en Python un modelo exacto al bit del generador, con su propio AES, derivado de la norma sin mirar el VHDL. Primero se valida frente a los vectores del CAVP, y solo entonces se usa para generar los valores esperados para la disposición fija de entradas del hardware y para recalcular las etiquetas del banco de pruebas de sistema. Dos implementaciones que coinciden valen más que una que pasa las pruebas.

3. **Un verificador independiente en el lazo.** En hardware, el ESP32 recalcula con mbedtls, y con su propio acelerador AES, cada resultado que produce el motor, de modo que la comprobación final la realiza una tercera implementación, sin relación con las otras, sobre un bus real.

Dos reglas de trabajo se aplican en todo momento, ambas aprendidas en el estudio de caja negra del ESP32 con el que empieza este trabajo: la salida de una compilación, simulación o medida nunca se filtra antes de haberla leído entera — un filtro oculta justo el aviso que importaba — y los fallos se registran completos, nunca se descartan. Dos

veces en este trabajo un filtro sobre el log del simulador ocultó un resultado, y las dos veces la solución fue quitar el filtro.

5.2. Modelos de referencia en Python

`ctr_drbg_ref.py` implementa el cifrado AES-128, la función de derivación basada en cifrado por bloques, CBC-MAC y CTR_DRBG con y sin función de derivación, en Python puro y a partir del texto de SP 800-90A. El AES comprueba con aserciones los dos vectores de FIPS 197 al importarse; el DRBG se prueba frente a los ficheros de respuesta del CAVP siguiendo el procedimiento CAVS (instanciar, resembrado opcional, dos llamadas de generación, comparar la segunda): **960 casos AES-128, todos superados**. Se encontró un defecto en el analizador de ficheros y no en el modelo — una cabecera de sección debe cerrar el caso de prueba pendiente antes de que cambien los parámetros; si no, el último caso de cada bloque de parámetros se evalúa con los parámetros del bloque siguiente — y merece la pena dejarlo anotado porque su síntoma, un único fallo en count 14 de cada bloque, parecía exactamente un error del algoritmo.

Un segundo script, `gen_drbg_vectores.py`, hace pasar al modelo validado por la secuencia que admite el hardware (instanciar con 32 bytes de entropía y 16 de nonce, generar dos veces, resembrar, generar) y emite un paquete VHDL con los valores esperados; si alguna vez cambia la disposición de las entradas del hardware, ese script es el único sitio donde hay que cambiarla. Un tercero, `verifica_top.py`, recalcula AES-CMAC a partir del mismo AES y se valida a sí mismo frente a RFC 4493 antes de comprobar nada.

5.3. Bancos de pruebas y resultados

Todo el VHDL se simula con GHDL 6 mediante un único script de ejecución que analiza las fuentes en orden de dependencias y ejecuta cada banco, imprimiendo la salida del simulador sin filtrar. La Tabla 5.1 resume los siete bancos y su estado en el momento de la redacción.

Parte de lo que encontraron los bancos merece contarse, porque un capítulo de verificación que solo informa de aciertos no ha verificado gran cosa.

Modelo del anillo. Las primitivas LUT usadas para simular el anillo se modelaron al principio con una regla estricta de propagación de valores desconocidos: cualquier entrada desconocida daba una salida desconocida. Al comienzo de una simulación todas las señales son desconocidas, así que el anillo nunca salía de ese estado y nunca arrancaba. Una NAND real con su entrada de habilitación a cero da un uno a la salida sea cual sea la otra entrada; el modelo ahora evalúa todas las combinaciones compatibles con las entradas conocidas y

Tabla 5.1: Bancos de pruebas, qué comprueban y su resultado (GHDL 6.0, VHDL-2008).

Banco	Comprobaciones	Resultado
Oscilador en anillo	arranque/parada, $f = 1/(2Nt_{pd})$, suelo nulo, $\sigma_T = \sqrt{2N}\,\sigma_{\text{stage}}$	4/4
Esclavo I2C	direccionamiento, dirección ajena, escritura multibyte, lectura con inicio repetido	14/14
Núcleo AES-128	FIPS 197 B, C.1; SP 800-38A F.1.1 (3 bloques); cadena de 1000 bloques	6/6
AES-CMAC	RFC 4493 ejemplos 1–4; repetibilidad	5/5
CTR_DRBG	instanciación, 2×generación, resembrado, contador, reinstanciación, rechazo sin semilla	13/13
Tests de salud	fuente sana, atascada, sesgada al 70 %, atascada en el complemento, retención/borrado	10/10
Motor completo	secuencia del ESP32 por I2C: id, semilla (divisor por debajo del mínimo rechazado, divisor congelado mientras está ocupado), clave, registro aleatorio libre de la clave, 2 retos, 2.ł clave, captura, clave oculta	18/18

resuelve la salida cuando todas coinciden. Sin esto, todo el banco de pruebas de sistema habría sido imposible.

Esclavo I2C. Dos errores de diseño reales: el puntero de registro no avanzaba en las escrituras multibyte, de modo que los bytes consecutivos sobrescribían la misma dirección; y en las lecturas el bit más significativo se presentaba en el bus un flanco de reloj demasiado tarde, lo que desplazaba todos los bytes. El primero se corrigió incrementando el puntero un estado después del pulso de escritura, de forma que la dirección sigue siendo válida durante el pulso; el segundo, cargando el registro de desplazamiento y presentando su primer bit en el mismo flanco de bajada que libera el bit de reconocimiento. Un tercer defecto estaba en el propio banco: inicializar la memoria de registros desde el proceso de estímulos creaba un segundo driver sobre la misma señal, y todo bit en conflicto se resolvía a desconocido.

Tests de salud. La fuente "sana" del primer banco, un registro de desplazamiento inicializado con un solo uno, empezaba con una racha de 27 ceros y una primera ventana al 76 %; el detector saltó. El detector tenía razón.

Fuga de la clave por el registro aleatorio. El hallazgo más grave no salió de un banco, sino de releer el diseño antes de entregarlo. La orden que generaba la clave escribía la salida completa de 256 bits del DRBG en el registro de salida aleatoria, que se puede leer sin el pin de prueba; los primeros 128 de esos bits *eran* la clave. El banco de sistema incluso imponía esa igualdad mediante una aserción, como "comprobación". La corrección separa ambas cosas: la generación de la clave no deja nada legible, y una orden nueva llena

el registro aleatorio a partir de una generación independiente, después de que el DRBG haya actualizado su estado. Ahora el banco comprueba con una aserción lo contrario, que el registro no contiene la clave en ninguna de sus mitades, y la comprobación cruzada en Python hace lo mismo.

Motor completo. Con los anillos a su velocidad física, el banco de sistema, que genera casi un milisegundo de tráfico I2C, no terminaba en veinte minutos de CPU: cada transición del anillo cuesta dos sorteos aleatorios en el modelo de jitter. Solo en ese banco el retardo de etapa se fija diez veces mayor, con el mismo jitter relativo, y así se indica en el propio banco. Las dieciocho comprobaciones se superan, y la clave, los dos retos y sus etiquetas se escriben en un fichero que comprueba `verifica_top.py`: las dos etiquetas son iguales al CMAC recalculado por el AES independiente en Python, el registro de salida aleatoria legible no contiene la clave en ninguna de sus mitades, y dos generaciones dan claves distintas. Este es el primer punto en que una clave nacida del ruido de osciladores en anillo, acondicionada, generada y usada para autenticar, queda confirmada por una implementación que no comparte nada con el VHDL. Dos de las dieciocho comprobaciones se añadieron cuando dos obligaciones que el mapa de registros imponía al anfitrión se trasladaron al hardware: una orden de siembra emitida con el divisor por debajo de su mínimo ahora se rechaza, y una escritura en el registro del divisor mientras se ejecuta una orden se ignora. Una regla que solo impone la documentación es una regla que un anfitrión descuidado incumple; el banco ahora prueba ambas. Además, hubo que indicarle al banco que se detuviera: con los anillos funcionando tras el reset, una simulación cuyos estímulos han terminado nunca se queda sin eventos, y la primera repetición consumió cuarenta y cinco minutos de CPU después de haber superado su última comprobación.

5.4. Firmware verificador del ESP32

El firmware es una aplicación ESP-IDF 5 para el ESP32 clásico que se comunica con el motor a través del mapa de registros del Apéndice A y ofrece una consola por la UART. Sus órdenes se corresponden con el plan de verificación: `id` lee la identificación y el estado; `sembrar` y `generar` lanzan las órdenes largas y consultan el indicador de ocupado; en modo de prueba, `generar` además relee la clave (aprovisionamiento) y comprueba que es igual a los dieciséis primeros bytes del bloque generado; `reto N` realiza N rondas de reto-respuesta con nonces de `esp_random()`, recalculando cada etiqueta con `mbedtls_cipher_cmac` y contando coincidencias y discrepancias, y las discrepancias se imprimen completas; `crudo N` vuelca N fragmentos de bits en bruto y `esp N` vuelca bloques del propio generador del ESP32, ambos en el formato en tramas protegido con CRC32 de las campañas de captura del ESP32 (Sección 7.7), para que la misma cadena de procesado estadístico trate las dos fuentes. CMAC no viene habilitado por defecto en la compilación de mbedtls de

ESP-IDF y se activa en la configuración por defecto del proyecto; la consola funciona a 115 200 baudios, la única velocidad que resultó fiable con el puente USB de la placa en esas campañas, y el nivel de log se fija en solo errores para que las líneas de log no puedan corromper las tramas. El firmware compila con ESP-IDF 5.3.2 en una imagen de 255 kB; ejecutarlo queda a la espera del hardware.

5.5. Puesta en marcha en la FPGA

Pendiente del hardware. Las restricciones que necesitan los anillos se conocen por la bibliografía y por la documentación del fabricante — `DONT_TOUCH` en las celdas y redes de cada anillo (a diferencia de `KEEP`, sobrevive a la implementación), `ALLOW_COMBINATORIAL_LOOPS` en una red de cada lazo, `set_disable_timing` para romper el lazo de cara al análisis estático de tiempos, y un bloque de emplazamiento por anillo para que anillos idénticos ni se fusionen ni se coloquen uno junto a otro — y el primer bitstream tiene un único propósito: leer los contadores de frecuencia y confirmar que todos los anillos oscilan. Antes de eso no se afirma nada sobre la entropía.

Capítulo 6

Camino hacia un circuito integrado

El motor está diseñado para acabar siendo un circuito integrado dedicado que sirve claves a un microcontrolador, y la FPGA es su vehículo de verificación, no su destino. Este capítulo toma el mismo VHDL que pasa los bancos de pruebas del Capítulo 5, lo sintetiza sobre una biblioteca de celdas estándar abierta y expone cuánto costaría una tirada de fabricación y qué tendría que cambiar en la fuente de entropía. Un envío a fabricación (tape-out) queda explícitamente fuera del alcance de este TFM — no por coste ni por área, como se verá, sino por plazos — y todo lo que aquí aparece se etiqueta como lo que es: una cota inferior del área obtenida de la síntesis lógica, con los factores de crecimiento hasta el área del núcleo tomados de datos publicados.

6.1. Flujo de síntesis con celdas estándar

El flujo es reproducible a propósito con herramientas libres. Yosys lee el VHDL a través del front end de GHDL, sintetiza cada bloque aplanado, mapea los flip-flops y la lógica sobre el fichero liberty de la biblioteca objetivo e informa del número de celdas y del área. La biblioteca es el PDK abierto de IHP, SG13G2, un proceso BiCMOS de 130 nm con una biblioteca de celdas estándar mantenida, macros de SRAM compiladas, celdas de E/S y soporte de OpenROAD. Se ha elegido porque es el único PDK abierto que está vivo, es europeo y es accesible a través de la misma afiliación a Europractice que la universidad ya tiene. La puerta equivalente se lee del propio fichero liberty y no de memoria: 1 GE = área de `sg13g2_nand2_1` = 7,2576 μm^2. No se aplica ninguna restricción de reloj: Yosys no la usa para el área, así que las cifras no dependen de una frecuencia objetivo. Los osciladores en anillo no se sintetizan; son el único bloque diseñado a nivel de transistor (Capítulo 3).

6.2. Área por bloque en puertas equivalentes

La Tabla 6.1 da el resultado de cada bloque. El motor digital — todo salvo el búfer de captura — ocupa unos **68 kGE**: 62,9 kGE en los bloques de la tabla y 5,2 kGE en el secuenciador del nivel superior y el banco de registros, que solo aparecen cuando se sintetiza el motor completo. AES supone cerca de la mitad: el autenticador y el generador instancian cada uno su propio núcleo de cifrado, de 15,8 kGE cada uno. El búfer de captura se incluye para que la tabla esté completa, pero no debe leerse como parte del producto: sus 46,7 kGE son una memoria de 4096 bits mapeada sobre flip-flops porque el flujo no tiene macros de SRAM. En la FPGA ocupa una block RAM sin coste de lógica; en silicio sería una SRAM compilada o, con más sentido, un búfer mucho más pequeño, porque es una ruta de prueba que se desactiva en producción.

Tabla 6.1: Síntesis lógica sobre IHP SG13G2, aplanada, sin rutado. 1 GE = 7,2576 μm^2. Cota inferior del área [SIMULADO].

Bloque	Celdas	Flip-flops	Área (μm^2)	kGE
Núcleo de cifrado AES-128	10 439	262	114 771	15,81
AES-CMAC (con su AES)	13 210	909	169 766	23,39
CTR_DRBG con df (con su AES)	17 953	2 355	267 262	36,83
Tests de salud (RCT, APT)	568	85	8 986	1,24
Muestreador ERO y divisor de 24 bits	132	28	2 397	0,33
Cruce de dominio de reloj del bit	11	7	408	0,06
Esclavo I2C (con guarda de bus bloqueado)	431	85	7 408	1,02
Búfer de captura (4096 bits en flip-flops)	12 592	4 140	339 698	46,81
Motor completo, anillos como cables	47 252	8 409	834 033	114,92

Los números son coherentes entre sí, y esa coherencia es la que permitió detectar un error en el flujo: antes de aplanar, el informe devolvía para el autenticador y para el generador solo el área de su submódulo AES. Un autenticador que pese exactamente lo mismo que un AES desnudo es imposible, así que el que fallaba era el informe, no el diseño. Tras aplanar, el autenticador añade al AES 647 flip-flops (subclaves, estado de encadenamiento, clave) y 7,6 kGE, y el generador añade 2093 flip-flops y 21 kGE, de los que cerca de la mitad son sus registros.

6.3. Optimizaciones y sus ahorros esperados

La síntesis es ingenua a propósito — el RTL se escribió para ser verificable, no pequeño — y apunta a tres optimizaciones, por orden de rentabilidad del esfuerzo:

1. **Un único núcleo AES compartido.** El secuenciador del nivel superior ya serializa las órdenes: el generador y el autenticador nunca funcionan a la vez. Compartir el

núcleo ahorra ≈15,8 kGE, una cuarta parte del motor, a cambio de un árbitro trivial.

2. **Ruta de datos compacta para la S-box.** Veinte tablas S-box independientes se sintetizan en 15,8 kGE para el núcleo completo; los diseños optimizados en área de la literatura van desde 2,4 kGE para una ruta de datos de 8 bits a 226 ciclos por bloque [47] hasta unos 5 kGE para rutas de datos de 32 bits. Aquí la velocidad es irrelevante, así que una ruta de datos de 32 bits con cuatro S-boxes compartidas es el punto razonable; ahorro estimado, 10 kGE por núcleo.

3. **Menos registros en el generador.** De sus 2355 flip-flops, la entropía capturada y el nonce (384), el material de semilla (256), la salida (256) y los temporales de la función de derivación pueden reducirse consumiendo la semilla como un flujo y compartiendo temporales; unos 800 flip-flops, cerca de 4 kGE.

Con las tres, el motor digital baja a **≈20–25 kGE** (los 5 kGE del control del nivel superior apenas se reducen), que es el orden de magnitud que anticipaba el estado del arte (de 13 a 25 kGE para motores de este tipo) y que, con el factor de crecimiento publicado de ≈2,35 del área de celdas al área del núcleo para un AES en esta misma biblioteca, supone unos 0,34 mm^2 de núcleo. Cada uno de estos ahorros se presenta como una estimación; medirlos sintetizando las variantes optimizadas se recoge como trabajo futuro y no se da por hecho.

6.4. Lo que necesita el oscilador en anillo en silicio

Los bloques digitales se llevan a silicio con el flujo estándar. La fuente de entropía no, y la literatura que ha dado ese salto — en particular un estudio de 2024 que caracteriza el mismo modelo de anillo en una Artix-7 y en un circuito FD-SOI de 28 nm [32] — plantea tres puntos que el diseño del chip debe asumir.

En primer lugar, el anillo se reconstruye con celdas inversoras en lugar de tablas de consulta, y su jitter cambia en valor y en naturaleza: el ruido de parpadeo gana peso en los nodos más recientes, y el estudio encuentra, en contra de lo esperado, que contarlo como fuente legítima puede aumentar el tasa de bits para la misma entropía. El modelo estocástico y el estimador del Capítulo 3 se trasladan sin cambios; la σ medida no. En segundo lugar, la variación de proceso hace que cada dado sea distinto, así que la frecuencia y el jitter de cada anillo deben calibrarse chip a chip; los diseños totalmente digitales publicados que superan barridos de tensión y temperatura lo hacen con un anillo configurable y un lazo de ajuste [70]. En tercer lugar, y lo más importante para un dispositivo de seguridad, inyectar una frecuencia en la alimentación engancha los anillos y elimina el jitter: una señal de 500 mV en el raíl redujo el espacio de claves de un microcontrolador seguro comercial de 2^{64} a unas 3300 [1], y unos pocos cientos de microvatios de campo

radiado destruyeron la estadística de un generador de cincuenta anillos [71]. El mismo lazo de calibración, junto con el filtrado de la alimentación, es la defensa publicada, y los tests de salud de la Sección 4.5 son el detector de último recurso. Nada de esto está en el prototipo en FPGA; es el trabajo que añade una implementación en silicio.

6.5. Coste y plazos de una lanzadera académica

La fabricación es más accesible de lo que sugiere el peso de la palabra. La Universidad de Sevilla y el IMSE-CNM son miembros de Europractice, cuya lista de precios académicos es pública: un bloque mini@sic en UMC 180 nm cuesta 3 430 €, uno en TSMC 65 nm 3 691 €, e IHP SG13G2 se ofrece a 5 110 €/mm^2 con una tirada multiproyecto gratuita para diseños de código abierto de menos de 2 mm^2 [73]. Un motor de 0,3–0,4 mm^2 cabe muchas veces en el bloque más pequeño de cualquiera de ellos; el chip estaría limitado por sus pads, no por su lógica. El propio grupo de seguridad hardware del instituto ya ha llevado primitivas de oscilador en anillo desde FPGAs Xilinx 7-series hasta silicio de 65 nm caracterizado, lo que hace que continuar este trabajo sea cuestión de sumarse a una línea existente más que de abrir una.

Lo que no cabe en un trabajo fin de máster son los plazos: desde el envío a fabricación (tape-out) hasta tener muestras encapsuladas pasan de meses a más de un año, el precio no incluye el encapsulado y la caracterización de los dados devueltos es un proyecto en sí misma. Como comparación, un elemento seguro comercial como el ATECC608B cuesta 0,90 $ por unidad suelta y se vende con una validación NIST de la fuente de entropía [7]; dos de sus competidores directos no mencionan SP 800-90 en ninguna parte de sus hojas de datos. Por tanto, la posición honesta de este trabajo no es competir en precio sino en *transparencia de la entropía*: cada bit de una clave producida por este motor puede trazarse hasta un jitter medido y una cota declarada, que es precisamente lo que una pieza de caja negra no puede ofrecer.

Capítulo 7

Resultados y comparación

Este capítulo reúne lo que el trabajo establece y lo separa, sin suavizarlo, de lo que no establece. El motor se ha modelado, escrito, verificado en simulación frente a vectores oficiales y sintetizado sobre una biblioteca de celdas estándar real; todavía no ha funcionado en la matriz de puertas programable en campo (FPGA). Por eso cada cifra que sigue lleva su marca de procedencia, y la campaña de entropía — el único resultado que necesita silicio en el banco — se presenta como un protocolo por ejecutar, no como datos.

7.1. Estado frente a los objetivos

La Tabla 7.1 relaciona los objetivos de la Sección 1.3 con las evidencias.

El resultado mínimo defendible declarado en el Capítulo 1 — O1–O3 junto con O5 — se alcanza en su parte de modelado y diseño. Lo que aún le falta a O5 es la puesta en marcha, no el diseño.

7.2. Ruido del anillo a nivel de transistor

El anillo se simuló con una fuente de ruido de corriente de densidad espectral controlada inyectada en el nodo de conmutación, barriendo la densidad y midiendo la desviación típica de los cruces de flanco de subida a lo largo de 500 periodos. La Tabla 7.2 da el resultado para un anillo de cinco etapas con una carga de 10 fF.

Tres lecturas, y la tercera es la que importa.

El suelo numérico queda lo bastante por debajo de la señal. Con la fuente de ruido apagada, la medida devuelve 1,38 fs, que es la resolución de la propia simulación, no física. Está unas 870 veces por debajo del menor jitter que hay que medir, así que el suelo no contamina el barrido. Llegar a él exigió cuidado: el primer intento devolvió 0,33 ps, del mismo orden que la magnitud estudiada, y la causa era que el transitorio de arranque del

Tabla 7.1: Objetivos y evidencia que respalda cada uno.

Obj.	Estado	Evidencia
O1	cumplido	Anillo a nivel de transistor en el PDK abierto IHP SG13G2, con el ruido de sus propios modelos de dispositivo (Sección 7.3); pendiente el PDK de fundición
O2	cumplido	Jitter extraído de las formas de onda; térmico y $1/f$ separados (banco y función de sensibilidad al impulso); estimador validado sobre datos sintéticos con Q conocido
O3	cumplido	Modelo estocástico cerrado: cálculo exacto con la gaussiana envuelta, punto de diseño $Q \geq 0{,}2286$ (Sección 7.4)
O4	cumplido	Motor escrito en VHDL-2008 portable; siete bancos de pruebas pasan con los vectores de FIPS-197, SP 800-38B, RFC 4493 y Cryptographic Algorithm Validation Program del NIST (CAVP)
O5	parcial	El firmware del verificador compila y el protocolo está cerrado; falta la ejecución en placa
O6	pendiente	Requiere la FPGA en el banco (Sección 7.9)
O7	cumplido	Síntesis en IHP SG13G2, área por bloque y vía de optimización (Capítulo 6)
O8	parcial	Comparación estructural cerrada (Sección 7.6); el lado ESP32 de la comparación numérica está medido según SP 800-90B (Sección 7.7); el lado del motor necesita O6

Tabla 7.2: Jitter por periodo del anillo de cinco etapas frente a la densidad de ruido inyectada [SIMULADO]. $\sigma_{\text{rel}} = \sigma/T$.

Densidad de ruido (A^2/Hz)	Cruces	T (ps)	σ (fs)	σ_{rel}
ninguno (suelo numérico)	500	230,30	1,38	$6{,}0 \times 10^{-6}$
1×10^{-20}	501	230,37	1200	$5{,}2 \times 10^{-3}$
4×10^{-20}	507	229,98	2416	$1{,}1 \times 10^{-2}$
$1{,}6 \times 10^{-19}$	509	227,77	25588	$1{,}1 \times 10^{-1}$

anillo entraba en la estadística. Descartar los veinte primeros ciclos lo eliminó. Un suelo de medida que coincide con la señal no se distingue de un resultado, y precisamente por eso el suelo se caracterizó antes del barrido y no después.

La ley de escala se cumple donde debe. El jitter térmico se acumula como la raíz cuadrada de la densidad de ruido, así que cuadruplicar la densidad debe duplicar σ. De 1×10^{-20} a 4×10^{-20} la medida da un factor de 2,01 frente a los 2,00 previstos. Esa coincidencia es la prueba de que lo que se mide es el ruido inyectado y no un artefacto del resolvedor.

Y se rompe, a la vista, en lo alto del barrido. Con $1{,}6 \times 10^{-19}$, dieciséis veces la densidad de referencia, σ crece en un factor de 21,3 donde la ley predice 4,0, y el periodo medio baja de 230,4 a 227,8 ps. Una fuente de ruido de media nula no puede desplazar un periodo medio. Por tanto, el punto queda fuera del régimen que describe el modelo — la perturbación es lo bastante grande como para cambiar el punto de funcionamiento de los inversores — y se presenta en lugar de descartarse, porque el límite de validez de un modelo es en sí mismo un resultado. Solo los dos puntos centrales se usan en lo que sigue.

7.3. El anillo con los transistores de un PDK abierto

El mismo anillo de cinco etapas se simuló con los transistores de baja tensión del PDK abierto IHP SG13G2 ($W_n = 0{,}5$ μm, $W_p = 1{,}2$ μm, $L = 0{,}13$ μm, 1,2 V, 27 °C, esquina típica, 1 fF por nodo como estimación del cableado previa al layout), con la densidad de ruido medida en los mismos dispositivos (Sección 3.5) inyectada en cada nodo. La Tabla 7.3 da el resultado sobre 400 ns, unos 1070 periodos por punto.

Tabla 7.3: Anillo de cinco etapas en IHP SG13G2 [SIMULADO]. La densidad de ruido no se supone: es el suelo blanco del propio modelo de ruido de los transistores en el punto de conmutación. La potencia es la media sobre periodos completos.

Ruido inyectado	T (ps)	σ (fs)	σ/T	Exponente	P (μW)
ninguno (suelo numérico)	366,04	0,70	$1{,}9 \times 10^{-6}$	0,47	143,0
térmico del PDK, $4{,}13 \times 10^{-24}$ A^2/Hz	365,97	180,37	$4{,}93 \times 10^{-4}$	1,05	143,0
térmico $\times 4$	365,97	358,64	$9{,}80 \times 10^{-4}$	1,08	143,0
térmico + $1/f$ del PDK	365,97	183,33	$5{,}01 \times 10^{-4}$	1,01	143,0

Primero, la resolución: 0,70 fs, 259 veces por debajo del jitter que produce el ruido de los dispositivos, y con un exponente de 0,47 que la identifica como ruido numérico y no como un paseo aleatorio. Cuadruplicar la densidad duplica el jitter con un 0,6 % de diferencia ($\times$1,988), y el periodo medio no se mueve, así que el banco se mantiene en el régimen lineal que el banco provisional abandonaba en su punto más alto. El exponente de

acumulación es 1,05: ruido blanco, como supone el modelo estocástico. Como comprobación independiente, la expresión cerrada de Abidi para osciladores en anillo [88], evaluada con magnitudes medidas en el mismo punto de polarización, predice $\sigma/T = 1{,}2 \times 10^{-3}$; la simulación da 0,42 veces ese valor, el mismo orden. La forma de canal largo de esa fórmula, que pasa por la tensión umbral, no se aplica aquí: en el punto de conmutación los dispositivos están solo 0,07 V por encima del umbral.

Con $\sigma/T = 4{,}93 \times 10^{-4}$, el divisor para $Q \geq 0{,}2286$ es $K_D = 941\,107$, un intervalo de muestreo de 344 μs con un anillo de muestreo idéntico, y 2,9 kbit/s por ERO; si además se cuenta el jitter independiente del anillo de muestreo, K_D se reduce a la mitad y la tasa se duplica, pero eso exige que los dos anillos no compartan ruido a través de la alimentación o del sustrato, algo que solo el silicio puede mostrar. Una consecuencia de diseño se aplicó de inmediato: el contador del divisor tenía 20 bits, así que el mayor K_D era $2^{20} = 1\,048\,576$, un margen del 11 % sobre lo requerido en la esquina típica a temperatura ambiente. Ahora tiene 24 bits (cuatro flip-flops, 0,04 kGE), y el banco del motor completo y su verificación cruzada se volvieron a ejecutar con él.

Ruido de parpadeo. Añadir el ruido $1/f$ del PDK no cambia nada en 400 ns: la separación $E[D^2] = a_1 M + a_2 M^2$, validada antes sobre fases sintéticas (componente térmica recuperada al 0,1 % con y sin $1/f$), da un a_2 compatible con cero. Amplificar la fuente $1/f$ para hacerla visible no funciona, y el motivo es instructivo: la fuente es de banda ancha y, amplificada mil veces, su densidad cerca de la frecuencia de oscilación ya es siete veces el suelo térmico, así que el anillo la convierte como ruido blanco y el término lineal crece en el factor esperado mientras que el término cuadrático no escala. La respuesta llega, en cambio, de la función de sensibilidad al impulso de Hajimiri y Lee [89], medida inyectando el 1 % de la carga del nodo en 40 fases (lineal al 0,1 % entre 0,5 y 2 %). Es casi simétrica, $|\Gamma_{dc}/\Gamma_{rms}| \approx 0{,}03$–$0{,}05$, así que el ruido de baja frecuencia inyectado de forma uniforme a lo largo del periodo apenas se convierte. Pero los transistores no son simétricos: medidos por separado, el dispositivo de canal p tiene tres veces el ruido $1/f$ del de canal n, y cada uno inyecta ruido sobre todo mientras conduce, durante uno de los dos lóbulos opuestos. Los dos límites acotan la realidad: con ruido estacionario, como en el banco, la frecuencia de esquina $1/f^3$ es 36 kHz y el parpadeo iguala al jitter térmico tras 27 000 periodos; con cada dispositivo confinado a su lóbulo, la frecuencia de esquina es 5,3 MHz y el cruce, 185 periodos. En ambos casos, con el divisor de funcionamiento el parpadeo domina la varianza acumulada, por un factor de entre 35 y 5 000. De ahí se siguen dos consecuencias. El jitter que fija la cota de entropía debe medirse con acumulación corta, por debajo de unos cien periodos para este anillo, y separarse del término cuadrático —deducirlo del jitter acumulado total en K_D atribuiría una entropía que no existe. Y el banco estacionario puede sobrestimar la varianza térmica hasta en un factor dos, lo que duplicaría K_D; el contador de 24 bits lo cubre, y la herramienta que lo resuelve es un

análisis de ruido transitorio cicloestacionario, un uso concreto de un simulador comercial.

7.4. Punto de funcionamiento: divisor y tasa de bits

El modelo estocástico fija el objetivo. Para los umbrales PTG.2 de AIS 20/31 v3.0, el criterio de min-entropía ($H_\infty \geq 0{,}98$) exige $Q \geq 0{,}2286$ y es más exigente que el criterio de Shannon ($H \geq 0{,}9998$, $Q \geq 0{,}2022$); por eso el diseño apunta al primero, con $Q = 0{,}30$ como valor de consigna de trabajo, que da $H_\infty = 0{,}9951$. Dos propiedades del modelo se demostraron en lugar de suponerse: la serie truncada de la ecuación 14 de [10] *sobrestima* la entropía y, por tanto, no es una cota inferior, así que se usa en su lugar el cálculo exacto con la gaussiana envuelta; y la deducción de la min-entropía con el primer armónico coincide con la exacta en seis cifras en todo el rango de interés.

Como $Q_{\text{gen}} = K_D \cdot Q_{\text{bruto}}$, el divisor se deduce del jitter que mida la campaña. La Tabla 7.4 da los puntos de funcionamiento para el rango de jitter esperable en esta tecnología [8], suponiendo RO2 a 500 MHz.

Tabla 7.4: Divisor y tasa de bits resultante por anillo para $Q \geq 0{,}2286$ [ESTIMADO].

σ/T por periodo	Q_{bruto}	K_D	Tasa de bits
$7{,}1 \times 10^{-4}$	5×10^{-7}	457 200	1,09 kbit/s
$1{,}4 \times 10^{-3}$	2×10^{-6}	114 300	4,37 kbit/s
$2{,}8 \times 10^{-3}$	8×10^{-6}	28 575	17,5 kbit/s

Estos valores encierran el punto de diseño publicado por Fischer y Lubicz [13] ($K_D \approx 430\,000$ para $\sigma = 5{,}01$ ps sobre $T = 7{,}81$ ns), y esa es la comprobación de coherencia de que el modelo se aplica como pretendían sus autores.

La consecuencia para la arquitectura se dice sin rodeos: un solo ERO entrega kbit/s, no Mbit/s. Ese es el precio de una entropía demostrable, y aquí se puede pagar porque el producto del motor es una semilla de 256 bits para el generador determinista de bits aleatorios (DRBG), no un flujo de bits. Más tasa de bits significa más anillos independientes, cada uno con su propia cota, no un anillo más rápido.

7.5. Verificación funcional consolidada

El Capítulo 5 describe la estrategia; esta sección recoge los totales. Cada cifra de la Tabla 7.5 se obtuvo ejecutando la batería de pruebas, no leyendo un registro anterior.

Dos de ellas merecen una frase. Los 960 casos CAVP son la prueba individual más sólida del trabajo: el generador no solo es coherente consigo mismo, sino que reproduce las salidas que el National Institute of Standards and Technology (NIST) publica para CTR_DRBG con AES-128, tanto en la configuración con función de derivación como en

Tabla 7.5: Totales de la verificación [SIMULADO].

Batería	Qué comprueba	Resultado
Bancos de pruebas VHDL (GHDL)	anillos, ERO, captura, tests de salud, I2C, Advanced Encryption Standard, estándar de cifrado avanzado (AES), código de autenticación de mensajes basado en cifrado (CMAC), CTR_DRBG, nivel superior	7/7 pasan
`ctr_drbg_ref.py`	vectores CAVP, con y sin función de derivación	960/960
`ero_model.py`	modelo estocástico, exactitud y cotas	24/24
`jitter_estimator.py`	recuperación del jitter sobre datos sintéticos de Q conocido	20/20
`cortes_salud.py`	umbrales de los tests de salud frente a las fórmulas de SP 800-90B	6/6
`verifica_top.py`	verificación cruzada del banco de nivel superior con un AES independiente	5/5

la de entropía en bruto. Y los umbrales de los tests de salud, $C_{RCT} = 22$ y $C_{APT} = 596$, se habían calculado a mano a partir de la norma y nunca se habían comprobado; volver a obtenerlos con las fórmulas de SP 800-90B [6] confirma ambos. La misma comprobación cuantifica el coste de la prueba del complemento añadida al Adaptive Proportion Test, prueba de proporción adaptativa (APT), que es una aportación de este trabajo y no de la norma: eleva la tasa de falsas alarmas por ventana de $2^{-20{,}15}$ a $2^{-20{,}14}$, un aumento del 0,8 %, porque la cola complementaria está a 5,7 desviaciones típicas. Por tanto, el umbral sigue siendo válido tal como está y la adición sale gratis en la práctica.

7.6. Comparación con elementos seguros comerciales

El motor ocupa el mismo hueco funcional que un elemento seguro comercial: un pequeño dispositivo acompañante que genera y guarda claves para un microcontrolador anfitrión a través de un bus de dos hilos. La Tabla 7.6 lo sitúa junto a los tres componentes que dominan el mercado de elementos seguros I2C.

La lectura honesta de esa tabla tiene dos mitades.

En prestaciones y nivel de garantía ganan los componentes comerciales, y con mucha diferencia. Dos de ellos tienen evaluaciones CC EAL6+, que suponen un grado de escrutinio por terceros — incluida la resistencia a ataques físicos — que ningún proyecto académico reproduce. Ofrecen criptografía asimétrica, flujos de aprovisionamiento certificados y soporte para la fabricación. Este trabajo ofrece generación de claves simétricas y autenticación, y no tiene ninguna certificación.

En lo que de verdad trata este TFM, la comparación tiene más matices que “abierto frente a cerrado”, y conviene ser exacto. De los tres, solo el ATECC608B tiene su fuente

Tabla 7.6: El motor frente a elementos seguros comerciales. Datos de certificación tomados de las hojas de datos de los fabricantes y de los registros de validación del NIST [7, 68, 64, 65].

	ATECC608B	SE050	OPTIGA Trust M	Este trabajo
Bus	I2C	I2C	I2C	I2C
Certificación	JIL High; NIST ESV #E46 para la fuente de entropía	CC EAL6+ (hasta el SO)	CC EAL6+ (hardware)	ninguna
Fuente de entropía	osciladores en anillo, según el registro ESV	"TRNG, SP 800-90B" en la hoja de datos	no indicada	ERO, publicada
Entropía declarada	0,5071 bit/muestra, validada por el NIST	no publicada	no publicada	cota obtenida del jitter medido
Modelo estocástico	no publicado	no publicado	no publicado	publicado
Exportación de claves	no es posible	no es posible	no es posible	solo en modo de prueba
Inspeccionable	no	no	no	sí, RTL publicado

de entropía validada según SP 800-90B: el registro del NIST cita osciladores en anillo y declara 0,5071 bit de entropía por muestra [68]. Es una cifra real, de un tercero, y hay que reconocerla. Lo que ningún fabricante publica — tampoco Microchip — es el modelo estocástico que hay detrás de la cifra, la medida de jitter que la respalda ni el propio circuito; la hoja de datos de un competidor afirma cumplir la norma sin un registro de validación y la del otro no menciona SP 800-90 en absoluto. Se confía en su aleatoriedad porque se confía en el fabricante y en el esquema de evaluación. El motor descrito aquí hace el intercambio contrario: no tiene certificado, y puede mostrar de dónde viene cada bit de entropía, qué medida física lo acota y en qué se convierte la cota cuando cambian la temperatura o el divisor. Es la misma distinción con la que tropieza, desde el otro lado, el estudio de caja negra del generador del ESP32 de este trabajo (Sección 7.7) — una caja negra se puede probar estadísticamente, pero no se puede acotar — y es la razón por la que este motor se construyó como una caja blanca.

Cuál de los dos es preferible depende de la pregunta que se haga. Para sacar un producto al mercado, el componente certificado. Para saber cuánto vale la aleatoriedad de ese producto, solo responde el abierto.

7.7. La referencia del ESP32 frente a SP 800-90B

O8 pide una comparación numérica con el ESP32, y la mitad puede cerrarse sin la placa: el lado de la referencia. La primera campaña de captura de este trabajo, en agosto de 2026, tomó 10^6 bits de salida de `esp_fill_random` en cuatro condiciones de funcionamiento — Wi-Fi y ADC activos, solo Wi-Fi, solo ADC, ninguno — y les aplicó la entropía de Shannon y SP 800-22; los estimadores de SP 800-90B se aplican aquí. Después, el mismo firmware, recompilado sin cambios, se ejecutó desde arranque en frío en dos chips del mismo modelo (ESP32-D0WD-V3), identificados por sus direcciones MAC: dos veces en uno y tres veces en el otro. Con la captura de agosto, cuya placa no se identificó, eso da seis repeticiones de 10^6 bits por condición. Otras dos capturas con la radio apagada, de $3{,}52 \times 10^6$ y $8{,}38 \times 10^6$ bits, se tomaron con el firmware verificador del Capítulo 5. Las veintiséis se pasaron por la implementación de referencia del NIST de los estimadores de SP 800-90B [37, 6] (versión 1.1.8), por la vía IID y por la vía no IID, en el formato binario que la norma prescribe para fuentes de bits. La Tabla 7.7 recoge el resultado.

Tabla 7.7: El generador del ESP32 frente a los estimadores de SP 800-90B [MEDIDO]. Condiciones A–D: seis repeticiones de 10^6 bits cada una en dos chips y la placa de agosto, media y rango sobre las repeticiones; E y F: capturas únicas de $3{,}5 \times 10^6$ y $8{,}4 \times 10^6$ bits. El techo es el valor más alto que el estimador del valor más común (MCV) puede devolver para una fuente perfectamente uniforme de esa longitud con un 99 % de confianza; la cifra no IID es el mínimo de los diez estimadores de la Sección 6.3 de la norma, y la última columna nombra el estimador que la fijó (veces de seis). Los veredictos de la vía IID se discuten en el texto.

Captura	Condición	H (IID)	Techo	H (no IID)	Limitante
A	Wi-Fi + ADC	0,9954	0,9963	0,844 (0,812–0,877)	Compresión 5, Lag 1
B	Wi-Fi	0,9951	0,9963	0,862 (0,824–0,898)	Compresión 5, LRS 1
C	ADC	0,9952	0,9963	0,836 (0,812–0,867)	Compresión 6
D	ninguna	0,9957	0,9963	0,857 (0,832–0,916)	Compresión 5, Colisión 1
E (este trabajo)	ninguna	0,9977	0,9980	0,867	Compresión
F (este trabajo)	ninguna	0,9982	0,9987	0,911	Compresión

La resolución va primero, como en todo este trabajo. El estimador MCV devuelve $-\log_2 p_u$ con $p_u = \hat{p} + 2{,}576\sqrt{\hat{p}(1-\hat{p})/N}$, de modo que ni siquiera una fuente perfecta puede puntuar por encima de 0,9963 con 10^6 bits, de 0,9980 con $3{,}5 \times 10^6$ ni de 0,9987 con $8{,}4 \times 10^6$. Cada una de las veintiséis capturas queda a menos de 0,0035 de ese techo, y ninguna implica un sesgo de unos superior a $2{,}4\sigma$, que es lo que se observa en veintiséis extracciones de una fuente sin sesgo.

La vía IID necesita una calibración antes de que puedan leerse sus veredictos. De las cincuenta y dos ejecuciones (veintiséis capturas en los formatos de bits y de bytes), cuatro fallan una sola prueba, nunca el mismo fichero en ambos formatos: una prueba de permutación en cada formato y dos pruebas χ^2 en el formato de bytes. La frecuencia con que datos buenos fallan estas pruebas a esa misma longitud no es el 10^{-3} nominal,

así que se midió, ejecutando la misma herramienta sobre 1000 ficheros de 125 000 bytes y 200 ficheros de 10^6 bits del generador del sistema operativo. En el formato de bytes, la batería de permutación falla en el 1,9 % de los ficheros buenos y el par χ^2 en el 2,4 %; en el formato de bits, la batería de permutación falla en el 2,5 % y el par χ^2 en ninguno de los 200. La cifra de χ^2 se rastreó hasta su causa reimplementando ambas pruebas, lo que reproduce los cincuenta y dos valores p de la herramienta hasta la sexta cifra decimal, y ejecutándolas sobre 5000 ficheros buenos. La prueba de independencia del formato de bytes reparte 62 500 pares sin solape entre 65 536 celdas y agrupa celdas hasta que cada grupo espera cinco cuentas, pero a esta longitud su p no es uniforme: la mediana es 0,175 en lugar de 0,5, y cae por debajo de 10^{-3} en el 1,7 % de los ficheros, diecisiete veces la tasa nominal. Las otras tres pruebas χ^2 están bien calibradas, y el defecto desaparece a partir de 10^6 bytes. Frente a estas tasas, los fallos del ESP32 no tienen nada de particular: un fallo de permutación en veintiséis ejecuciones en formato de bytes donde se esperan 0,49 ($P = 0{,}39$), dos fallos χ^2 donde se esperan 0,62 ($P = 0{,}13$), y un fallo de permutación en el formato de bits donde se esperan 0,65 ($P = 0{,}48$). En un chip, la prueba de independencia de bytes dio $p < 0{,}05$ en seis capturas de doce, frente a 2,9 esperadas; agrupar las capturas de cada chip, donde la prueba está calibrada y es más potente, da valores p empíricos de 0,82 y 0,96 en ese chip para pares de bytes alineados con la palabra de 32 bits y desplazados un byte, y de 0,38 y 0,86 en el otro, así que no hay dependencia entre bytes vecinos. El suceso más raro es el fallo de bondad de ajuste de la primera captura de la condición D ($p = 2{,}4 \times 10^{-4}$): esa prueba falla en el 0,04 % de los ficheros buenos, así que un fallo así en veintiséis tiene una probabilidad cercana al 1 %. No se reprodujo en las cinco capturas posteriores de la misma condición ($p = 0{,}32$ a $0{,}96$) ni en E y F, y se registra como azar; la advertencia de Espressif de que la aleatoriedad del generador no está garantizada sin la radio o el ADC sigue en pie como una advertencia que estas pruebas no ven. Formalmente, un único fallo retira la hipótesis IID para esa captura; como la cifra que se retiene es la no IID, nada de lo que sigue depende de ello. Leída con su calibración, la vía IID encuentra la salida del ESP32 indistinguible de una fuente binaria de entropía completa con este tamaño de muestra. Es el mismo veredicto que dio SP 800-22, alcanzado por otro camino, y dice lo mismo: no se ve nada mal.

La vía no IID dice otra cosa, y leerla bien importa más que el número. En veinticinco de las veintiséis capturas, su mínimo lo fija uno de tres estimadores — compresión, colisión o subcadena repetida más larga — con 0,81 a 0,92 bit por bit; en la restante, el predictor Lag, con 0,88; los estimadores MCV y de Markov nunca bajan de 0,99. Se sabe que esos tres estimadores son conservadores con datos casi uniformes [90]; los predictores de Kelsey, McKay y Sönmez Turan [91] se introdujeron precisamente porque los estimadores anteriores de la norma juzgan mal fuentes de ese tipo. Las repeticiones muestran que esto es un comportamiento de los estimadores y no una propiedad de las condiciones. La estimación por compresión tiene una desviación típica de 0,02 a 0,04 *dentro* de una

condición, tan grande como el 0,03 que separa las medias de las cuatro condiciones, y un análisis de la varianza de un factor (ANOVA) sobre cada uno de los once estimadores no encuentra diferencia entre condiciones: el p más pequeño es 0,083, para el predictor MultiMCW, por encima del 0,05 sin corregir y muy por encima del 0,0045 que exigen once pruebas. Lo mismo vale entre chips. Agrupando las condiciones, que no difieren, ningún estimador separa las ocho capturas de un chip y las doce del otro al nivel corregido; los dos p más pequeños, 0,038 para Markov y 0,046 para MCV, corresponden a diferencias de 0,0009 bit por bit junto al techo de resolución, y dos valores por debajo de 0,05 entre once pruebas es lo que da el azar. El mínimo no IID es 0,845 en un chip y 0,847 en el otro: con dos dispositivos, la referencia no depende de cuál se mida, a la resolución de estos estimadores. La captura más grande añade una segunda muestra del efecto de la resolución: en el formato de bytes, su estimador limitante es la prueba de t-tupla con $t = 2$, que devuelve 7,39 bits por byte porque 10^6 bytes contienen demasiado pocos de los 65 536 pares posibles para que el más frecuente sea representativo, exactamente como le ocurre al techo del MCV con $t = 1$. Ningún estimador resuelve con seis repeticiones diferencia alguna entre Wi-Fi encendido, ADC encendido y ninguno de los dos, y no se afirma ninguna.

La prueba de reinicios de la Sección 3.1.4 de la norma responde a lo que la estadística anterior no puede: si un generador no tiene ruido propio, su salida tras un reinicio en frío debe repetirse. Un firmware dedicado leyó 1024 bytes con `esp_fill_random` como primera acción de la aplicación, con la radio y el ADC apagados (condición D), y el chip de MAC a0:dd:6c:0e:fb:4c se reinició 1000 veces por su patilla de habilitación (EN); la ROM de arranque notificó un reinicio por encendido todas las veces. Dos variantes comparten la aplicación y difieren solo en el bootloader de segunda etapa: el de serie, que inyecta ruido del SAR ADC en el generador durante unos 126 ms mientras se ejecuta, y el mismo bootloader con esa llamada desviada a una función vacía en tiempo de enlazado, lo que confirma el desensamblado. Otras tres variantes hacen una segunda lectura tras arrancar el Wi-Fi como en las condiciones A y B, sin asociarse a ninguna red, y esperar 200 ms, con cada uno de los dos bootloaders; la tercera es un control que espera el mismo tiempo sin tocar la radio, de modo que la lectura cae en el mismo tick del planificador. La Tabla 7.8 recoge el resultado.

Con el bootloader de serie el generador pasa en ambos formatos, y las 1000 salidas difieren entre sí exactamente como lo harían datos aleatorios: la distancia de Hamming media entre dos reinicios es de 4096,0 bits de 8192, frente a 4096 ± 45 esperados. Sin el ruido de arranque falla de forma tajante, y los datos muestran por qué. Cada reinicio es una ventana sobre una única secuencia fija, leída desde un punto de partida ligeramente distinto: dondequiera que el comienzo de la salida de un reinicio aparece dentro de la de otro, desplazado unas pocas palabras de 32 bits, todo el solape coincide palabra por palabra, 5424 veces sin una sola diferencia. Lo único que cambia entre reinicios es el

Tabla 7.8: Prueba de reinicios del generador del ESP32 [MEDIDO]: 1000 reinicios en frío por variante, un chip. H_r y H_c son el mínimo de los estimadores no IID sobre el conjunto de filas y el conjunto de columnas de la norma (1000 reinicios × 1000 bits); la prueba falla cuando cualquiera de los dos queda por debajo de la mitad de la estimación inicial H_I, la cifra no IID más baja de este chip en la misma condición (0,838 bit por bit en D, 0,859 en B). El formato de bytes da los mismos veredictos. Los solapes son reinicios cuya salida aparece desplazada dentro de la de otro, todos idénticos palabra por palabra. Las lecturas tardías caen entre 352 y 412 ms después de que arranque la aplicación, la mayoría a 352 ms.

Bootloader	Lectura	H_r / H_c	Distintas	Solapes	Veredicto
De serie	en el arranque, radio apagada	0,898 / 0,854	1000	0	pasa
Sin ruido de arranque	en el arranque, radio apagada	0,024 / 0,813	759	5424	falla
Sin ruido de arranque	tardía, radio apagada (control)	0,024 / 0,808	760	5632	falla
Sin ruido de arranque	tardía, Wi-Fi encendido	0,831 / 0,845	1000	0	pasa
De serie	tardía, Wi-Fi encendido	0,844 / 0,807	1000	0	pasa

instante en que la aplicación empieza a leer, que varía en unos pocos miles de ciclos de reloj de un arranque al siguiente. Eso vale entre 6,5 bits por reinicio, la cota de la norma a partir de la salida más repetida, y 10,8 bits si todos los puntos de partida fueran igual de probables, de 8192 bits leídos. Con la radio y el ADC apagados el generador no tiene ruido propio, y la afirmación de Espressif de que entonces su salida es solo pseudoaleatoria [40] queda confirmada directamente, cosa que ninguna prueba estadística sobre un flujo continuo podría hacer. De ello se siguen dos consecuencias. Las capturas de la condición D de la Tabla 7.7 son la salida de un generador determinista sembrado durante el arranque: los estimadores les acreditan 0,85 bit por bit, tanto como con la radio encendida, mientras que su entropía física es como mucho la que inyectó el bootloader, que esos estimadores no miden. Y una aplicación que deriva una clave justo después del arranque con la radio apagada depende por completo del ruido del bootloader de serie; sin él, la clave podría adivinarse en unos pocos miles de intentos, el problema del arranque en frío descrito por Blanco-Romero et al. [3].

Las filas con radio responden a la otra mitad de la afirmación de Espressif. Sin el ruido de arranque, arrancar el Wi-Fi basta para que la prueba pase: las 1000 salidas son todas distintas, no se comparte ninguna ventana, y los 289 pares de reinicios que leían valores idénticos antes de arrancar la radio leen 289 valores diferentes después. La temporización por sí sola no lo explica. El control espera el mismo tiempo y lee en el mismo tick del planificador, con un instante de lectura que varía otro tanto (3824 frente a 5260 ciclos de reloj entre los reinicios que comparten el tick), y se repite exactamente como en el arranque: 760 salidas distintas, 5632 solapes idénticos, unos 1700 estados. Con tan pocos estados, los 797 reinicios que comparten un tick en la variante con radio mostrarían unas 180 repeticiones solo por temporización; no muestran ninguna. Sin la radio, el generador no recibe ruido en sus primeros 350 ms de funcionamiento; con la radio, sí. Lo que la

prueba no da es cuánta entropía por bit aporta la radio: los 0,83 bit por bit validados son la cifra de los estimadores, con su sesgo habitual, no una medida del ruido de la radio. El autor no ha encontrado esta prueba publicada antes para el ESP32.

De ello se siguen tres consecuencias para O8. Primera, la cifra que este TFM retiene como referencia del ESP32 es la no IID, de 0,81 a 0,92 bit por bit con una media de 0,85 sobre las veinticuatro capturas de las condiciones A–D, porque es lo que un evaluador acreditaría sin conceder la hipótesis IID, con la prueba de reinicios como recordatorio de que para la condición D es una cifra estadística y no entropía física; los bits en bruto del motor, cuando la campaña de la Sección 7.9 los produzca, deben pasarse por la misma batería con el mismo N, y compararse estimador por estimador, ya que el mismo sesgo conservador actuará sobre ellos; la calibración de las pruebas IID a esa longitud se les aplica sin cambios. Segunda, la cifra de Shannon de la primera campaña, 0,99999 bit por bit, y las cifras de min-entropía de más arriba no se contradicen — $H_\infty \leq H$ siempre — pero son monedas distintas: acreditar 256 bits de entropía cuesta 256 bits de salida en la primera y hasta 316 en la segunda, y solo la segunda es la que puede usar la generación de claves. Tercera, e independiente de cualquier número, la medida es de una caja negra: la fuente y el posprocesado que hay tras `esp_fill_random` no están documentados, y los estimadores de SP 800-90B están diseñados para ruido en bruto, no para una salida que puede estar ya acondicionada; la prueba de reinicios muestra hasta dónde puede llegar eso, un flujo de salida pseudoaleatoria que todos los estimadores puntúan como ruido. Lo que el ESP32 no puede aportar, devuelvan lo que devuelvan los estimadores, es la cota que la Sección 7.4 deriva para el motor a partir de una medida física. Esa asimetría es la comparación.

7.8. Balance de incertidumbre

Cinco magnitudes sostienen las conclusiones, y cada una tiene un tipo de incertidumbre distinto y declarado.

Jitter simulado. Suelo de resolución 1,38 fs [SIMULADO], unas 870 veces por debajo de la menor magnitud medida. La comprobación de escalado frente a la ley de raíz cuadrada esperada concuerda dentro del 0,5 % en el régimen válido, y el límite del régimen está documentado en la Sección 7.2. En el PDK abierto el suelo es de 0,70 fs, 259 veces por debajo del jitter, y la densidad de ruido ya no se supone, sino que se toma de los modelos de dispositivo. Lo que sigue siendo aproximado es cómo se aplica ese ruido: la inyección estacionaria puede sobrestimar la varianza térmica hasta en un factor dos frente a un modelo cicloestacionario, y el cableado previo al layout es una estimación de 1 fF. La cifra es, por tanto, un valor simulado con una banda de un factor dos, no el jitter de un dispositivo fabricado.

Q recuperado. El estimador reproduce un Q conocido con un sesgo inferior al 2 % y una dispersión del 4,0 % sobre ocho semillas con 20 000 bloques [SIMULADO]. Sin las correcciones aplicadas aquí, un simple ajuste por recta sesga el resultado en un -18 %, así que la corrección no es cosmética.

Área. Una cota inferior [SIMULADO]: solo celdas, con el diseño aplanado, sin rutado, relleno ni árbol de reloj. Los factores de crecimiento publicados de área de celdas a área de núcleo en esta biblioteca son $\approx 2{,}35$ para un AES, y los ahorros de optimización del Capítulo 6 son [ESTIMADO] y explícitamente no se presentan como medidos.

Min-entropía de la referencia del ESP32. Medida [MEDIDO] en veintiséis capturas de 10^6 a $8{,}4\times10^6$ bits, seis por condición, de dos chips del mismo modelo identificados por dirección MAC y una placa del mismo modelo que no se identificó. La cifra de la vía IID está en el techo de resolución del estimador MCV para ese N (0,9963 con 10^6 bits), así que es un suelo situado en el techo más que una medida de la fuente, y los veredictos IID se leen frente a la tasa de falsos fallos medida de cada prueba a esa longitud, no frente a la nominal. La cifra no IID la fijan estimadores cuyo sesgo conservador con datos casi uniformes supera la dispersión entre condiciones; un análisis de la varianza no encuentra efecto de la condición ($p \geq 0{,}083$ en todos los estimadores) ni efecto del chip ($p \geq 0{,}038$, frente a 0,0045 tras la corrección). Dos dispositivos muestran que la referencia no depende de uno de ellos; no acotan la dispersión en una población de producción. La prueba de reinicios se ejecutó en un chip, en la condición D y con el Wi-Fi arrancado pero no asociado; no se probaron la condición con ADC, el Bluetooth ni una radio asociada. Acota la entropía que inyecta el bootloader de serie solo por abajo: que no haya ninguna repetición en 1000 reinicios significa más de unos $1{,}7 \times 10^5$ estados de partida igual de probables, unos 17 bits, con un 95 % de confianza. El tamaño del estado interno del generador no está documentado.

Min-entropía del dispositivo construido. Aún no acotada. El modelo, el estimador y los umbrales de corte están listos; el número requiere la campaña de la Sección 7.9. Aquí no se ofrece ningún valor, y no debe inferirse ninguno del jitter simulado.

7.9. La campaña pendiente

El único resultado que debe aportar el silicio es la min-entropía de los anillos tal como se construyan, y el procedimiento se fija de antemano para que no pueda ajustarse después de ver los datos.

1. **Confirmar que los anillos oscilan.** Leer la frecuencia de cada anillo con el contador integrado antes de fiarse de cualquier medida de entropía. Un anillo eliminado por el sintetizador, o dos anillos que se han enganchado entre sí, serían de otro modo indistinguibles de una fuente que funciona.

2. **Medir el jitter** con $K_D = 1$ por el método de Fischer y Lubicz [13], barriendo la distancia entre pares M y ajustando la región lineal, con al menos tres anillos para que la componente global se separe de la local [31]. Ajustar $\sigma^2(t) = at + bt^2$ y quedarse solo con el término térmico.

3. **Fijar** K_D a partir del jitter medido para $Q \geq 0{,}2286$ con margen, y recalcular los umbrales de corte de los tests de salud para la H_∞ medida en lugar del 0,98 supuesto, con `cortes_salud.py`.

4. **Recoger bits en bruto** en ese punto de funcionamiento y ejecutar los estimadores de NIST SP 800-90B, contrastando la estimación empírica con la cota del modelo. El acuerdo respalda el modelo; el desacuerdo es un resultado sobre las hipótesis del modelo, y en ambos casos se informa de ello.

5. **Repetir con distintas ubicaciones** — anillos en regiones separadas frente a anillos adyacentes — para cuantificar el acoplamiento sobre el que advierte la bibliografía, que es la medida que la arquitectura de este motor se eligió para hacer posible.

Hasta que se cierre el paso 4, la afirmación del motor es precisa y limitada: la cadena desde el ruido físico hasta el material de clave está diseñada, implementada y verificada frente a las normas, y la cota que producirá es calculable a partir de una medida que aún no se ha tomado.

Capítulo 8

Conclusiones y trabajo futuro

8.1. Conclusiones

8.2. Aportaciones

8.3. Trabajo futuro

Bibliografía

[1] A. T. Markettos and S. W. Moore, "The frequency injection attack on ring-oscillator-based true random number generators," in *Cryptographic Hardware and Embedded Systems – CHES 2009*, ser. LNCS, vol. 5747. Springer, 2009, pp. 317–331. [Online]. Available: https://www.iacr.org/archive/ches2009/57470316/57470316.pdf

[2] D. Hurley-Smith and J. Hernandez-Castro, "Certifiably biased: An in-depth analysis of a common criteria EAL4+ certified TRNG," *IEEE Transactions on Information Forensics and Security*, vol. 13, no. 4, pp. 1031–1041, 2018.

[3] J. Blanco-Romero, F. Almenares Mendoza, D. Díaz-Sánchez, and A. Marín-López, "Entropy bootstrapping for wireless embedded systems," arXiv:2607.08865, Sep. 2026. [Online]. Available: https://arxiv.org/abs/2607.08865

[4] National Institute of Standards and Technology, "Decision to revise NIST SP 800-22 Rev. 1a," Apr. 2022. [Online]. Available: https://www.nist.gov/news-events/news/2022/04/decision-revise-nist-sp-800-22-rev-1a

[5] M. Peter and W. Schindler, "A proposal for functionality classes for random number generators, version 3.0," Bundesamt für Sicherheit in der Informationstechnik (BSI), Mathematical-technical reference of AIS 20/31, Sep. 2024. [Online]. Available: https://www.bsi.bund.de/SharedDocs/Downloads/EN/BSI/Certification/Interpretations/AIS_31_Functionality_classes_for_random_number_generators_e_2024.pdf

[6] M. S. Turan, E. Barker, J. Kelsey, K. A. McKay, M. L. Baish, and M. Boyle, "Recommendation for the entropy sources used for random bit generation," NIST, Special Publication SP 800-90B, Jan. 2018. [Online]. Available: https://csrc.nist.gov/pubs/sp/800/90/b/final

[7] *ATECC608B CryptoAuthentication Device Summary Data Sheet*, Microchip Technology Inc., 2021. [Online]. Available: https://ww1.microchip.com/downloads/aemDocuments/documents/SCBU/ProductDocuments/DataSheets/ATECC608B-CryptoAuthentication-Device-Summary-Data-Sheet-DS40002239B.pdf

[8] O. Petura, U. Mureddu, N. Bochard, V. Fischer, and L. Bossuet, "A survey of AIS-20/31 compliant TRNG cores suitable for FPGA devices," in *26th International Conference on Field Programmable Logic and Applications (FPL 2016)*, 2016, pp. 1–10. [Online]. Available: https://hal.science/hal-01382955/document

[9] D. Lubicz and V. Fischer, "Recommendations for the design and validation of a physical true random number generator integrated in an electronic device, version 1.0," IACR Cryptology ePrint Archive, Report 2024/301, Feb. 2024. [Online]. Available: https://eprint.iacr.org/2024/301.pdf

[10] M. Baudet, D. Lubicz, J. Micolod, and A. Tassiaux, "On the security of oscillator-based random number generators," *Journal of Cryptology*, vol. 24, no. 2, pp. 398–425, 2011. [Online]. Available: https://eprint.iacr.org/2009/299.pdf

[11] W. Killmann and W. Schindler, "A design for a physical RNG with robust entropy estimators," in *Cryptographic Hardware and Embedded Systems – CHES 2008*, ser. LNCS, vol. 5154. Springer, 2008, pp. 146–163.

[12] Y. Ma, J. Lin, T. Chen, C. Xu, Z. Liu, and J. Jing, "Entropy evaluation for oscillator-based true random number generators," in *Cryptographic Hardware and Embedded Systems – CHES 2014*, ser. LNCS, vol. 8731. Springer, 2014, pp. 544–561.

[13] V. Fischer and D. Lubicz, "Embedded evaluation of randomness in oscillator based elementary TRNG," in *Cryptographic Hardware and Embedded Systems – CHES 2014*, ser. LNCS, vol. 8731. Springer, 2014, pp. 527–543. [Online]. Available: https://www.iacr.org/archive/ches2014/87310109/87310109.pdf

[14] B. Sunar, W. J. Martin, and D. R. Stinson, "A provably secure true random number generator with built-in tolerance to active attacks," *IEEE Transactions on Computers*, vol. 56, no. 1, pp. 109–119, 2007.

[15] K. Wold and C. H. Tan, "Analysis and enhancement of random number generator in FPGA based on oscillator rings," *International Journal of Reconfigurable Computing*, vol. 2009, p. Article ID 501672, 2009.

[16] N. Bochard, F. Bernard, V. Fischer, and B. Valtchanov, "True-randomness and pseudo-randomness in ring oscillator-based true random number generators," *International Journal of Reconfigurable Computing*, vol. 2010, pp. Article ID 879 281, 1–13, 2010.

[17] P. Kohlbrenner and K. Gaj, "An embedded true random number generator for FPGAs," in *Proc. ACM/SIGDA 12th International Symposium on Field Programmable Gate Arrays (FPGA 2004)*, 2004, pp. 71–78. [Online]. Available: https://people-ece.vse.gmu.edu/~kgaj/publications/conferences/GMU_FPGA_2004.pdf

[18] B. Valtchanov, V. Fischer, and A. Aubert, "Enhanced TRNG based on the coherent sampling," in *3rd International Conference on Signals, Circuits and Systems (SCS 2009)*, 2009, pp. 1–6.

[19] A. Peetermans, V. Rožić, and I. Verbauwhede, "Design and analysis of configurable ring oscillators for true random number generation based on coherent sampling," *ACM Transactions on Reconfigurable Technology and Systems*, vol. 14, no. 2, pp. 7:1–7:20, 2021. [Online]. Available: https://cosicdatabase.esat.kuleuven.be/backend/publications/files/journal/3280

[20] ——, "A highly-portable true random number generator based on coherent sampling," in *29th International Conference on Field Programmable Logic and Applications (FPL 2019)*, 2019, pp. 218–224. [Online]. Available: https://lirias.kuleuven.be/retrieve/0ee069b3-afb3-43e3-9fe3-9e6d0b90ae46

[21] M. Varchola and M. Drutarovský, "New high entropy element for FPGA based true random number generators," in *Cryptographic Hardware and Embedded Systems – CHES 2010*, ser. LNCS, vol. 6225. Springer, 2010, pp. 351–365. [Online]. Available: https://www.iacr.org/archive/ches2010/62250341/62250341.pdf

[22] F. Bernard, P. Haddad, V. Fischer, and J. Nicolai, "From physical to stochastic modeling of a TERO-based TRNG," *Journal of Cryptology*, vol. 32, no. 2, pp. 435–458, 2019.

[23] A. Cherkaoui, V. Fischer, L. Fesquet, and A. Aubert, "A very high speed true random number generator with entropy assessment," in *Cryptographic Hardware and Embedded Systems – CHES 2013*, ser. LNCS, vol. 8086. Springer, 2013, pp. 179–196. [Online]. Available: https://www.iacr.org/archive/ches2013/80860154/80860154.pdf

[24] B. Yang, V. Rožić, M. Grujić, N. Mentens, and I. Verbauwhede, "ES-TRNG: A high-throughput, low-area true random number generator based on edge sampling," *IACR Transactions on Cryptographic Hardware and Embedded Systems*, vol. 2018, no. 3, pp. 267–292, 2018. [Online]. Available: https://tches.iacr.org/index.php/TCHES/article/view/7276

[25] V. Rožić, B. Yang, W. Dehaene, and I. Verbauwhede, "Highly efficient entropy extraction for true random number generators on FPGAs," in *Proc. 52nd Annual Design Automation Conference (DAC 2015)*, 2015, pp. 116:1–116:6.

[26] CEA-Leti, "Opentrng: open-source reference ptrngs based on ring oscillators (ero, muro, coso) — hardware documentation and repository," https://opentrng.org/docs/hardware.html ; https://github.com/opentrng/ptrng, 2025.

[27] W. Schindler and W. Killmann, "Evaluation criteria for true (physical) random number generators used in cryptographic applications," in *Cryptographic Hardware and Embedded Systems – CHES 2002*, ser. LNCS, vol. 2523. Springer, 2003, pp. 431–449.

[28] P. Haddad, Y. Teglia, F. Bernard, and V. Fischer, "On the assumption of mutual independence of jitter realizations in P-TRNG stochastic models," in *Design, Automation & Test in Europe (DATE 2014)*, 2014, pp. 1–6.

[29] M.-J. O. Saarinen, "On entropy and bit patterns of ring oscillator jitter," arXiv:2102.02196 [cs.CR], v4, Oct. 2021. [Online]. Available: https://arxiv.org/abs/2102.02196

[30] V. Fischer, F. Bernard, N. Bochard, and M. Varchola, "Enhancing security of ring oscillator-based TRNG implemented in FPGA," in *International Conference on Field Programmable Logic and Applications (FPL 2008)*, 2008, pp. 245–250.

[31] D. Lubicz and M. Skórski, "Improved phase noise measurement for multi-ring oscillator based TRNG (arxiv title: Quantifying jitter transfer for differential measurement: Enhancing security of oscillator-based TRNGs)," arXiv:2410.08259 [cs.CR], Oct. 2024. [Online]. Available: https://arxiv.org/abs/2410.08259

[32] L. Benea, M. Carmona, V. Fischer, F. Pebay-Peyroula, and R. Wacquez, "Impact of the flicker noise on the ring oscillator-based TRNGs," in *IACR Transactions on Cryptographic Hardware and Embedded Systems (TCHES)*, 2024.

[33] D. Lubicz and N. Bochard, "Towards an oscillator based TRNG with a certified entropy rate," *IEEE Transactions on Computers*, vol. 64, no. 4, pp. 1191–1200, 2015.

[34] W. Killmann and W. Schindler, "A proposal for: Functionality classes for random number generators, version 2.0," Bundesamt für Sicherheit in der Informationstechnik (BSI), Tech. Rep., Sep. 2011. [Online]. Available: https://cosec.bit.uni-bonn.de/fileadmin/user_upload/teaching/15ss/15ss-taoc/01_AIS31_Functionality_classes_for_random_number_generators.pdf

[35] Bundesamt für Sicherheit in der Informationstechnik, "Transition policy to version 3.0 of the mathematical/technical reference, part of AIS 20/31, version 1.0," BSI, Tech. Rep., Apr. 2025. [Online]. Available: https://www.bsi.bund.de/SharedDocs/Downloads/EN/BSI/Certification/Interpretations/AIS_20_31_Transition_Policy_Version_3_0.pdf

[36] W. Schindler, "The new AIS 20/31," Presentación, European Cyber Week 2024, Rennes, Nov. 2024. [Online]. Available: https://www.creachlabs.fr/sites/default/files/public/media/document/2024-12/ecw2024-rng-puf-schindlerwerner-20241120.pdf

[37] National Institute of Standards and Technology, "Sp800-90b_entropyassessment: C++ implementation of the min-entropy assessment methods of sp 800-90b," GitHub repository, 2018. [Online]. Available: https://github.com/usnistgov/SP800-90B_EntropyAssessment

[38] L. E. Bassham, A. L. Rukhin, J. Soto, J. R. Nechvatal, M. E. Smid, E. B. Barker, S. D. Leigh, M. Levenson, M. Vangel, D. L. Banks, N. A. Heckert, J. F. Dray, and S. Vo, "A statistical test suite for random and pseudorandom number generators for cryptographic applications," National Institute of Standards and Technology, NIST Special Publication 800-22 Rev. 1a, Apr. 2010.

[39] D. Hurley-Smith and J. Hernandez-Castro, "Great expectations: A critique of current approaches to random number generation testing & certification," in *Security Standardisation Research (SSR 2018)*, ser. LNCS, vol. 11322. Springer, 2018, pp. 143–163.

[40] "ESP-IDF programming guide: Random number generation (ESP32)," Espressif Systems, 2026. [Online]. Available: https://docs.espressif.com/projects/esp-idf/en/latest/esp32/api-reference/system/random.html

[41] *ESP32 Technical Reference Manual, Version 5.8, Chapter 18: Random Number Generator (RNG)*, Espressif Systems, 2025. [Online]. Available: https://www.espressif.com/sites/default/files/documentation/esp32_technical_reference_manual_en.pdf

[42] J. Castillo, P. Aran Vila, F. Palacio, B. Garrido, S. Hernández, and A. Cirera, "Automated framework for testing random number generators for IoT security applications using NIST SP 800-22," *IoT*, vol. 7, no. 1, p. 26, 2026.

[43] P. Hidayatulloh, N. S. Qolbiyah, A. Nugroho, H. Mukhtar, I. Purnama, and F. Simanjuntak, "Performance evaluation of ESP32 random number generator for LoRa communication security," in *2024 International Conference on Radar, Antenna, Microwave, Electronics, and Telecommunications (ICRAMET)*, 2024, pp. 44–49.

[44] National Institute of Standards and Technology, "Advanced encryption standard (AES)," NIST, Federal Information Processing Standards Publication FIPS 197-upd1, May 2023. [Online]. Available: https://csrc.nist.gov/pubs/fips/197/final

[45] T. Good and M. Benaissa, "AES on FPGA from the fastest to the smallest," in *Cryptographic Hardware and Embedded Systems — CHES 2005*, ser. Lecture Notes in Computer Science, vol. 3659. Springer, 2005, pp. 427–440.

[46] P. Chodowiec and K. Gaj, "Very compact FPGA implementation of the AES algorithm," in *Cryptographic Hardware and Embedded Systems — CHES 2003*, ser. Lecture Notes in Computer Science, vol. 2779. Springer, 2003, pp. 319–333.

[47] A. Moradi, A. Poschmann, S. Ling, C. Paar, and H. Wang, "Pushing the limits: A very compact and a threshold implementation of AES," in *Advances in Cryptology — EUROCRYPT 2011*, ser. Lecture Notes in Computer Science, vol. 6632. Springer, 2011. [Online]. Available: https://link.springer.com/chapter/10.1007/978-3-642-20465-4_6

[48] A. Satoh, S. Morioka, K. Takano, and S. Munetoh, "A compact Rijndael hardware architecture with S-Box optimization," in *Advances in Cryptology — ASIACRYPT 2001*, ser. Lecture Notes in Computer Science, vol. 2248. Springer, 2001, pp. 239–254.

[49] D. Canright, "A very compact S-box for AES," in *Cryptographic Hardware and Embedded Systems — CHES 2005*, ser. Lecture Notes in Computer Science, vol. 3659. Springer, 2005, pp. 441–455. [Online]. Available: https://www.iacr.org/archive/ches2005/032.pdf

[50] J. Boyar and R. Peralta, "A new combinational logic minimization technique with applications to cryptology," in *Experimental Algorithms (SEA 2010)*, ser. Lecture Notes in Computer Science, vol. 6049. Springer, 2010, pp. 178–189. [Online]. Available: https://www.nist.gov/publications/new-combinational-logic-minimization-technique-applications-cryptology

[51] H. Hadipour, "AES-VHDL: VHDL implementation of AES algorithm," https://github.com/hadipourh/AES-VHDL, 2026.

[52] J. Strömbergson, "secworks/aes: Verilog implementation of the symmetric block cipher AES as specified in NIST FIPS 197," https://github.com/secworks/aes, 2026.

[53] National Institute of Standards and Technology, "Secure hash standard (SHS)," NIST, Federal Information Processing Standards Publication FIPS 180-4, Aug. 2015. [Online]. Available: https://csrc.nist.gov/pubs/fips/180-4/upd1/final

[54] J. Strömbergson, "secworks/sha256: Hardware implementation of the SHA-256 cryptographic hash function," https://github.com/secworks/sha256, 2026.

[55] E. Barker and J. Kelsey, "Recommendation for random number generation using deterministic random bit generators," NIST, Special Publication SP 800-90A Rev. 1, Jun. 2015. [Online]. Available: https://csrc.nist.gov/pubs/sp/800/90/a/r1/final

[56] J. Woodage and D. Shumow, "An analysis of NIST SP 800-90A," in *Advances in Cryptology — EUROCRYPT 2019*, ser. Lecture Notes in Computer Science, vol. 11476. Springer, 2019. [Online]. Available: https://eprint.iacr.org/2018/349

[57] E. Barker, J. Kelsey, K. McKay, A. Roginsky, and M. S. Turan, "Recommendation for random bit generator (RBG) constructions," NIST, Special Publication SP 800-90C, Sep. 2025. [Online]. Available: https://csrc.nist.gov/pubs/sp/800/90/c/final

[58] M. Dworkin, "Recommendation for block cipher modes of operation: The CMAC mode for authentication," NIST, Special Publication SP 800-38B (incl. updates as of 10-06-2016), Oct. 2016. [Online]. Available: https://csrc.nist.gov/pubs/sp/800/38/b/upd1/final

[59] J. Song, R. Poovendran, J. Lee, and T. Iwata, "The AES-CMAC algorithm," IETF, RFC 4493, Jun. 2006. [Online]. Available: https://www.rfc-editor.org/rfc/rfc4493

[60] National Institute of Standards and Technology, "CAVP testing: Block ciphers — AES test vectors (KAT_AES.zip, aesmmt.zip, aesmct.zip)," https://csrc.nist.gov/Projects/cryptographic-algorithm-validation-program/block-ciphers, 2026.

[61] ——, "CAVP testing: Block cipher modes — CMAC test vectors (cmactestvectors.zip)," https://csrc.nist.gov/projects/cryptographic-algorithm-validation-program/cavp-testing-block-cipher-modes, 2026.

[62] ——, "CAVP testing: Random number generators — DRBG test vectors (drbgtestvectors.zip)," https://csrc.nist.gov/projects/cryptographic-algorithm-validation-program/random-number-generators, 2026.

[63] ——, "ACVP-Server: NIST automated cryptographic validation protocol server and sample JSON test vectors," https://github.com/usnistgov/ACVP-Server, 2026.

[64] *SE050 Plug & Trust Secure Element — Product Data Sheet*, NXP Semiconductors, 2023. [Online]. Available: https://www.nxp.com/docs/en/data-sheet/SE050-DATASHEET.pdf

[65] *OPTIGA Trust M Datasheet — SLS 32AIA010MH/S/K/L/M*, Infineon Technologies AG, 2024. [Online]. Available: https://www.infineon.com/assets/row/public/documents/30/49/infineon-optiga-trust-m-sls32aia-datasheet-en.pdf

[66] *STSAFE-A110: Authentication, State-of-the-Art Security for Peripherals and IoT Devices — Datasheet*, STMicroelectronics, 2019. [Online]. Available: https://www.st.com/resource/en/datasheet/stsafe-a110.pdf

[67] DigiKey Electronics, "Precios y disponibilidad de ATECC608B, SE050, OPTIGA Trust M y STSAFE-A110," https://www.digikey.com/, 2026.

[68] National Institute of Standards and Technology, "Entropy source validation certificate #e46: ECC608 NRBG entropy source," https://csrc.nist.gov/projects/cryptographic-module-validation-program/entropy-validations/certificate/46, 2023.

[69] I. Kuon and J. Rose, "Measuring the gap between FPGAs and ASICs," in *Proc. ACM/SIGDA 14th Int. Symp. on Field Programmable Gate Arrays (FPGA '06)*, 2006, pp. 21–30.

[70] K. Yang, D. Blaauw, and D. Sylvester, "An all-digital edge racing true random number generator robust against PVT variations," *IEEE Journal of Solid-State Circuits*, vol. 51, no. 4, pp. 1022–1031, 2016.

[71] P. Bayon, L. Bossuet, A. Aubert, V. Fischer, F. Poucheret, B. Robisson, and P. Maurine, "Contactless electromagnetic active attack on ring oscillator based true random number generator," in *Constructive Side-Channel Analysis and Secure Design (COSADE 2012)*, ser. LNCS, vol. 7275. Springer, 2012, pp. 151–166.

[72] EUROPRACTICE, "Active EUROPRACTICE members," https://www.europractice.stfc.ac.uk/membership/membership_list.cfml, 2026.

[73] EUROPRACTICE IC Service, "MPW schedules and prices 2026," https://europractice-ic.com/schedules-prices-2026/, 2026.

[74] ——, "MPW fabrication and the mini@sic programme," https://europractice-ic.com/services/fabrication/, 2026.

[75] IHP – Leibniz-Institut für innovative Mikroelektronik, "Open source PDK for SG13G2," https://www.ihp-microelectronics.com/services/research-and-prototyping-service/fast-design-enablement/open-source-pdk, 2026.

[76] Instituto de Microelectrónica de Sevilla (IMSE-CNM, CSIC–Universidad de Sevilla), "Áreas de investigación: Hardware security," http://www.imse-cnm.csic.es/es/areas/hardware-sec.php, 2026.

[77] M. C. Martínez-Rodríguez, L. F. Rojas-Muñoz, E. Camacho-Ruiz, S. Sánchez-Solano, and P. Brox, "Efficient RO-PUF for generation of identifiers and keys in resource-constrained embedded systems," *Cryptography*, vol. 6, no. 4, p. 51, 2022. [Online]. Available: https://doi.org/10.3390/cryptography6040051

[78] P. Ortega-Castro, L. F. Rojas-Muñoz, J. M. Mora-Gutiérrez, P. Brox, and M. C. Martínez-Rodríguez, "VLSI integration of a RO-based PUF into a 65 nm technology," in *IEEE Nordic Circuits and Systems Conference (NorCAS)*, 2024. [Online]. Available: https://doi.org/10.1109/NorCAS64408.2024.10752474

[79] P. Ortega-Castro, E. Camacho-Ruiz, J. M. Mora-Gutiérrez, P. Brox, and M. C. Martínez-Rodríguez, "Robust and scalable cell-based 65-nm CMOS RO-PUF implementation," *IEEE Open Journal of the Solid-State Circuits Society*, 2026. [Online]. Available: https://doi.org/10.1109/OJSSCS.2026.3689804

[80] J. M. Mora-Gutiérrez, C. J. Jiménez-Fernández, and M. Valencia-Barrero, "ASIC design and power characterization of standard and low power multi-radix Trivium," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 67, no. 11, pp. 2682–2686, 2020. [Online]. Available: https://doi.org/10.1109/TCSII.2020.2969242

[81] IHP GmbH, "IHP-Open-PDK: Open source PDK for the IHP SG13G2 130 nm BiCMOS process," https://github.com/IHP-GmbH/IHP-Open-PDK, 2026.

[82] SkyWater Technology and Google, "SkyWater SKY130 PDK documentation: Foundry provided standard cell libraries," https://skywater-pdk.readthedocs.io/en/main/contents/libraries/foundry-provided.html, 2026.

[83] GlobalFoundries, Google, and FOSSi Foundation, "GF180MCU open PDK: standard cell libraries for the GlobalFoundries 180 nm MCU process," https://github.com/fossi-foundation/gf180mcu-pdk, 2026.

[84] Silicon Integration Initiative (Si2) and Silvaco (Nangate), "Open cell and free PDK libraries: Nangate 45 nm open cell library," https://si2.org/open-cell-and-free-pdk-libraries/, 2026.

[85] J.-P. Kaps, W. Diehl, M. Tempelmeier, E. Homsirikamol, K. Gaj *et al.*, "Hardware implementations of NIST lightweight cryptographic candidates: A first look," in *NIST Lightweight Cryptography Workshop 2019*, 2019. [Online]. Available: https://csrc.nist.gov/CSRC/media/Events/lightweight-cryptography-workshop-2019/documents/papers/hardware-implementations-of-nist-lwc-candidates-lwc2019.pdf

[86] Digilent Inc., *Basys3 FPGA Board Reference Manual (Revised August 12, 2014; applies to Basys3 rev. C)*, Digilent, 2014. [Online]. Available: https://www.amd.com/content/dam/amd/en/documents/university/aup-boards/XUPBasys3/documentation/Basys3_rm_8_22_2014.pdf

[87] National Institute of Standards and Technology, "Block cipher modes of operation — CMAC mode for authentication: Example values (CMAC-AES128/192/256)," https://csrc.nist.gov/CSRC/media/Projects/Cryptographic-Standards-and-Guidelines/documents/examples/AES_CMAC.pdf, 2016.

[88] A. A. Abidi, "Phase noise and jitter in CMOS ring oscillators," *IEEE Journal of Solid-State Circuits*, vol. 41, no. 8, pp. 1803–1816, 2006.

[89] A. Hajimiri and T. H. Lee, "A general theory of phase noise in electrical oscillators," *IEEE Journal of Solid-State Circuits*, vol. 33, no. 2, pp. 179–194, 1998.

[90] S. Zhu, Y. Ma, T. Chen, J. Lin, and J. Jing, "Analysis and improvement of entropy estimators in NIST SP 800-90b for non-IID entropy sources," *IACR Transactions on Symmetric Cryptology*, vol. 2017, no. 3, pp. 151–168, 2017.

[91] J. Kelsey, K. A. McKay, and M. Sönmez Turan, "Predictive models for min-entropy estimation," in *Cryptographic Hardware and Embedded Systems – CHES 2015*, ser. LNCS, vol. 9293. Springer, 2015, pp. 372–393.

Apéndice A

Mapa de registros

Apéndice B

Vectores de prueba oficiales utilizados

Apéndice C

Guía de reproducción