Relatório da Entrega II

<Grupo>

11 de abril de 2014

1 Introdução

Deve conter necessariamente:

- Qual a completude do processador (Funciona? Falta componente?)
- Linguagem utilizada (VHDL ou Verilog).

2 Integração

2.1 Código

Deve conter necessariamente:

- Explicação detalhada do código que envolve dificuldades envolvidas na implementação, a utilização de alguns tipos pré-definidos, previsão de funcionamento e limitações. Exemplo: O código produzido para este componente realiza a soma entre dois números de X bits. A utilização da biblioteca mencionada na seção anterior trata a entrada Y1 e Y2 como números inteiros sem sinal e a saída é a soma destes número no formato de inteiro sem sinal. Números negativos não são tratados por este componente ...
- Circuito RTL do Quartus.

2.2 Testes

2.2.1 Teste X

Deve conter necessariamente:

- Configuração da memória de instruções.
- Resultado esperado. Exemplo: A primeira instrução realiza a soma de dois registradores. Na segunda, o resultado da soma é utilizado para realizar um 'jump' ...
- Imagem da simulação do teste no Quartus

 \bullet Explicação de peculiaridades. Exemplo: A entrada correta aparece no segundo ciclo de clock..

3 Conclusão

Deve conter necessariamente:

- Dificuldades encontradas.
- Nível de aprendizado com o trabalho.