


# Práctica 8 - Microarquitectura del CPU

## Organización del Computador 1

Cuatrimestre Verano 2019

**Ejercicio 1** El siguiente esquema muestra algunos de los componentes de la microarquitectura de un modelo del procesador Orga1:



El bus interno tiene 16 bits. Todos los registros son de 16 bits excepto Z, C, V, N, ALU\_Z, ALU\_C, ALU\_V y ALU\_N. IR0 es el registro que ocupa la primera palabra de la instrucción a ejecutar. El procesador posee una Unidad Aritmético Lógica (ALU) y un extensor de signo complemento a 2 (SIGN\_EXT) de 16 bits. La unidad de control (no dibujada) controla las siguientes señales:

- microoperaciones de la ALU
  - $ALU_{add}$ : activa la suma.  $ALU\_OUT := ALU\_IN1 + ALU\_IN2$
  - $ALU_{sub}$ : activa la resta.  $ALU\_OUT := ALU\_IN1 - ALU\_IN2$
  - $ALU_{neg}$ : activa la negación.  $ALU\_OUT := -ALU\_IN1$
  - $ALU_{and}$ : activa el and-lógico.  $ALU\_OUT := ALU\_IN1 \text{ AND } ALU\_IN2$
  - $ALU_{not}$ : activa el not-lógico.  $ALU\_OUT := \text{NOT } ALU\_IN1$
- microoperaciones del SIGN\_EXT
  - $SIGN\_EXT_{on}$ : activa la operación de extensión de signo de 8 bits a 16 bits
  - $SIGN\_EXT_{off}$ : copia el contenido de EXT\_IN en ALU\_IN2


Indicar cuál es la secuencia de microoperaciones que debe realizar la unidad de control al ejecutar las siguientes instrucciones

- a) MOV R0, R1
- b) ADD R0, R1
- c) AND R0, R1

d) NOT R0

e) NEG R0

**Ejercicio 2** El esquema del ejercicio anterior se amplía con los siguientes componentes de la computadora:



IR0, IR1 y IR2 son tres registros de 16 bits que almacenan el valor de la instrucción fetchada. Un controlador de bus, que es el encargado de las comunicaciones con otros dispositivos, cuenta con dos registros: MAR y MDR. MAR es el Memory Address Register. MDR es el Memory Data Register. Además, la unidad de control (no dibujada) controla las siguientes señales del controlador de bus:

- MEM.WRITE: Inicia el protocolo de escritura para escribir el contenido del registro MDR en la dirección de memoria indicada por el MAR
- MEM.READ: Inicia el protocolo de lectura para obtener del contenido de la dirección de memoria indicada por el MAR, cuyo valor podrá ser leído luego en MDR.

Sean las siguientes instrucciones:

- MOV R0, R1
  - MOV R0, 0xFF00
  - MOV [0xAA00], 0xFF00
  - MOV [0xAA00], [[0xFF00]]
  - MOV [0xAA00], [R0]
  - MOV [0xAA00], [R0+0xFF00]
- ¿Cuál es el contenido de los registros IR0, IR1, IR2 al finalizar la decodificación de cada una de ellas?
  - Indicar cuál es la secuencia de microoperaciones que debe realizar la unidad de control al ejecutarlas.

**Ejercicio 3** Suponga que se cuenta con la microarquitectura del ejercicio 2 extendida con una señal que permite colocar el valor 0x0001 en el registro ALU\_IN2. Indicar cuál es la secuencia de microoperaciones que debe realizar la unidad de control para:

- JMP R0
- JE 0xFF
- JG 0xFF
- CALL R0
- RET

**Ejercicio 4** Se desea extender la arquitectura de la máquina ORGA1 con una nueva instrucción SHL1 con el siguiente comportamiento:

Operación	Efecto
SHL1	Dest := Dest << 1 shift hacia la izquierda de un 1 bit modifica los flags, deja C y V en 0

- Extender la microarquitectura del ejercicio 2 para implementar la nueva instrucción.
- Indicar la secuencia de microoperaciones que se necesitan para ejecutar: SHL1 R1.
- Se restringe el modo de direccionamiento para la instrucción SHL1, limitándola a decalar sólo el registro R1. ¿Qué cambios puede introducir en la microarquitectura para aprovechar esta limitación?

**Ejercicio 5** Escriba la secuencia de microoperaciones realizadas por la unidad de control para efectuar las siguientes acciones. La microarquitectura de la computadora ORGA1 es la dada en el ejercicio 2:

- Instrucciones tipo 3 y 4
  - Fetch primer palabra de la instrucción a IR0
  - Incrementar PC
- Instrucciones tipo 2a
  - Fetch primer palabra de la instrucción a IR0
  - Incrementar PC
  - Si Dest es Inmediato, Directo, Indirecto o Indexado
  - Fetch segunda palabra de la instrucción a IR1
  - Incrementar PC

**Ejercicio 6** La computadora MARIE posee el siguiente set de instrucciones

Instrucción	CodOp	Significado
LOAD X	0001	AC := [X]
STORE X	0010	[X] := AC
ADD X	0011	AC := AC + [X]
SUBT X	0100	AC := AC - [X]
JUMP X	1001	PC := X
SKIPCOND	1000	Saltea la próxima instrucción de acuerdo a la condición

El formato de instrucción de MARIE es el que sigue:

CodOp	Dirección/Valor
4 bits	12 bits

La condición de salto se codifica en los bits 10 y 11 del campo Dirección/Valor. Todas las condiciones inspeccionan el valor actual del registro AC, utilizando la codificación complemento a 2 de 16 bits:

Codificación	Condición
00	ignora la próxima instrucción si AC es negativo
01	idem si AC es 0
10	idem si AC es mayor o igual que 0

- a) Definir el camino de datos y la microarquitectura del CPU de MARIE para soportar la implementación de al menos estas instrucciones.
- b) Implementar las siguientes instrucciones
- i) LOAD X
  - ii) ADD X
  - iii) JUMP X
  - iv) SKIPCOND
- c) Modificar la microarquitectura del CPU de MARIE en caso que se desee incorporar la siguiente instrucción:

Instrucción	CodOp	Significado
LROT X	1010	Rotación hacia la izquierda. Se rotan tantos bits como indica el valor X

**Ejercicio 7** Indicar cuál es la secuencia de microoperaciones que debe emitir la unidad de control para realizar el fetch de una instrucción en la máquina del ejercicio 6.


**Ejercicio 8** Una computadora cuenta con 128 registros de uso general, direcciones de 32 bits, direccionamiento a byte y tamaño de palabra de 32 bits. Su conjunto de instrucciones es el que sigue:

Instrucciones	Operandos	Efecto
add/sub	reg1,reg2,reg3	$reg3 := reg1 +/- reg2$
and/or/xor	reg1,reg2,reg3	$reg3 := reg1 \text{ and/or/xor } reg2$
andn/orn/xorn	reg1,reg2,reg3	$reg3 := reg1 \text{ and/or/xor (not } reg2)$
load/store	reg,addr	carga/guarda el valor del registro desde/hacia memoria
be/bg/bl	reg,addr	$PC := addr$ si $reg=0/reg>0/reg<0$

El formato de la instrucción es:

0	codOp	reg1	reg2	reg3	1	codOp	sin usar	reg	addr
1 bit	10 bits	7 bits	7 bits	7 bits	1 bit	3 bits	21 bits	7 bits	32 bits

Sea la siguiente microarquitectura parcial del CPU:



- a) Completar la microarquitectura de la computadora para soportar la implementación del conjunto de instrucciones.

b) Describir las acciones de la unidad de control para ejecutar la siguiente instrucción:

`xorn R0,R1,R2`

c) Describir la secuencia de microoperaciones que utiliza la unidad de control para realizar el fetch de una instrucción


**Ejercicio 9** Una computadora cuenta con direcciones de 7 bits, direccionamiento a byte y tamaño de palabra de 16 bits. Su conjunto de instrucciones es el que sigue:

Instrucciones	Operandos	Efecto
MOV	dir1,dir2	$[dir1] := [dir2]$
ADD	dir1,dir2	$[dir1] := [dir1] + [dir2]$ . Modifica ZF
CMP	dir1,dir2	$ZF := 1$ sii $[dir1] - [dir2] = 0$
BEQ	dir1	si $ZF=1$ entonces $PC := dir1$

El formato de la instrucción es:

codOp	dir1	dir2
2 bits	7 bits	7 bits

La microarquitectura de la computadora se muestra en el gráfico. La unidad aritmético-lógica (ALU) sólo cuenta con las operaciones ALU\_ADD y ALU\_SUB. El incrementador (ADDER) posee 2 operaciones que operan sobre su entrada: ADDER\_inc incrementa 1, y ADDER\_copy sólo lo copia.



a) Describir las acciones de la unidad de control para ejecutar las siguientes instrucciones:

i) ADD dir1, dir2

ii) BEQ dir1

b) Describir la secuencia de microoperaciones que utiliza la unidad de control para realizar el fetch de una instrucción

c) ¿Cuál es el tamaño mínimo de cada bus interno?