

ADI Data Conversion Handbook 第五章

问题集锦参考解答

1. Page 271的Figure 5.11 要怎么理解？




Figure 5.11: 3-Bit x 4-Bit Segmented 7-Bit DAC Test Codes

- dac的输出曲线是一种分形，即一条曲线会有很多重复的pattern，小的重复pattern是lsb adc的传输曲线，而lsb dac从全1进位到全0会引起最大的跳变，所以测dnl要先测这些点，测完这些点以后还要补测你提问的点才能确定一小段code内dnl的下限。这个方法是基于NI提出的MCT测试法。后面，我们会讲这个MCT算法。

2. 利用matlab建模一个如图5.11所示的3+4-bit的DAC并plot出传输特性曲线。

```
clc;clear;close all;
% (ADC)对正弦信号采样量化为数字信号
N = 7;
n = 0:2^N-1;
fin = 10;
M = 37;
fs = 2^N/M*fin;
Ts = 1/fs;
t = -2^(N-1)*Ts:(2^(N-1)-1)*Ts;
x = tripuls(t,2^N*Ts,1);
% figure(1)
% plot(t,x)
```

```

LSB = 1/2^N;
x = round(x/LSB); % 变为一个整数形式

% 将输入信号的十进制码变为二进制形式
a = zeros(2^N,N); % DAC的输入为N位数字码
code = zeros(2^N,1);
for i=1:2^N
    b = dec2bin(x(i),N);
    for j=1:N
        code(i) = code(i)+2^(-j)*b(j);
        a(i,j) = str2num(b(j));
    end
end

% 模拟3+4bit的DAC(高三位任意, 只要权重求和与原来相同即可;第四位为二进制加权)
dac_out = zeros(2^N,1);
dac_out = dac_out+0.4*a(:,1)+0.29*a(:,2)+0.185*a(:,3);
c = 0.125;
for i=4:N
    c = c/2;
    dac_out = dac_out + c*a(:,i);
end

% 画出传输特性曲线
plot(code,dac_out);
% scatter(code,dac_out);

```

3. 图5.12所示的settling error如何建模？






Figure 3-9: Behavioral model when the i^{th} capacitor in the DAC is being charged or discharged.

4. 为什么图5.17中的SFDR会有两种不同的单位。

- 图中同时使用dBc和dBFS是为了考虑不同的系统, 以便全面描述模拟信号处理系统的性能。dBc 通常用于衡量射频系统中的杂散信号。。在射频系统中, 信号的幅度通常相对于

载波进行衡量, 因此使用dBc作为单位更为常见。dBFS是指相对于ADC满量程的dB值, 它是一个相对单位, 适用于数字信号处理系统中的杂散信号。dBFS单位表示了失真信号的幅度与ADC满量程幅度之间的比值, 即失真信号与最大可测量信号之间的动态范围。在数字信号处理系统中, 信号的幅度通常相对于满量程进行衡量。

5. Page 286, "Bipolar zero error in DACs using offset-type coding is a derived, rather than a fundamental quantity, because it is actually the sum of the bipolar offset error, the bipolar gain error, and the MSB linearity error." 应该如何理解这一句话?
 - 这里的derived是说bipolar zero受到多种其他因素影响, 比如说bipolar offset, bipolar gain, 以及MSB linearity error. 或者说, bipolar zero是前面这几个参数的变量. 所以在测试bipolar zero的结果时要区分测试是在做了前面这些非理想之前或者之后的数值. adi这么说, 是因为有些dac生产厂商会给出一个好得出奇的bipolar zero指标, 但是不会注明这个数值是在做完其他校正以后得到的结果.
6. Page 286, "In addition, by using end-point linearity, we have defined the linearity error at zero and full-scale to be zero."
 - end-point是指我们只关注dac的transfer characteristics的起点和终点, 做完offset和gain error校正以后起点和终点的dnl还有inl都为0. 也就是说输入为全0时, 输出的模拟电压为0, 输入为全1时, 输出的模拟电压为FS. 实际上, 在更多情况下, 我们是得不到起始和终了inl/dnl均为0的情况。具体情况, 请参见下图




7. Page 287, "This DAC has an error in the first and second bit weights. Bit 1 is 1.5 LSBs low, and Bit 2 is 1.5 LSBs high." 每个输入输出对应的DNL是怎么得到的？

- code = 000, analog output = $0 \times 2.5 + 0 \times 3.5 + 0 \times 1 = 0V$
- code = 001, analog output = $0 \times 2.5 + 0 \times 3.5 + 1 \times 1 = 1V$
- code = 010, analog output = $0 \times 2.5 + 0 \times 3.5 + 0 \times 1 = 3.5V$
- code = 011, analog output = $0 \times 2.5 + 0 \times 3.5 + 1 \times 1 = 4.5V$
- code = 100, analog output = $1 \times 2.5 + 0 \times 3.5 + 0 \times 1 = 2.5V$
- 而理想情况下, bit 2对应的权重是4v, bit 1对应的权重是2v, 这里各自负/正偏了1.5, 所以得到了上面的结果。
- 算dnl的公式如下: $dnl(x) = [V_{\{code\}}(x+1) - V_{\{code\}}(x)] / V_{\{LSB\}} - 1$.
- 也就是说我们要测两个code的跳变电压(transition voltage/level).
- 一个dac的transition level, 其实就等于:

$$V_{\{code\}}(x) = \sum \{bit_weights_1\} \wedge \sum_{i=0}^N (bit_weights_i) * V_{\{ref\}}$$

$$bit_weights_1$$
是指接到 $V_{\{ref\}}$ 的比特的权重。你可能对上面的式子现在还不能理解, 但是最迟到学完charge redistribution sar adc 以后会明白这一点。

8. Page 292, 如何理解Settling Time这一部分的两种settling time的定义。



- 如上图所示：第一种定义是把dac的driving register也算作是dac的一部分。第二种是不算driving register。之所以这么区分是因为有些设计是不带driving register的。
- 定义1是说，我改变dac的输入，从数字码load到register时开始计时，然后看dac的输出需要多久才能稳定到error band里。
- 定义2是说，改变dac的输入，不管driving dac产生状态变化需要多久，只以dac离开下面一个error band时开始计时，然后看dac的输出需要多久才能稳定到error band里。这里你画的定义2的起点错了（提问者的原图欠奉）。

9. Page 293, 什么是midscale settling time ?

- midscale settling time是输入码从0111...1跳变到1000...0 (midscale transition) 的settling time。之所以看重这个指标是因为在cap DAC里，从0111...1跳变到1000...0需要更改所有开关的状态，对电源buffer的驱动负载也是最大，所以一般而言，这个跳变的时间会比其他跳变的时间长很多。midscale transition在我们学习sar adc时会经常接触到。

10. Page 296: "The spectrum analyzer chosen to measure the distortion and noise performance of the DAC should have at least 10 dB more dynamic range than the DAC being tested." 为什么要大10dB ?

- 首先，我们要记住在测试里的一个a rule of thumb: 信号源的精度要比待测的电路的精度高至少2-4bit。原因：如后面介绍DDFS时我给出的那个DDFS的PSD所示，任何信号源的输出频谱都是有谐波和噪声的。这些谐波和噪声会使信号源的精度小于它的标称值。比如在前面那张图里信号源的谐波会被待测电路(DUT: device under test)当成输入信号，而我们最后在处理DUT的时候如果不知道信号源的精度不够，我们会误以为是DUT的性能不好。

11. P296: "The analyzer resolution bandwidth must be set low enough so that the harmonic products can be resolved above the noise floor." 为什么要这么做 ?

- 频谱分析仪的带宽设置越高，带内噪声总量越大，也就是说带宽太大，频谱分析仪带内的积分噪声会盖过某些比较弱的谐波！

12. Page 298, 解释一下这段话: "The accuracy of this measurement should be verified by enabling the 9th bit of the DAC and ensuring that the analyzer noise floor drops by 6 dB. If the noise floor does not drop by 6 dB, the measurement should be repeated using only the first 6 bits of the DAC. If near theoretical SNR is not achieved at the 6-bit level, the DAC under consideration is probably not suitable for ac applications where noise and distortion are important."

- 这句话要结合上面一段来一起理解。这里说的是测试一个12/14/16-bit DAC的前8MSB和前9MSB时，我们应该要观察到测试前8MSB时测到的噪底要比测试前9MSB时的噪底要高6dB。因为这个时候我们测到的噪底完全是quantization noise，因此，resolution增大1 bit根据 $SNR = 6.02 \cdot N + 1.76$ ，quantization noise要下降6dB。
- 如果在上面的测试中我们发现noise floor不是下降6dB，那么说第9bit的其他噪声比quantization noise大，也就是说这个DAC从第9bit起的值就不准确！这时候我们就要进一步验证，也就是只用6MSB来测试，这时候我们应该测到大概38dB的SNR。如果这时候我们连38dB都测不到，说明这个DAC的高6MSB的输出都不准。

13. Page 300, 如何理解图5.23上这一段话。

In lieu of specific frequency measurements, there is another useful test method that gives a good overall indicator of the DAC performance at various combinations of output and clock frequencies. Specifically, this involves testing distortion for output frequencies, f_o , equal to $f_c/3$ and $f_c/4$. In practice, the output frequency is slightly offset by a small amount, Δf , where Δf is a noninteger fraction of f_c , i.e., $\Delta f = kf_c$, where $k \ll 1$. For an output frequency of $f_c/3 - \Delta f$, the even-order harmonics are spaced at intervals of Δf around the fundamental f_o output frequency as shown in Figure 5.23. The worst even-order harmonic is measured at various clock frequencies up to the maximum allowable while maintaining this same ratio. The same procedure should be repeated for an output frequency $f_c/4 - \Delta f$, in which case the odd-order harmonics are uniformly spaced around the output frequency as shown in Figure 5.24.






Figure 5.23: Location of Even Harmonics for $f_o = f_c/3 - \Delta f$

- 首先要复习下面的mirror rule



- 根据上面的规则，可以画出下面这张图：



14. Page 305: "It should be noted, however, that this method only works well if the ADC (and the input voltage source) has an effective peak-to-peak input-referred noise that is less than 1 LSB. Larger amounts of input-referred noise tend to mask the transitions and make the measurement increasingly difficult. ". 这句话中的input-referred noise, 如果排除量化噪声, 这个我可以理解为INL的相关噪声部分吗？


- 这里说的是ADC的总等效输入噪声。这里量化噪声不在其中, 只包括热噪声, $1/f$ 噪声。INL不产生噪声, 只产生谐波, 因为等效输入噪声也是ADC的输入信号的一部分。INL可以看成adc的"传输函数", 它不区分一个输入信号到底是噪声还是真的信号, 只将输入按照传输函数定义的映射关系传递到输出。

15. Page 305: 图5.28以及P5.29最下面这句话: "Displaying the true and complement of each ADC bit makes determining the precise centers of the code transition points easier by simply adjusting the analog input voltage for equal brightness between the true and complementary LED display for the bits which are "fluttering." Additional logic is obviously required if the output of the ADC is in serial format." 这部分我不理解的有两点, 第一点是为什么还要使用反码呢? 我觉得只看原码的变化就可以知道阶梯在哪里了。另

外一个疑问是关于serial format 这个串行的意思是不是说从高位到低位依次变化呢？最后，我认为下图错了，就算是顺次变化，这个图我觉得也解释不通。

- 使用反码的解释如下。

Q: 如何理解ADI Handbook Figure 5.28所描述的利用LED闪烁的强度来判断当前ADC输入电压处于decision threshold上?



A: 首先解释为什么在code transition时led会flutter。如上面的草图所示，当输入的模拟值处于code transition level时，因为噪声的缘故，输出码会在code N 和code N+1之间来回跳动。这就造成了led的闪烁，而当输入信号不在code transition level时，输出值是稳定的，除了最后1bit以外，led不应该闪烁。



brightness相等其实很好理解，无论一个ADC有多少位，其实当输入在transition level上时，调变始终是最后几位，上图给出了一个例子，当输入信号在1000和0111之间的transition level上时，输出会在这两个code之间跳变，而这几位取反以后，也在0111和1000之间跳变，由于其他的高MSB不发生跳变，所以整体的led光强就由最后这4bit确定，在这种情况下取反和不取反的信号跳变情况相同但是反向，所以呈现的视觉效果是亮度相同。

- 串行是说ADC的输出是一位一位产生的，每次只转出一个bit。

16. Page 305: "The advantage of using the code transition method directly is that the DNL for a particular code is simply the difference between the corresponding code transitions."

- 算dnl的公式如下：
$$dnl(x) = [V_{code}(x+1) - V_{code}(x)] / V_{LSB} - 1$$
。 $V_{code}(x)$ 是指code x的跳变电压。跳变电压是指，调节adc的输入，当adc输出码改变时对应的输入电压就是adc的code transitio level。


17. Page 306: "Although quite simple, the manual test setup is very useful with low noise ADCs, especially if only a few code transitions need to be measured, such as when determining offset and gain errors. Figure 5.29 shows the details for measuring ADC gain and offset in terms of the code transitions. The example is for a 3-bit ADC, but is applicable to any resolution." 这里我想问的是，是不是测量offset只需要第一个代码转换点，而gain error需要第一个和最后一个代码转换点？

- 是的。offset很好测，输入直接短接，或者连到vcm上就可以了。gain需要多测一个点，也就是输入为满幅时。

18. Page 306, "The subtraction function is implemented by complementing the ADC output code before driving the DAC, so that the DAC output is an inverted quantized representation of the ADC input. A simple resistive summer using a potentiometer can then be used to combine the signals." 如何实现的波形相减？

- 如果是unipolar信号, 那么对ADC的输出按位取反得到的信号还是一个幅度为正信号, 所以在这种情况下, 如果还要用图示的方式, 我们只能给DAC的参考源做改动, 原本是 $[0, V_{REF}]$, 现在为了输出负信号, 就要使用 $[-V_{REF}, 0]$ 这样的参考电源。
- 如果是bipolar信号, 也就是最高位是符号位, DAC的参考源是 $[-V_{REF}, V_{REF}]$, 那么按位取反以后就能直接输出负的信号。
- 电位器抽头的输出: $V_{out} = \frac{V_{ADC, in} - V_{DAC, out}}{R_p} \cdot R_v$, 其中 R_p 和 R_v 分别是电位器的总电阻和抽头处的电阻。高精度的电位器, 或者是 Potentiometric Linear Transducer 的未校准精度可以达到 0.05% 。如果经过校准和温度补偿, 实际可以达到更高的精度。

19. Page 306, Back-to-back static ADC testing: "If desired, the DAC update clock can be a submultiple of the ADC sampling clock to ease the settling time requirements on the DAC and make the error waveform easier to observe." 这里我的疑问是将DAC减小频率 (f_s/k) 是为了等DAC的稳定输出, 但我是觉得ADC的频率高, 数据也就多, 那DAC降低频率的话, 有一部分数据就会丢失, 所以这个k的选取是不是前提要求不能丢失太多数据呢？



- 不用担心数据丢失的问题。如图所示, 原文里提到了, back2back测试时adc的输入是一个 very low-frequency ramp signal。上图给出一个这样的ramp signal的示例。这里very low-frequency其实说的是ramp signal的台阶长度很长, 每个台阶会被adc多次采样。在

这种情况下，如果不考虑dialup的噪声，那么adc的输出在很长一段时间里的输出都是非常稳定的。在这种情况下，我们从这些稳定的输出里取出一个送到dac里转换为模拟信号，然后同输入信号相减即可。不存在你所说的丢失数据的问题。


20. Page 307: "A very low frequency linear ramp is applied to the ADC, and the potentiometer adjusted to null out the effects of gain differences between the ADC and the DAC." 关于调整误差，这个是通过输出的INL曲线观察进行调整吗，通过调整DC OFFSET以及电位器将两头都调整到0，另外我不是很理解为什么 电位器能调整gain。

- offset调整其实是当输入为"0"时，输出应该是在某个非0电位来回跳动的噪声，这个非零点位即为offset。gain的调整其实很简单，我们假设整个系统的gain是 α ，且 $\alpha > 1$ ，那么我们只需要把抽头电阻设置成 $V_{out} = \alpha \frac{V_{ADC, in} - V_{DAC, out}}{R_p} \cdot \frac{R_v}{\alpha}$ 即可完成gain error的修正。

21. Page 307 back-to-back static ADC testing部分要求DAC的性能高于ADC. 这里我想问的是，这个要求是DAC的resolution、static、dynamic都强于被测试的ADC吗？

- back2back测试测试的是ADC的静态性能，所以只要DAC的resolution比ADC高2-4bit就足够了，当然我们要满足dac的输出有足够长的时间去settle。也就是我们一定要等DAC的输出稳定才去测ADC的输入。

22. Page 307 back-to-back static ADC testing: 为什么测DNL时需要用"a low amplitude triangle waveform with a precision dc offset adjustment", 而测试INL时需要用"a full-scale triangle waveform".



- 这里还是涉及到一个对基本定义的理解！dnl实际是adc的输入输出特性曲线上，两个相邻码的跳变电压之差。inl则是adc的输入输出特性曲线的传输函数。如上图所示，dnl测试

23. Page 308: As the ADC resolution is increased, the frequency of the input signal must be made lower, the amplitude of the error waveform decreases, and the effects of ADC noise and DAC errors become more pronounced. 这里我不是很懂几句话的因果关系。

24. Page 312:测试adc为什么输入信号要overdrive?

-
- Diagram illustrating the difference between a histogram and a bar chart:
- Top Row (Histogram):** Shows a histogram with blue bars. The first bar is labeled "wrong" with an arrow. The last bar is labeled "wrong: less than true value" with an arrow. The word "histogram" is written in the center.
 - Bottom Row (Bar Chart):** Shows a bar chart with blue bars. The first bar is labeled "right!" with an arrow. The last bar is labeled "due to od, not right" with an arrow. The word "histogram" is written in the center.

- 如果没有od, 也就是三角波的输入范围刚好覆盖adc的dr, 那么由于信号的噪声和误差, 我们在dr边缘的code上, 实际输入的hit数目可能会比中间的code的hit数目小。这时候算出的dr两端的code的dnl就是错的。
- 如果有od, 那么在histogram里, 我们会发现code 0和code 4095 (以12-bit adc为例)的histogram会高很多, 这时候, 虽然这两个code的dnl不对, 但是我们可以保证code 1- 4094的hit数和dnl是正确的。

25. Page 313: "However, a nonmonotonic ADC will also generally have a higher level of distortion, and this condition is easily detected with an FFT analysis of the output data"

- 这里不是说用fft测单调性，而是说测试fft和用code density测inl/dnl的testbench是一样。fft是不能测单调性的，但是单调性会在psd里体现出来。


26. Page 316: 推导“Eq.5.20”。

- 理论依据参考<https://ieeexplore.ieee.org/document/1052232>

27. Page 317: 解释“degitcher”。


- deglitching讲起来很复杂，但是TI给了一篇很好的参考文献
https://e2e.ti.com/blogs_/b/analogwire/posts/what-s-with-all-this-glitch-ing。

- 要搞明白什么是deglitching, 就要知道什么是glitch。下图是一个glitch的例子。




Decoding Glitch Example

- glitching在测试时的波形如下：



- deglitching就是用电路技巧把DAC输出的毛刺滤掉。一个实用的deglitching电路如下：



28. Page 317: "The vast majority of integrated circuit ADCs today are sampling ADCs that contain an internal sample-and-hold function of one form or another." Is there any ADC that is not sampling ADC?

- 暂时没有接触过非采样型的adc。

29. Page 318: “ The output low-pass filter is chosen to have a cut-off frequency of approximately $f_s/2.2 \cdot K$ so that images are attenuated over the bandwidth of interest. ”




Figure 2.102: DAC $\sin(x)/x$ Roll Off (Amplitude Normalized)

- 大致思路是比较 $f_s/2$ 和 $f_s/2.2$ 的attenuation ability。
30. Page 319: “In practice, this reduces the effects of DAC settling time glitches, and the low frequency Δf signal can be easily observed on an oscilloscope for nonlinearities and missing codes, or the distortion measured with a spectrum analyzer. A Δf frequency of a few hundred kilohertz generally performs satisfactorily. Both the sampling clock and the input signal should be derived from stable frequency synthesizers or crystals to prevent phase noise on the low frequency Δf signal. ”
- 这里我们通过这种testbench的搭建，我们最后观察到的实际是 Δf 这个信号。
 - 包络和拍频测试的主要优点见：
https://www.ti.com/lit/an/sbaa002a/sbaa002a.pdf?ts=1684086263897&ref_url=https%253A%252F%252Fwww.google.com%252F

- 这种测试提供了一种可以在示波器上直接观察dac性能的方法。因为，完成这两种测试的时候输入信号的频率很高，基本接近dac的性能极限。比如从图5.446就能看出来，相邻的两个sample的幅度变化很大，这对dac的slew rate要求很高。这种情况，这种情况可以帮助我们检验dac在两个相邻的输入码变化很大时的性能。beat freq test的sample的幅度呈现一定单调性，所以我们能看出来dac是否有良好的单调性。对我们而言，envelope和beat不是重点。

31. P320: "The input sinewave is set to a low frequency and adjusted until the DAC indicates the ADC is barely clipping the positive and negative peaks of the input sinewave. The input frequency can then be increased, and the measurement repeated. An increase in input signal level required to cause clipping corresponds to a decrease in the ADC gain; a decrease in input level implies an increase in gain. This test can be extended well beyond the Nyquist frequency, because the DAC response is not critical—it is only being used to detect the point of ADC clipping. Small-signal bandwidth can also be measured, where the input sinewave level is set to activate the same predetermined number of DAC output levels at each test frequency." 如何理解这一段话？

- 这里是说测adc在最大输入信号幅度条件下，输出性能受输入信号幅度的影响。如果我们在增加频率的时候，发现需要更大的输入信号幅度才能使adc的输出clipping，这说明adc的gain随着频率的上升而下降！同理，我们可以测试输入信号幅度很小的时候，输出信号性能随频率的变化。这时候我们只给adc很小的输入信号幅度，这种得到的adc输出的高msb全是0，而只有低lsb有信号。

32. Page 320: "In summary, the back-to-back ADC test method can serve as a quick check of overall ADC ac performance for resolutions of up to about 10 bits. It is also useful in testing end-to-end performance in systems that use a reconstruction DAC in conjunction with an ADC." 里的 end-to-end 是什么意思？

- 意思是用一个精确的adc产生数字码，然后用dut dac把数字码转回模拟，通过fft来测试dut dac的性能。

33. Page 321: 推导“Eq.5.20”。

- in the following derivation, snr is assumed to in dB!
- ideal snr is: $SNR_0 = 20\log\left(\frac{A_s}{Q_T}\right)$, where A_s is the rms value of the input signal
- real snr when non-idealities are taken into consideration is: $SNR_1 = 20\log\left(\frac{A_s}{Q_T+Q_A}\right)$
- snr degradation is therefore: $\Delta SNR = SNR_0 - SNR_1 = 20\log\left(\frac{Q_T+Q_A}{Q_T}\right)$
- on the other hand, enob of an ideal adc is: $ENOB_0 = \frac{SNR-20\times\log_{10}\sqrt{1.5}}{20\times\log_{10}(2)}$
- enob of an adc considering non-idealities is: $ENOB_1 = \frac{SNR-20\times\log_{10}\sqrt{1.5}-\Delta SNR}{20\times\log_{10}(2)}$
- thus, enob degradation due to non-idealities can be written as: $\Delta ENOB = \frac{\Delta SNR}{20\times\log_{10}(2)} = \frac{20\times\log_{10}\left(\frac{Q_T+Q_A}{Q_T}\right)}{20\times\log_{10}(2)}$
- assume that $Q_A \gg Q_T$, which is normally true in a practical adc, we have $\Delta ENOB = \frac{\log_{10}\left(\frac{Q_A}{Q_T}\right)}{\log_{10}(2)}$
- further considering the property of changing base: we have $\Delta ENOB = N - ENOB = \log_2\left(\frac{Q_A}{Q_T}\right)$

34. 关于 Eq. 5.21, 以下说法是否正确: "\$Q_T\$是基于各电平等概率出现的前提, \$Q_A\$是基于实际sin函数电平出现的概率。我认为\$Q_A\$是实际量化误差(拟合正弦波得到的, 他的概率不是bathtub吗? 因此量化误差应有所不同才对), 而\$Q_T\$是理想的量化误差(由三角波输入得到的)"


- 这里采用了叠加法, 引起ENOB下降的因素包括: 噪声(量化噪声+其他噪声)+ 非线性(注意理解"This value includes errors due to INL, DNL ..."这一句)。如果系统里只有量化噪声, 那么ENOB应该等于N, 也即ADC的分辨率。当adc中除量化噪声之外的非理想因素才是真正的引起ENOB偏离N的原因。这是作者在这里想表达的意思。从建模的角度来讲, 我们可以利用这种方法来对adc进行建模: 我们可以假设量化器本身是理想的, 然后给adc的传输函数(inl)上加上各种非线性。量化噪声本身其实是一个客观存在的物理量, 至于量化器的电路结构有关。无论用什么方法测, 我们得到的结果在误差允许的范围内应该是相近的。虽然量化噪声的定义是基于Widrow白噪声近似得出的, 但是用非等概率出现的信号测量量化噪声时, 如果考虑到信号本身性质对量化噪声测试结果的影响, 其实是可以对结果进行修正, 从而得到正确的结果。详细的处理方法, 我在之前的回答里提到的JSSC论文(<https://ieeexplore.ieee.org/document/1052232>) 里有详细说明。我会在进行SAR ADC建模的环境带你们看这一篇。

35. Page 322, 如何理解公式5.23.

- 假设最大的sinad是在输入为fs时得到的, 而当输入不为fs时, adc的sinad是5.23. 这个值比理论最大值低。为了补偿由输入不是满幅造成的sinad误差, 在这里特别加上了"level of signal below FS".

36. Page 322, 请解释: "Digital filters can be constructed based on their impulse response, because the coefficients of an FIR filter and its impulse response are identical. "

- a block diagram of a typical direct implementation of an fir filter is shown below



- the impulse response of any system is obtained by applying a delta signal through itself . for a practical digital system, impulse is usually replaced by using a $000 \dots 010 \dots 000$. the number of leading and trailing zeros in this sequence should be sufficiently larger than the order of the fir filter. otherwise, this sequence cannot be treated as a delta signal. in this case, we could see that a single is 1 is travelling through the delay chain z^{-1} and multiplied with each coefficient $w_1(i)$. at the output end of the fir filter, we should observe a sequence which is equivalent to the the coefficients of this fir filter. an example is provided below




Figure 4.11: Magnitude and impulse responses of halfband FIR filter 1.

- its coefficients are listed in the table below:

Coefficient	Value	Coefficient	Value
h[1], h[75]	0.00011859893589144094	h[21], h[55]	0.0093513933942627747
h[3], h[73]	-0.00022003979648851571	h[23], h[53]	-0.012431465604272163
h[5], h[71]	0.00041412927976254175	h[25], h[51]	0.016445795126539889
h[7], h[69]	-0.0007102427498723627	h[27], h[49]	-0.021809138742388712
h[9], h[67]	0.0011411706289030997	h[29], h[47]	0.029302102682292622
h[11], h[65]	-0.0017457351199911412	h[31], h[45]	-0.040603541714341593
h[13], h[63]	0.0025695824362024959	h[33], h[43]	0.060100023462628299
h[15], h[61]	-0.0036667958917634951	h[35], h[41]	-0.10393178152656302
h[17], h[59]	0.0051030915440249888	h[37], h[39]	0.31758024702841819
h[19], h[57]	-0.0069612243320881714	h[38]	0.5

Tabelle 4.2: Coefficients of HBF1.

37. Page 324: "Although "complex" ADCs are not available, it is very common to use two ADCs to synchronously sample the I and Q data streams from a quadrature demodulator, in which the FFT input data is complex—however, this is a special case."

- 实际电路里是没有虚数信号的，因为复信号的虚部代表系统里的储能元件，所以通常是用I路和Q路两路来分别计算信号的实部和虚部。

38. Page 332: "In order to prevent repetitive data patterns in the data record and ensure a random quantization noise spectrum, MC should be a prime number. " 有repetitive patterns会对哪些方面造成影响？

- 这里说的其实还是频谱泄露。可以在MATLAB做一个非相干采样，看看波形。

39. Page 333: "The default for the harmonic leakage is ± 3 bins, and the dc leakage default is 6 bins. All the leakage values can be modified if required, although the default values work well in most cases. " 什么情况下需要修改default value？

- 参见各种窗对信号主瓣的展宽系数，一般我们用Hann窗会把信号的宽度从1个bin展宽成3个bin。

40. Page 335: why should we use a 6dB attenuator in "The 6 dB attenuator isolates the DUT (ADC) from the output of the filter"

- attenuator is used to control the amplitude of the input signal and isolate the signal reflected back from the dut (you will see it on page 336)
- furthermore, it provides impedance matching between the lpf and the input of the dut, in case the dut has an input impedance other than 50 ohm


- other than a 6dB attenuator, attenuators with an attenuation of 1dB and 10dB are used
- for more information, please refer to [Absolute Amplitude Accuracy Performance Test](https://cal.software.keysight.com/MXA/Help/Content/Performance/pxa_AbsoluteAmplitudeAccuracy_PV.htm)

41. Page 336: in figure 5.71, why we choose resistor values like this?

- the input impedance looking into the output of each 6dB attenuator is 50 ohm
- therefore the input impedance looking into the direction of each sinewave oscillator branch is $25 \parallel 50 = 16.67 \Omega$
- if we look into the black dot to the from the input of the horizontal 25 Ohm resistor, we could see 3 16.67Ω resistors connected in parallel
- as a result, the total parallel resistance is 5 Ohm, this 5 Ohm in parallel with the 25 Ohm on the left leads to a 4.17 Ohm impedance

42. Page 336: 解释一下图5.72里提到的input overdrive是什么？

- 图572的意思是说要看一下adc input overdrive对输出频谱的影响。这里给一个例子如下：



43. Page 337: "The residual signal inside the notch after passing through the transmission system represents clipping noise, thermal noise, and IMD distortion products." clipping noise指什么？

- 参见snr与信号amplitude的关系。输入信号幅度过大时，adc内部电路会失真。


44. Page 338: 图5.76, 什么是"locked-histogram"? 为什么要用同一个low-jitter clock generator产生两路信号? 这两路信号之间有什么区别? 为什么时钟jitter同adc内部的jitter无法区分?

- locked-in的意思是说clock(下面那一路不通过bpf的信号)和adc的输入信号(上面那一路经过bpf产生的信号)是同源的。通俗的说, 如果clock抖, 那么通过bpf滤波以后的sine wave

也会产生"同样"大小的抖动。这里你要理解为什么要用bpf。如果对方波做傅里叶变换,我们可以把它分解一系列频率正弦波的组合,用bpf可以选择我们想要的频率的信号作为adc的输入信号。反过来说,如果adc的输入信号和clock信号产生自不同的信号源,那么我们很难保证两个信号源有相同的jitter,因为jitter本身是一个同信号源本身相关的随机变量。两路信号的区别是clock是高频方波,而输入信号是满足nyquist采样定理的低频正弦波。两个信号之间的相差,可以通过phase shift而来调节。而两个信号之间的幅度差可以通过两个attenuator来调节。时钟jitter和adc内部的jitter的表现是相同的,我们无法从输出信号里区分出,那种抖动是哪个地方出现的。这里如果觉得不好理解,我们可以把jitter想成噪声的一种特殊形式。两个白噪声之和还是白噪声,我们从白噪声里是无法在某个时刻分辨有每个噪声源当前的贡献为多大。

45. Page 343: flat强调什么?

- 参见图5.81和下图




46. 什么是"overvoltage recovery time"?

- 参见P137: "Overvoltage Recovery Time. Overvoltage recovery time is defined as the amount of time required for an ADC to achieve a specified accuracy after an overvoltage (usually 50% greater than full-scale range), measured from the time the overvoltage signal reenters the converter's range"


47. 解释图5.33里的Crossplot measurements of adc linearity。

- signal generator产生幅度很小的ac信号, 通过电容c耦合到adc uut的输入.
- precision dac产生dc信号, 也就是说adc输入的dc信号是精确已知的. 只在某个dc点附近去做小范围的ac扫描.
- 这样做的好处是信号源不用在很大的范围产生精确的信号, 降低了对信号源的要求.
- adc uut的输出会在输入信号的dc点附近波动. 亦即输出码的msb都保持不变, 只有最后几个bit会在ac激励下发生改变. 这是为什么最后只取最低的两个lsb(第n-1和n-bit)的原因.

- 这种测试原本是用来测sar adc的. 如下图所示, 在这种adc的inl里会有一些重复的码段. 码段之间发生剧烈跳变的点就是在这个仿真需要测试的点 (major-carry code)。(注意, 我们之后也会专门学习利用inl曲线的这种特性来缩短inl测试时间的方法。)



- 假设ac信号的幅度是3个lsb, 如果没有missing code, 另外假设dc对应的输出码是A-lsb, 如果当前码不是major-carry, 那么我会得到从A-1, A, 到A+1 这样一个台阶信号, 如图5.33最上面的一幅图所示的信号。如果是major-carry, 我们会得到5.33中间的图所示的波形。
- missing code的定义如下图所示。如果遇到的失码, 我们在增大ac幅度的时候, 输出并不会同时增加。这就导致了图5.33最下面的图所示的波形。输出波形必须在输入突破missing code以后才会发生变化。



- 所以总结下来就是这种方法只能用在major carry code附近没有missing code的情况下。

48. 验证公式5.30.

- 第一种方法是，只取N-bit adc的前m bit，如果前m bit的snr, sinad和理论值相同，那么就取多一位，直到snr, sinad开始低于期望值。这么做的原因是，比如一个12-bit, enob为10.3的adc的输出码的前十位会保持恒定，最后两bit会不停的跳动。
- 第二种方法是，不对输出进行截位，而是增加输入信号的精度，比如输入信号的snr是50db，而adc的精度是10.3enob，那么输出信号的snr应该在50左右，如果这时候输入信号的精度增加一位，那么输出信号的精度应该增加到56db左右。如此不断增加输入信号的精度，直到输出信号的精度停止增加6.02的点就是adc的enob。

49. 测试adc的inl/dnl之前要先做哪些准备工作？

- 校准offset和gain error

50. 如何产生一个low distortion的sine wave inputs。

- 一般来说常见的wave generator不能提供12-bit以上精度的正弦波。关于这一点你可以去查一下常见测试用的wave generator的spec。
- 如果要求14-bit以上精度的正弦波，常用的低成本设备通常只能覆盖音频范围。
- 如果没有合适的wave generator，那么就只能自己搭高精度（低失真）的正弦波发生器。最简单的办法就是把常见的wave generator的输出通过滤波器来过滤掉谐波。也就是图5.70的做法。
- 这里需要注意的是阻抗匹配。如果adc的输入阻抗和50欧的端接电阻不匹配会产生新的谐波分量。
- 6db的衰减网络是防止输入节点反射的回波和输入信号产生交调，出现新的频率分量。
- 图5.71给出了一种产生two tone信号的方法。与图5.70不同的时，这里需要两个l/bpf。

51. 假设ADC静态测试使用斜坡信号，那么要达到0.01LSB的精度要求，对斜坡信号有什么要求？

- ramp signal的步长要小于0.01LSB.

52. 为了保证静态测试的静态性，斜坡信号的update周期有什么要求？

- 斜坡信号的update周期应该足够长，以保证ADC能够在每个采样时刻捕获到足够精确的电压值。确保每次测量都是静态的，没有动态误差。而且要求update周期也满足同adc采样频率互质的关系。

53. 使用histogram+sin波测试inl/dnl的原理是什么？为什么要用sin波而不用ramp？

- 原理见：<https://ieeexplore.ieee.org/document/1052232>. 高精度sinusoidal信号源更容易获得。

54. 承接上一题，既然sin波可以同时用于动态和静态测试，那么用于动态和静态测试的正弦波在频率上有何不同？

- 静态测试用sine wave是因为高精度正弦波更容易产生。虽然我们用正弦波，但是测静态性能的时候，我们还是要保证正弦信号的变化足够慢，不引入动态误差。所以做静态测试的正弦波需要频率足够低。这里同样也要满足coherent sampling的条件。而且sine wave的幅度需要比ADC的动态范围大，这样才能覆盖ADC的完整的输入范围。而dynamic test的sine wave只需要满足coherent sampling的条件，且不能over load。

55. 已知采样频率，fft测试的点数，如何确定输入信号的频率？

- 假设fft点数为 2^N ，采样频率为 f_s ，由相干采样条件可知，信号的bin点应该同 2^N 互质，假设信号的bin点是 M ，则 $f_{in} = M/2^N * f_s$

56. Erbw的定义是什么？为什么adc的性能会随着频率的上升而下降？

- erbw是指当adc的分辨率随着输入信号频率下降时到最大可获得分辨率-3dB位置时的频率。adc的性能随着频率下降的原因很多，主要由settling，电路的带宽，以及adc内部的延迟。

57. 如何通过ADC输入短接时的噪声的 RMS 值来计算 ADC的ENOB。

- The most common methodology for measuring ENOB uses an FFT analysis of a sine-wave input to the ADC. The IEEE standard 1057 defines ENOB as:

$$\text{ENOB} = \log_2 [\text{full-scale input voltage range} / (\text{ADC RMS noise} \times \sqrt{12})]$$

其中rms noise可以通过短接输入时测adc的噪声得到。

58. 介绍一下DDS。

- DDS 也叫DDFS, 也就是数字直接频率(F:Frequency)合成是一种基于Cordic算法的频率综合设备. 它的系统框图如下:




Figure 3.22: Block diagram of a DDFS.

- DDFS的主要原理是把一个正弦波数字化以后存到一个lookup table里. 当我们用不同的间隔去读lookup table里的正弦数字值时,会产生不同频率的数字正弦信号. 这个信号通过DA, 然后做低通滤波会产生特定频率的正弦波. 简而言之, 可以把DDFS想成一个精确的数字正弦信号源, 可以在特定的范围产生我们想要频率的正弦信号。

- 一个Lookup Table深度为18-bit的DDFS的输出信号的PSD如下图所示：




Figure 3.23: PSD of the SDM and DDFS outputs.

从PSD里的红色谱线可以看到，DDFS的输出频谱里有很多谐波。因为这些谐波的存在，18-bit的DDFS产生的正弦波的SFDR其实是小于18-bit的。因此，我们只能用它来测14-bit的DAC。

- DDFS本身也是IC设计里的一个跟AD/DA并列的技能树，属于频率综合(frequency synthesis)，DDFS同ADC在delta sigma上有教程。比如fractional-n dds就是利用了delta sigma原理的dds。如果要深入了解有专门的专著可以读。如果对频率综合有兴趣，可以选它作为研究生的研究方向。此外这个电路也很适合在FPGA上用verilog实现。我这里有完整的dds设计的源代码，rom文件和modelsim仿真工程。