


Maloberti 问题集锦

Chapter 1: background elements

1. page 5, 检查公式1.4的推导是否正确？
2. page 9, second paragraph under Fig. 1.9: 为什么计算过渡带宽度的时候用 $[(f_s - 2f_b)/f_b]$ ？

为什么stopband从 $f_s - f_b$ 开始其实看图1.28会更清楚。不管是aaf还是rcf (reconstruction filter), 要抑制的分量是通过反折会影响基带的频率分量, aaf的 $f_s - f_b$ 的分量会反折回基带, 所以阻带从 $f_s - f_b$ 开始, 而图1.28, $f_s - f_b$ 处的分量通过s&h的整形已经所剩无几, 所以可以把阻带划到 f_s 处。

3. page 11 最后一段, 第一句话里的"inherent demodulation"应该怎么理解？



这里说的是欠采样自带解调功能。首先, 采样在时域里看就是用无限冲击序列乘以原始模拟信号, 而时域里间隔为 T 的无限冲击序列在频域里是频率间隔为 $2\pi/T$ 的无限脉冲序列。时域相乘对应于频域卷积, 所以采样在频域里看就是输入信号的频谱被以频率间隔为 $2\pi/T$ 的无限脉冲序列进行无限复制。如下图所示, 正常采样时, 基带信号被 f_s 镜像。但是在第一Nyquist Zone里我们只能看到第一个镜像。而欠采样时, 带通信号同样要把 f_s 镜像, 这次是往下镜像, 这种往低频的镜像同mixer下变频的功能是一样的。

4. page 13, 式 1.6. 首先前半部分是离散的值,如果想得出式 1.7 中的有效值我感觉应该是连续值进行积分求解,是因为采样频率高吗?另外我不是很理解为什么功率可以这样拆分成两部分分别去算?

前半部分是一个确定信号, 后半半部分的jitter是随机信号。确定性信号可以直接积分求功率, 因为它们有解析表达式, 而随机信号则不能通过求积分来算功率。

5. page 13: 如何从公式1.5推导出公式1.6和1.7.

求功率实际就是求公式的均方值:


$$P_{jitt} = E\{\Delta X(nT)^2\} = A^2 \omega_{in}^2 \cos(\omega_{in} nT)^2 E\{\delta^2(nT)\}$$

在这个式子的基础上代入 $\cos^2$ 的时间平均值就得到了1.7.

6. page 14: 什么是noise budget?

noise budget是ADC论文里常用的一个名词, 意思是如何分配电路的噪声, 用以指导电路设计. 通常total noise 的数值是通过信号的幅度和ADC的ENOB算出来的。得到total noise 以后我们要把noise分配给电路里常见的噪声。对ADC来说, 我们有quantization noise, thermal noise, jitter noise ... 噪声的分配会影响到电路的架构, 功耗, 和设计难度。所以要把总噪声功率合理的分配给以上三种噪声。给每种噪声分配的最大功率就是这种噪声的noise budget。比如ADC分辨率不高的情况, 我会把75%的噪声分给量化噪声, 剩下的25%分给热噪声。这里一个拓展问题是为什么我在上面的noise budget里没提到1/f噪声。

7. page 17, 第二段。应该如何理解"Also" 后面的这个例子, 它的意思应该是说量化误差是固定偏差值(dc)的意思?




这段话的解释可以参考这个图。如果输入信号分别被限制在图示的a, b, c三段量化间隔的任何一段里, 那么量化噪声都可以被看成随机的白噪声。所以我们只需要计算其中任意一段的量化噪声, 通过平移的方式就能求出信号在其他两个量化间隔的白噪声。但是这里会导致, 噪声出现周期性。所以, 这里这里说的只是一种近似的方法。

8. page 18: 如何理解 "when the ratio between the sampling frequency and the input sine wave frequency is a rational number the quantization noise becomes correlated with the input".

这里意思是说如果输入信号的频率同采样频率不满足相干采样的条件, 也就是 $f_{in}/f_s = M/2^N$ 中的 M 和 2^N 不互质, 那么会产生频谱泄露, 这时候量化噪声同输入相关。你要注意区分相干和相关。这里针对的是P17也的条件四: the quantization error is not correlated with input. 如果你做matlab实验你会发现不满足相干采样的时候(M 跟 2^N 的比值不是有理数的时候)泄露的频谱会产生很大谐波, 并抬高noise floor.

9. page 19, 式 1.18 下方第二段 这里的 speed limitation 是什么意思？




这里是指电路速度不够时，会产生额外的噪声。比如在采样阶段，采样保持电路速度不够时会造成采样到的值不是实际的信号值。下图给出了一个settling error的例子，蓝色粗线是adc在每次采样时应该采到的值，由于采保电路太慢，电路的rc时间常数太大，导致实际的采样值为红色虚线，这就产生额外的误差，我们可以把这种误差看成额外的噪声。后面我们会设计采样保持电路。在设计时我们会发现当开关速度不够时，采样保持电路的enob会下降很多。

10. page 19: "Moreover, the dynamic behavior of circuits deteriorates at high frequency. " 这里高频和所谓的speed限制为啥会带来noise,速度限制是啥？

常见的电路都是低通系统，在高频的时候性能会下降。一个典型的例子是opamp。在低频的时候opamp的gain可能是100db，但到了高频其gain可能下降到50db。用这种电路搭出来的adc的低频和高频性能自然不同。具体你可以看看erbw这个概念。

11. page 19: 利用量化噪声白噪声模型，推导采样频率同量化噪声的关系，更新 $snr=6.02 \cdot enob+1.76$ 这个公式。

这里主要考察对量化定理和过采样的理解。推导如下图：



这个问题的实际意义：在仿ADC的MATLAB模型时，当模型为理想模型时，我们会发现输入频率很低的时候ENOB会超过ADC的分辨率。比如12-bit的ADC仿真出来的ENOB会超过12。出现这种情况就是因为过采样。

12. page 20, 推导验证公式1.21。

已知 $ENB_{sin} = \frac{SNR_{tot|dB} - 1.78}{6.02}$ ，只需求 $SNR_{tot|dB}$ 即可， $SNR_{tot|dB}$ = 抖动噪声的SNR + 量化噪声的SNR。

求抖动噪声的SNR： $SNR = 10\log_{10}\left(\frac{P_{sin}}{P_{ji}}\right)$ ，此时的

$$P_{sin} = (X_{FS}/2)^2, P_{ji} = (X_{FS}/2)^2 (2\pi f_{in})^2 \delta_{ji}^2 = (X_{FS}\pi f_{in} \delta_{ji})^2, \text{ 因此 } SNR = -10\log_{10} 4\pi^2 f_{in}^2 \delta_{ji}^2$$

求量化噪声： $SNR = 10\log_{10}\left(\frac{P_{sin}}{P_Q}\right)$ ，此时的

$$P_{sin} = X_{FS}^2/8 = \frac{(\Delta 2^N)^2}{8}, P_Q = \Delta^2/12, \text{ 则 } SNR = -10\log_{10} \frac{2^{1-2N}}{3}$$

$$\text{故 } SNR_{tot|dB} = -10\log_{10}\left(4\pi^2 f_{in}^2 \delta_{ji}^2 + \frac{2^{1-2N}}{3}\right)$$

$$\text{故 } ENB_{sin} = \frac{-10\log_{10}\left(4\pi^2 f_{in}^2 \delta_{ji}^2 + \frac{2^{1-2N}}{3}\right) - 1.78}{6.02}$$

13. page 20, 我在看量化噪声这一章的过程中产生了一个疑问，按照 ADC 的流程第二步就已经完成了采样，量化在采样之后，那么为什么计算 SNR 的时候是按照输入连续信号来计算的？

信噪比的定义就是信号功率比噪声功率。虽然量化以后的信号是离散的，但是在满足等效白噪声条件时，量化噪声本身不是离散的而是一个连续的随机信号，我们可


以通过前面的先求自相关函数然后做laplace变换的方法来求其功率。提问者显然没有理解信噪比的本质和量化噪声的连续性。

14. page 21, 如何理解式 1.22 下方第二段 Therefore 后面对于自相关函数的说法。

首先随机信号的互相关函数为0, 所以在用公式1.22计算noise power的时候, 我们得到的其实是一个类似于冲击函数的信号。时域冲击等效于频率里的常数。

15. 什么是噪底 (noise floor), 最小可分辨的信号幅度和噪底的关系是怎样的。

噪底是指PSD中噪声所呈现出的像地板(floor)一样的基底。noise floor的例子如下图所示。



如上图所示, 我们通常看到的noise floor并不在其理论值给出的dB值上, FFT点数的不同, 产生的processing gain会导致noise floor移动。

16. page 23: 为什么采样保持电路要用开关电容来算图1.18?

因为MOS开关在采样时可以等效成一个电阻, 电阻产生的热噪声会积分到采样电容上形成热噪声。推导如下图所示:




Figure 7.14 Noise spectrum shaping by a low-pass filter.

reduces to

$$P_{n,out} = \frac{2kT}{\pi C} \tan^{-1} u \Big|_{u=0}^{u=\infty} \quad (7.18)$$

$$= \frac{kT}{C}. \quad (7.19)$$

Note that the unit of kT/C is V^2 . We may also consider $\sqrt{kT/C}$ as the total rms noise voltage measured at the output. For example, with a 1-pF capacitor, the total noise voltage is equal to $64.3 \mu V_{rms}$.

Equation (7.19) implies that the total noise at the output of the circuit shown in Fig. 7.13 is independent of the value of R . Intuitively, this is because for larger values of R , the associated noise per unit bandwidth increases while the overall bandwidth of the circuit decreases. The fact that kT/C noise can be decreased by only increasing C (if T is fixed) introduces many difficulties in the design of analog circuits (Chapter 12).

采样保持电路的核心就是一个开关和一个电容，有些复杂的情况会加入一个运放做输入输出隔离。图里显示的计算来自于拉扎维的开关电容电路。在面试的时候经常会问你多大的电容对应多大的thermal noise，我们需要记住常用的电容对应的数值，比如1pF对应多少uV的热噪声。


17. page 24: 梳理Example 1.3的计算流程和逻辑.

公式1.26是根据量化噪声的定义和noise budget算出来KT/C+jitter噪声的budget。公式1.27是根据jitter噪声的定义算出来的。根据公式1.26-1.27得到热噪声的budget，然后假设热噪声在SH两级间平均分配，得到1.28式里算出来的3.7pF。15.3是指只算jitter的时候，系统最大的enob。以下是一个计算例子：

- target snr = 92dB
 - peak-to-peak voltage = 2.5V
 - RMS noise voltage: $V_n = \frac{V_{in(p2p)}}{2\sqrt{2} \times 10^{92/20}} = 22.2 \mu V$
 - set the kT/c noise to be $1/3 \times V_n$, and consider the kT/c noise of a 1-pF capacitor as $64 \mu V$:
- $$C_{total} = \left(\frac{64}{V_{kT/c}} \right)^2 = 10.4 pF$$

18. page 25 Example 1.3 第二段, 计算抖动噪声的时候, 书上说由于第二个采样保持器接受的信号已经是阶梯状的信号, 所以不产生抖动的误差了。虽然在相同的阶梯上确实没有了导数, 但有没有可能出现边缘处抖动后数值阶跃的现象呢?

如下图所示, 这里两个S&H电路是级联的。第一S&H采样以后其输出在下一个采样周期来到之前会保持稳定。只要第二个S&H是在第一级的输出稳定以后进行采样, 哪怕有jitter, 采到的仍然是一个同样的dc信号。jitter造成误差只是对输入信号为动态信号的情况下才适用。




19. page 26: 常用的window有哪几种? 每种>window的主瓣bin是几个? side band 衰减是多少db?

ADC里最常用的是以下三种windows, 其比较特性如下:

Window	Rectangular	Hann	Hann ²
$w[n], n = 0, 1, \dots, N - 1$	1	$\frac{1}{2} \left[1 - \cos \left(\frac{2\pi n}{N} \right) \right]$	$\frac{1}{4} \left[1 - \cos \left(\frac{2\pi n}{N} \right) \right]^2$
$\ w_2\ ^2$	N	$\frac{3}{8} N$	$\frac{35}{128} N$
No. of nonzero FFT bins	1	3	5
$W[0]$	N	$\frac{1}{2} N$	$\frac{3}{8} N$
NBW	$\frac{1}{N}$	$\frac{3}{2N}$	$\frac{35}{18N}$

要注意主瓣宽度, 如果主瓣宽度不为1, 意味着一个理想sine wave的频谱会被展宽, 比如使用Hann窗, 如果输入信号的bin值为: bin=251, 那么计算信号SNR时, 信号的能量要算三个bin点, 也即bin=250, 251, 252。如果只算一个bin点, 不注意信号的因为加窗的展宽, 会导致ENOB比实际值偏低。



要注意加窗和相干采样的关系，当信号不满足相干采样条件的时候，处理adc的输出要加窗。当输入信号能满足相干采样条件，但是信号源频率精度不足时也要加窗。我们在做adc信号处理时常用的窗是hann。MATLAB自带的hann窗和Sigma Delta Toolbox里的hann窗略有不同。

20. page 26 推导验证公式1.31。

一个长度为N的离散序列 $x[n]$, ($n = 0, 1, 2, \dots, N - 1$)

其DTFT为 $X(e^{j\omega}) = \sum_{n=0}^{N-1} x[n]e^{j\omega n}$

对 $X(e^{j\omega})$ 进行等间隔采样, $\omega_k = 2\pi k/N$ ($k = 0, 1, 2, \dots, N - 1$)

$X(e^{j\omega_k}) = X(e^{j\frac{2\pi k}{N}}) = \sum_{n=0}^{N-1} x[n]e^{-j\frac{2\pi kn}{N}}$

采样后的序列即为DFT表达式 $x[k] = \sum_{n=0}^{N-1} x[n]e^{-j\frac{2\pi kn}{N}}$ ($k = 0, 1, 2, \dots, N - 1$)

21. page 30: "Observe that the discontinuity causes the spectrum to spread out and as a result it does not go to zero in the region between the two sine wave frequencies. The use of windowing better defines the two lines. Note however, in the windowed spectrum the absolute amplitude of the two sine waves is reduced by more than a factor 2 but the amplitude ratio is preserved." 如何理解这段话里的信号幅度减大半，但是幅度比例不变？

幅度减半, 可以从Fig. 1.22看出来, 因为信号被window 衰减了。保持比例很好理解, 因为windowing在频域是窗函数和信号的各个分量的频谱进行卷积。由傅里叶变换可知, 信号的分量都是正弦波, 那么在频域这些分量都是delta函数, 根据卷积和冲击函数的特性, 我们会的出来卷积的能量(积分)也是同输入信号分量的幅度相关。

22. page 31: 什么是processing gain? 为了能测试12bit的adc, 需要最少多少processing gain?

processing gain是指因为FFT点数不同而对noise floor的移动值。通常processing gain要足够大, 一般的rule of thumb是FFT点数等于 $2^{(N+4)}$, N是ADC的分辨率。

23. page 34 式 1.38 附近的话 阐明了理想重建滤波器不能实现的理由是非递归(non-recursive), 这里我不理解。实际的重建过程加了一个采样保持器, 它实现了baseband的带外抑制但同时也使想要的信号变形了, 但实际上都要用低通滤波器将baseband中的频带取出来, 我不理解直接连接低通滤波器有什么不行。

理想重构滤波器是一个brickwall形状的filter, 也就是通道到阻带直接的过渡带宽度为0。这种滤波器在电路里无法实现, 因为即使使用无穷多阶的滤波器级联也达不到这种效果。所谓的一阶采样保持是指,DAC本身就具备的一阶采样保持特性: DAC的输入是一个digital word, 在DAC完成一次转换到下一个digital word完成转换之前, DAC必须保持第一个digital word的模拟值, 这样我们可以认为DAC自带一阶采样保持特性。

24. page 35 推导验证公式 1.40.

$$\begin{aligned}
H_{SH}(j\omega) &= \frac{1 - e^{-j\omega T}}{j\omega\tau} \\
&= \frac{1 - \cos(\omega T) + j\sin(\omega T)}{j\omega\tau} \\
&= \frac{\cos(\omega T) - 1}{j\omega\tau} - j\frac{\sin(\omega T)}{j\omega\tau} \\
&= \frac{\sin(\omega T)}{\omega\tau} - j\frac{\cos(\omega T) - 1}{\omega\tau} \\
&= \frac{2\sin(\frac{\omega T}{2})\cos(\frac{\omega T}{2})}{\omega\tau} + j\frac{2\sin^2(\frac{\omega T}{2})}{\omega\tau} \\
&= \frac{T}{\tau} \left(\frac{2\sin(\frac{\omega T}{2})\cos(\frac{\omega T}{2})}{\frac{\omega T}{2}} + j\frac{2\sin^2(\frac{\omega T}{2})}{\frac{\omega T}{2}} \right) \\
&= \frac{T}{\tau} \frac{\sin(\frac{\omega T}{2})}{\frac{\omega T}{2}} \left(\cos(\frac{\omega T}{2}) + j\sin(\frac{\omega T}{2}) \right) \\
&= \frac{T}{\tau} e^{-j\frac{\omega T}{2}} \frac{\sin(\frac{\omega T}{2})}{\frac{\omega T}{2}}
\end{aligned}$$

25. page 41 页式 1.47 这部分主要是因为我不太了解 sigma-delta ADC, 如果传递函数是 $1/s$ 的话我应该代表阶跃函数吗(因果), 感觉有点迷惑。而且, 之前遇到除以 τ 是为了除量纲, 这里我觉得已经没有这个情况了, 为什么还要这样操作呢?

$1/s$ 是积分器, 我们可以用理想运放搭出来传输函数为 $1/s$ 的积分电路。

26. MATLAB里产生的正弦序列是采样以前的还是采样以后的？

MATLAB产生的正弦序列是采样以后的离散值。一个sine wave序列的例程如下。

```
sineWave = vCM+0.5*vRef*sin(2*pi*sineFreq*(0 : nSamples-1) + pi/2 );
```

Chapter 2: data converters specifications




Figure 2.3. Input-output transfer characteristic of a real data converter.

- page 52: "The figure also shows the interpolating curve as a straight line running from the origin to the full scale."
 - INL的定义中理想插值线的意思是什么，包括图2.3中的插值曲线，我不理解插值线是怎么定义来的？
 - 图b里的曲线是怎么来的？

interpolating curve 是一个分辨率为无限的adc的传输特性曲线。它实际上是一根从0到vref的gain为1的曲线。一个分辨率有限但是理想的adc，其传输特性曲线是图2.3(a)中虚线所示的台阶形态。台阶的上升沿的中点应该都在interpolating curve上。在图b中，实线所示的是一个实际的adc的传出特性曲线。把这条曲线的中点取出来，然后进行polyfit就能得到细实线所示的曲线。
- 图2-7表现的是每个code偏移理想code的大小吗？图2-7(右)端点拟合的方法是什么？INL的定义到底是累计误差还是每一点相对于理想码的最大误差？

首先这个图是inl，所以它测的不是每个code偏离理想code的大小。而是实际的adc传输函数特性曲线偏离理想adc传输特性曲线的程度(以lsb为单位)。左边的图表示的是adc的

每个code偏离理想adc传输特性曲线的情况。也就是图2.3 b中曲线到虚直线之间的距离。左边的图是曲线和adc实际传输特性曲线的起点和终点之间的连线之间的差。

3. page 56: "The use of the endpoint-fit line corrects the gain and offset error.". 为什么说端点拟合线修正了gain和offset error? 为什么无法去掉gain error?

如果测出来的inl是如图2.7所示的曲线, 我们从inl曲线的起点到终点作一条endpoint-fit line无法完全消除gain error, 只能消除offset. 因为offset的定义是输入为0的时候的输出码。而inl曲线每一段的斜率都不同, endpoint-fit只能去除一阶的gain error。

4. page 57: "Assume the DNL is separated into its correlated and uncorrelated parts. The running sum of the correlated fraction is the main source of the INL." page 58: The quantization error and the uncorrelated part of the INL are treated as noise terms. 而这句话又说了INL不相关部分和量化误差可视为噪声。我不理解所谓相关性和不相关性的定义, 可以简单理解为是否是随机数吗, 随机数必然视为噪声。DNL的相关部分构成INL, 为什么?

书上把这一部分讲复杂了。我们不需要去管哪些量是相关的, 哪些是不相关的。我们可以直接从inl入手。假设我们能得到adc的精确传输函数, 那么adc的传输函数在code domain上的采样值就是inl。也就是说我们可以把inl看出一种特殊形式的, 离散的adc的传输函数。从数学上讲, 不论adc的传输函数是怎样的, 我们用tylor expansion, 总可以将其展开成一个多项式。这个多项式的一次项的系数对应于adc的gain。如果没有gain error, 那么一次项的系数应该是1。其他高次项分别对应了2次, 3次, 和其他高次谐波。这是为什么说大的inl error会导致harmonic的原因。而展开后的残差则表现为噪声。这个噪声跟量化噪声一起会太高psd的noise floor。

5. 大的INL可以理解为系统是一个非线性系统, 所以产生谐波失真。所以对于信号通过一个非线性系统进行分析时, 我可以理解为<输入Analog signal>-----<由于系统非线性, 先将其在时域、频域进行处理, 得到谐波失真的analog signal>----<进行采样, 频谱搬移, 此时谐波失真会对奈奎斯特区谐波再次造成影响>吗?

前一半问题的回答参见前面的解答。这里纠正你后一半的理解。如果系统没有inl error, 那么整个系统在满足widrow的量化器白噪声假设的前提可以看出在**采样以后**的输入信号上加白噪声。这个操作对应于图2.8里把 ϵ_Q 注入到**采样以后**的输入信号上的操作。这个操作是在时域里进行的。如果考虑inl, 那么我们可以在时域里对**采样以后**的输入信号用inl的tylor expansion进行shaping。然后加上 $\epsilon_{\{INL, error\}}$ 表示的噪声。所有操作都是在采样以后, 在时域进行的。不要把时域和频域搞混淆了。

6. Page 63: 我不太理解为什么fs定下的时候, 当输入信号的频率在第二个奈奎斯特区间时SINAD会下降?




Figure 2.13. Signal-to-Noise-and Distortion Ratio versus input amplitude and input frequency ($f_{ck} = 50 \text{ MHz}$).

same hypothetical converter of Fig. 2.12. The *SINAD* shows that harmonic terms are negligible if the input is -20 dB_{FS} or less. Larger input amplitudes bring about distortion especially at high frequencies. Notice that the *SINAD* significantly degrades in the second Nyquist zone; thus, the use of this particular converter could be problematic when used in the second Nyquist zone and high-linearity is required.


这是电路的低通性造成，电路在频率升高的时候，电路里的l/c寄生的阻抗和低频的时候不同，导致电路的性能在高频的时候比其在低频的时候要差很多。所以通常会看到电路的性能随着频率升高而下降。于是也就有erbw这个概念。

7. 在adc里使用over sampling的好处是什么？

摊薄量化噪声，增加过渡带带宽，减少抗混叠滤波器的阶数。过渡带的带宽越大，滤波器越容易设计。注意，这里的滤波器可以是模拟滤波器，也可以是数字滤波器。如果是模拟滤波器，那么滤波器的阶数等于：

$$N_{filter-order} = \frac{A_{attenuation}}{20\text{dB/dec} \cdot \log(f_{transition})}$$

在这个式子里, $N_{\text{filter-order}}$ 是滤波器的阶数; $A_{\text{attenuation}}$ 是阻带衰减, 也就是从通道阻带的垂直距离, 通常单位用 dB 来表示; $f_{\text{transition}}$ 是过渡带的宽度; 20dB/dec 是每一阶滤波器可以提供的衰减的斜率。这里的滤波器可以是无源滤波器, 也可以是有源滤波器。最简单的无源滤波器可以用 RC 来实现。而有源滤波器需要用运放来搭。一般在 IC 设计里, 我们都是用有源滤波器。所以, 从上面的式子可以导出, 在给定阻带衰减指标下, 过渡带越宽需要的滤波器的阶数越少, 运放数目越少, 电路的设计难度、功耗和面积都相应降低。这个式子的推导见下图。



如果是数字滤波器, 那么在设计的时候我们首先需要考虑滤波器的设计方法。设计数字滤波器时常用 Kaiser 方程, 其表达式如下:

$$N \cong \frac{-20 \log_{10} \left(\sqrt{\sigma_p \sigma_s} \right) - 13}{14.6(\omega_s - \omega_p) / 2\pi}$$

这个式子里分母里的 ω_s , ω_p 分别是阻带和通带角频率, 而分子里的 δ_p 和 δ_s 分别是通带和阻带纹波。为了简化设计, 在MATLAB里我们一般用所谓的等纹波法。也就是通带的纹波等于阻带的纹波。这里纹波是指通带和阻带里滤波器的幅频响应曲线的起伏。使用等纹波法以后, 我们可以通过通带纹波算出阻带衰减。两者的关系是:

$$A_{attenuation} = \log(1/\sigma_p)$$

如果把上面这个式子代入上面的Kaiser方程, 我们可以看出分子实际就是阻带衰减一个常数13, 而分母正好就是过渡带宽度乘一个常数。由此, 可见阻带衰减一定的时候, 过渡带越宽, 数字滤波器的阶数越少。关于这个问题, 我推荐额外去复习一下RC滤波器, 一阶有源LPF, 和数字滤波器的设计方法。

8. Adc电源电压的变化对adc的enob有何影响?

分两种情况讨论。1. 量化间隔跟电源电压成正比。2. 量化间隔同电源电压无关。

这个题需要分情况讨论, 第一种情况是VDD和ADC的参考电压相等的情况。在这种情况下, 如果ADC没有失真, 也即SNDR=SNR, 那么VDD下降, 量化噪声也同样下降, ENOB不变。如果有失真, 那么通常我们可以假设失真可以分解成同输入相关的部分和不相关的部分, 输入相关的部分随VDD的下降而下降, 但是与输入无关的部分的计算就需要通过仿真来确定。上面这种方法是一种严格的计算方法。在TU/e的一篇博士论文("Low-power area-efficient SAR ADCs with on chip voltage reference")里给出了一种简便的计算方法, 其截图如下:

In this thesis, the voltage reference (VR) for SAR ADC conversion is the main concern. As shown in Figure 5.1, the reference voltage of a SAR ADC is usually generated by power management based on the output V_{REF} of the VR. Hence, the analog to digital conversion of an N-bit SAR ADC can be expressed as:

$$D_{OUT} = \text{round}\left(2^N \cdot \frac{V_{IN}}{V_{REF, ADC}}\right) = \text{round}\left(2^N \cdot \frac{V_{IN}}{V_{REF}} \cdot \frac{1}{\beta}\right) \quad (5-1)$$

where D_{OUT} denotes the digital output code, V_{IN} is the analog input voltage, the full scale of V_{IN} is equal to $V_{REF, ADC}$, and β is an optional DC-DC coefficient in the power management block. It can be found that any disturbance or fluctuation on V_{REF} will be directly reflected on the digital output code D_{OUT} . Besides, the DC-DC coefficient should also be constant to realize an accurate conversion.

第二种情况是VDD和ADC的参考电压无关，比如ADC的参考电压是由bandgap + reference buffer提供的。这种情况下我们要通过bandgap + reference buffer的PSRR来计算VDD的变化对 ENOB的影响。出这个题的目的是提醒大家重视ADC的power reference的设计。在当前的很多关于ADC的论文里，作者经常大吹特吹自己设计的ADC的性能和功耗是如何优异，但是就是对ADC的供电以及系统的PSRR闭口不谈。对这种论文，我们需要千万重视。在电路仿真的时候，我们也需要考虑电源对ADC的影响。关于ADC的reference buffer，我比较推荐的论文有：

- Design of a reference voltage buffer for a 10-bit 50 MS/s SAR ADC in 65 nm CMOS
- Voltage Reference Design for Precision Successive-Approximation ADCs

ENOB 的定义如下：

$$ENOB = \frac{SINAD_{dB} - 1.76}{6.02}$$

其中 SINAD 为信号对噪声和失真和的比值，单位为 dB。

假设 ADC 的输入电压范围为 $\pm V_{ref}$ ，共有 N 个量化电平，ADC 的理想分辨率为：

$$\Delta = \frac{2V_{ref}}{N}$$

ADC 的实际分辨率受到多种因素的影响，其中一个重要因素是量化噪声。量化噪声是由于 ADC 将连续的模拟信号转换为离散的数字信号时引入的误差，

它的大小与量化步长有关，可以表示为： $\Delta_q = \frac{V_{ref}}{2^N}$ 。

理想情况下，假设 INL=0，即 ENOB=N。

ADC 的实际分辨率也会发生变化：

$$\Delta' = \frac{2V_{ref}}{N} \times \frac{VDD + \Delta VDD}{VDD} = \Delta \times \frac{VDD + \Delta VDD}{VDD}$$

由于量化噪声与分辨率成反比例关系，因此量化噪声也会发生变化：

$$\Delta_q' = \frac{V_{ref}}{2^{ENOB'}} = \Delta_q \times \frac{\Delta}{\Delta'} = \Delta_q \times \frac{VDD}{VDD + \Delta VDD}$$

所以 VDD 变化推导得到的 ENOB 结果如下：

$$ENOB' = \frac{SNR - 1.76dB}{6.02} = \frac{SNR_0 - 1.76dB}{6.02} - \frac{10 \log_{10} \left(\frac{VDD + \Delta VDD}{VDD} \right)}{6.02}$$

不难得到：

$$\Delta ENOB = \frac{10 \lg \left(\frac{VDD}{VDD + \Delta VDD} \right)}{6.02}$$

根据这个公式，可以得出，如果 VDD 变化了，那么 ENOB 也会发生变化。具体来说，如果 VDD 增加了，那么 ENOB 会减小；如果 VDD 减小了，那么 ENOB 会增加。这是因为 VDD 变化会导致 ADC 的参考电压 V_{ref} 发生变化，从而影响 ADC 的量化误差，最终影响 ENOB 的值。

9. 常见adc的输入种类有哪些？什么是伪差分信输入？它的优点是什么？全差分输入的好处是什么？

常见的adc输入类型参考

<https://www.analog.com/en/technical-articles/sar-adc-input-types.html>。如下图所示，伪差分输入的好处是在只有单端输入信号的情况下，通过一个输入采地上的噪声，从而提高adc的分辨率。




Figure 2a. Pseudo-Differential Unipolar

Adc使用全差分输入的好处是：抑制共模噪声，提高实际的输入电压摆幅，提高SNR。

10. 动态范围跟信号幅度和噪底之间的关系是什么？

DR = 信号最大不失真输入功率 - 噪底功率。一个实际的例子如下：



11. 从系统的角度该如何理解INL和DNL?

下面的截图里给出了ADC的输入，输出和INL的关系。这个截图出自我自己撰写的一个技术文档。

The operation of an ideal N-bit ADC can be abstracted as rounding or truncating the input to a neighboring decision level and converting this decision level to binary. The error between the digital output code and the input is defined as the quantization error. In this paper, we assume that truncation is used to generate the output code. With the presence of the INL, the input-output relationship between the $x(n)$ input of the ADC and its output $s(n)$ can be expressed as

$$s(n) = \lfloor x(n) \rfloor + \text{INL}[\lfloor x(n) \rfloor] + q(n), \quad (2)$$

where n represents the n th-sample processed by the ADC and $q(n)$ is the quantization noise, and $\lfloor x(n) \rfloor$ denotes the floor operation of $x(n)$. Generally, in a high resolution ADC ($N \geq 10$), the quantization noise $q(n)$ can be ignored. In an

基于这种INL是ADC的传输函数的观点，我们可以很容易看出应用于信号测量的场合，我们需要用INL性能好的ADC。DNL表征的是ADC区分两个输入信号的能力。对于在图像读出电路应用的ADC而言，最重要的技术指标就是DNL，因为人眼对灰度的变化非常敏感。

12. 测试INL和DNL的时候是否需要考虑offset和gain error的影响？

需要，测试INL/DNL的前提就是必须先去掉offset，然后进行静态性能测试，测试完结以后在对输出数据进行拟合，去除gain error的影响。如果不做这两个操作，测出来的INL/DNL不能反应ADC的真实性能。具体的校正步骤可以参考常见mcu的adc校正步骤。

13. 尝试给出一个INL和ENOB之间的简单关系。

详细推导设计到DFS和非常多的数学，这里给出一个简单的经验公式：

$\text{INL}_{\text{max}} = N - \text{ENOB}$. 其中， N 是ADC的分辨率。我在参加电路review和审稿的时候会基于这个经验公式来快速检验INL性能和ENOB是否大致能对上。如果对不上，我会仔细深挖。

14. 采样电容大小对settling time有什么影响？该如何建模settling？采样电容是越小越好好吗？

电容越大，settling time时间越长。可以用RC电路来对settling error进行建模，模型可以使用推导采样电路热噪声的图。No，采样电容太小时，第一电容上的电荷太少，如果开关的关断电阻不够大，电荷会漏掉。其次，电容注入对采样电容产生的电压变化会很大。最后还要考虑热噪声的影响。

15. 如何利用图2.11测试ADC/DAC的性能？

ADC:对于一固定dc输入，多次测量其输出，得到的样本分布近似服从高斯分布，该分布的标准差为等效噪声。DAC:输入一固定数字，多次测量得到的的模拟输出，该输出应服从高斯分布，求其标准差，得到DAC的等效噪声。

16. 尝试找出SFDR(HD)和INL之间的关系？

精确结果如下图：

$$SFDR(dB) = -20 \log(| INL | 2^{-N_{bits}} + 2^{-1.5N_{bits}}).$$

定性分析如下：

首先在理解了INL是ADC的传输函数以后，我们可以对进行展开，INL展开公式里的高次项就是谐波产生的源泉。具体推导见下面的截图：

2.6.7 ENOB and SFDR versus INL converter model

The finite matching of components in a converter results in a limited linearity of such a converter. A very useful relation between INL and reduction of ENOB of a converter will be introduced. Furthermore an estimate for the SFDR of the converter will be derived too.

The transfer function of a converter in an ideal case equals 1. However due to non-linearity in the converter a deviation from the transfer function is obtained. The INL of the converter introduces this error. Suppose the transfer function is equal to:

$$V_{out} = V_{in}(1 + INL(LSB)). \quad (2.21)$$

Furthermore when an input signal with frequency f_{sig} is applied at this converter, then the Fourier components of the INL function result in harmonic distortion. A good model for the INL function needs to be introduced at this point. The following can be said about the INL of a converter:

Converters in sub-micron CMOS technology use mostly differential structures. This means that even distortion components will be rejected. The INL function in such an application shows a mirror symmetrical function. As a result the following INL modeling will be used:

$$INL(LSB) = a_2 \cos(2\omega t) + a_4 \cos(4\omega t) + a_6 \cos(6\omega t) + \dots \quad (2.22)$$

The cosine function is introduced here to obtain the mirror symmetric function around the midtap of the converter. With an input $a_{sig} \sin(\omega t)$ applied to this system the output becomes using only three coefficients:

$$V_{out} = a_{sig} \sin(\omega t)(1 + a_2 \cos(2\omega t) + a_4 \cos(4\omega t) + a_6 \cos(6\omega t)). \quad (2.23)$$

The result of the equation gives only odd harmonics of the input signal:

$$V_{out} = a_{sig}(1 + \frac{1}{2}a_2)\sin(\omega t) + \quad (2.24)$$

$$\frac{1}{2}a_{sig}(a_2 + a_4)\sin(3\omega t) + \quad (2.25)$$

$$\frac{1}{2}a_{sig}(a_4 + a_6)\sin(5\omega t) + \quad (2.26)$$

$$\frac{1}{2}a_{sig}a_6\sin(7\omega t). \quad (2.27)$$

17. 为什么要测试adc的IMD2？




Figure 1: Second and Third-Order Intermodulation Products for $f_1 = 5\text{ MHz}$, $f_2 = 6\text{ MHz}$

如图所示，IMD2产生一个频率比较低的交调失真1，和三个频率比较高的交调失真10-12。其中，10-12通常在ADC的通带以外，比较容易滤掉，但是 $f_2 - f_1$ 在两个输入频率相差较小的情况下会非常靠近DC，这个交调即无法通过offset cancellation去掉，又无法通过LPF滤掉，所以我们要特别小心IMD2带来的这种影响。而不是像某一般论文或者书里写的那样，只关注IMD3产生的两个靠近输入信号的交调。

18. 该如何理解图2.20里的谐波的交调带来的影响？

谐波交调产生的spur会降低SFDR，如果在谐波交调产生的spur附近存在幅度较低的有用信号，则该信号会被掩盖。

19. 要如何测试ADC的ERBW？

用一个频率可变的高精度信号源输出一系列幅度相同但是频率不同的正弦信号。用同一个ADC转换这一系列正弦信号，并对转换结果做FFT，当转换结果的PSD下降3dB时，对应的频率即为ERBW。


20. 搜索并了解Boris Murmann的ADC Survey。

21. ENOB的物理意义是什么？

无论ENOB是多少，N-bit ADC的输出始终是N-bit的，ADC一个LSB的电压也是固定的。在实际测试的时候，如果输入信号幅度固定时，我们会ADC输出的最后几bit会不停的闪。而ENOB就是ADC输出word里稳定不闪的那几位。

22. 为什么不能用 DR 来定义 ENOB？


如下图所示，如果用DR来定义ENOB的定义，这个相当于把谐波也都摊平了算成noise。实际上ENOB还包含了噪声的成分。



23. 信号输入幅度不同，其实SNDR是不一样的，那么当输入不同幅度的信号时，因为 $ENOB = (SNDR - 1.76) / 6.02$ ，我们会发现随着SNDR变ENOB也在变，这是合理的吗？

合理也不合理！我们可以找任意找一个adc的datasheet来看。我们会发现输入信从0dBFS开始下降时SNDR也在下降。如果按enob与snr的关系来算，那么enob是在随输入

信号的下降而下降的。说这个观点不合理是因为，当adc输入不是满幅度时，adc输出的前几bit都为0，但是我们不能说这为0的几个MSB是没用的，因为它们本身正确值就是0。



15030-210

Figure 17. SNR/SFDR vs. Input Amplitude, $f_{IN} = 1000 \text{ MHz}$, 6 GSPS

24. 什么时候DR比SNDR更适用于描述ADC的性能？

看应用，比如通信里用的adc看重sfdr。

25. 如何理解Schreier的FOM公式？

$$FOM_s = SNDR + 10 \times \lg \left(\frac{BW}{P} \right) \quad (2-15)$$

Schreier FOM的意义:ADC的功耗与带宽成正比关系,即增加一倍的功耗可提高一倍的带宽。对于精度受限于热噪声的ADC,功耗提高四倍才能将热噪声降低6 dB,进而将ADC有效位数提高一位。

An alternative, proposed originally by Rabii and Wooley [2] and presented in a modified form in the first edition of this book, has been dubbed the Schreier FoM. It is defined as

$$FoM_S = \frac{DR \cdot BW}{P} \quad (1.22)$$

or

$$FoM_S (dB) = DR (dB) + 10 \cdot \log_{10} \left(\frac{BW}{P} \right), \quad (1.23)$$

where DR denotes the dynamic range of the ADC. A larger FoM_S indicates a more efficient ADC.

P的定义出现在 Future of analog in the VLSI environment


(<https://ieeexplore.ieee.org/document/112386>) 中给出了下面这个关于ADC的最低能耗的公式(公式里的平方要去掉)。

The power consumption of a general ADC is bounded by the thermal noise [89]. The lowest achievable power consumption of an ADC can be formulated as:

$$P = 8kTfSNR^2, \quad (3.36)$$

这个公式是通过下面这张PPT上的方法推导出来的。大致的思路是从SNR公式里解出 f_s ,然后代入 P_{min} 的公式里。

Fundamental Limit



$$SNR = \frac{\frac{1}{2} \left(\frac{V_{FS}}{2} \right)^2}{\frac{kT}{C}} \frac{f_s}{f_{snyq} \cdot OSR}$$

$$P_{min} = CV_{FS} f_s \cdot V_{DD}$$

$$V_{DD} = V_{FS}$$

$$E_{min} = \frac{P_{min}}{f_{snyq}} = 8kT \cdot SNR$$

上面的式子里的 $8kT$ 是按下面的论文里的方式推出来的。至于文章里说的附录里的推导就不用去看了，里面加了太多限制条件，最低的功耗就看我图一发的vittoz的公式就好了，如果你有兴趣追本溯源，可以参考：

<https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=585245>。

A. Ideal Switched-Capacitor Integrator Power Dissipation

Fig. 2 illustrates a fully differential switched-capacitor integrator suitable for use as the first stage of the modulator in Fig. 1 and implemented using an ideal operational amplifier. In the following equations, it is assumed that the amplifier has infinite bandwidth and gain, that its output can swing from rail-to-rail, that there are no parasitic capacitances, and that the only noise in the integrator is that due to the sampling switches. The noise power within the baseband of an oversampling modulator introduced by a first-stage integrator of the form shown in Fig. 2 is then

$$S_{kT/C} = \frac{4kT}{MC_S} \quad (1)$$

where k is Boltzmann's constant, T is the absolute temperature, and M is the oversampling ratio and is equal to the

modulator sampling rate, f_S , divided by the Nyquist sampling rate, f_N . The factor of four accounts for the two paths through which noise is sampled (during Φ_1 and Φ_2) and the fully differential structure of the circuit.

If the maximum amplitude of the differential input to the modulator is V_{sw} , then the power of a full-scale sinusoidal input is

$$S_S = \frac{V_{sw}^2}{2}. \quad (2)$$

The dynamic range (DR) of the modulator is defined as the ratio of the power in a full-scale input to the power of a sinusoidal input for which the signal-to-noise ratio is one (0 dB). Thus, for a modulator whose baseband noise is dominated by kT/C noise in the first integrator stage, the dynamic range is

$$\text{DR} = \frac{S_S}{S_{kT/C}} = \frac{V_{sw}^2 MC_S}{8kT}. \quad (3)$$

As the analysis presented in the Appendix indicates, when implemented with an ideal class A amplifier, the minimum power dissipation in the first integrator stage can be estimated as

$$P = 32kT \times \text{DR} \times f_N \quad (4)$$

where DR is expressed as a ratio rather than in dB, and f_N is the Nyquist sampling rate corresponding to the signal baseband. When implemented with an ideal class B amplifier,

The power efficiency of various A/D converters with different resolutions and Nyquist sampling rates can be compared using the following figure of merit:

$$\text{FM} = \frac{4kT \times \text{DR} \times f_N}{P} \quad (10)$$


where P is the total power dissipation of the converter and DR is expressed as a ratio rather than in dB. This figure of merit is defined so that $\text{FM} = 1$ for an integrator implemented with an ideal class B amplifier. Fig. 21 plots FM for some recently

The power efficiency of various A/D converters with different resolutions and Nyquist sampling rates can be compared using the following figure of merit:

$$FM = \frac{4kT \times DR \times f_N}{P} \quad (10)$$

where P is the total power dissipation of the converter and DR is expressed as a ratio rather than in dB. This figure of merit is defined so that $FM = 1$ for an integrator implemented with an ideal class B amplifier. Fig. 21 plots FM for some recently

26. Boris Murmann的ADC Survey里面说“通过经验发现中低速A/D，是2倍关系；但是近年的高速A/D，且 $SNDR > 50\text{dB}$ （高精度），受到热噪声限制，一般满足4倍关系，所以用 FoM_s ”这个的原因是什么呀，为什么高精度高速AD受热噪声限制大，传统则是 $process\ CV^2$ 2倍呢？比如 N 增加一位， SNR 增加6dB，然后信号功率不变，量化噪声必须变成原来的1/4，那我这时候功耗为什么变为原来的两倍？ADC的分辨率的high和low的分界大概在多少bit？



如上图所示，当分辨率低的时候，热噪声比量化噪声低，所以提高1-bit分辨率可以通过降低量化噪声来实现。而分辨率高的时候，热噪声限值了系统的性能，这时候提高1-bit分辨率就要降低一半热噪声。这个道理是普适的 就像我们现在做图像处理，以前用12bit adc 软件就很轻松。而现在ADC的分辨率提高到16位以后，很多原本看不到的噪声突然就

visible了，导致我们的工作难度加大，整个算法都要重写。拿sar来说 正常情况增加一bit 电容要加倍，dac功耗增加也因此要加倍。比较器位数增加一位，增益要加倍，简单来估计的增加增益就是增加gm，因为 $gm \cdot r_l = \text{gain}$ ，gm/id选定的情况下增加gm就要增加id，所以电流加倍功耗加倍。sar logic的逻辑门变化不大，但是因为电容加倍了，所以驱动能力要加倍，所以功耗也加倍。综上，整体来看近似来看2倍功耗换一bit. 高精度adc一般指enob在14以上。

27. 如何补偿加窗以后信号幅度的衰减？

除以FFTLEN/4

28. 什么是s平面和z平面？

Laplace transformation: continuous time function/real variable $\rightarrow$ complex frequency domain=s-domain/s-plane。z transformation: discrete time function/ a sequence of real or complex numbers $\rightarrow$ complex frequency domain=z-domain/z-plane。具体参阅 Oppenheim的"信号与系统"

29. p49, 最上方 For example, a 14-bit converter requires accuracies as good as 600 ppm/V，这里的accuracies是指什么呢？我知道ppm/°C计算公式如下即输出电压随温度的变化，那么ppm/V是电压的变化影响什么参数的变动呢？

这里是指ADC的温度系数和line sensitivity。具体的测试你可以看比如 data converter chapter 7, p457. 这个不是我们的重点，因为这些参数在仿真的时候也无法精确仿真。我们只看重那些我们在仿真时可以得到的结果。

30. p49, 第二段 Power supply couplings and poor ground connections are critical issues. 这里的耦合，我的理解是数字的时钟信号对模拟信号的干扰？还有就是解决方案那里，我不懂那个用来解耦的bonding inductances(键合电感)。另外，为什么说The length of the connecting lead must be as short as possible: they are equivalent to inductors.

这里应该是指power supply的decoupling，也就是如果把power supply上的高频干扰旁路掉。一般的做法是在电源和地直接放置尽可能多的decoupling capacitor。bonding inductance是指bonding wire的寄生电感。寄生电感会导致信号的settling时间变长。在现在的初级课程里，我们不涉及这些问题。等学完现在的课程，如果你有兴趣，我们可以再来做一个ADC的evaluation板子。最后一个问题参加下图：




Figure 2.22: Settling issue to bonding wire.

31. p49 第二段 关于ground loops我查阅了一些资料，大致是如下图所示，这个回路会导致吸收电磁干扰，增加PCB噪声，解决方法就是专门弄出一层板做成地线，用通孔与接口分别连接。我看网上说这个就像天线一样引发电磁泄漏，这是为什么？

这个问题必须有产品量产经验的人才能回答。而我正好之前遇到过这样的问题。这个问题属于EMC/EMV的范畴。从电磁场的角度来讲，任何环路都可以等效成一个能吸收特定波长电磁波的天线。而从电磁场里吸收到的能量耦合到电路里就会造干扰。

32. P49 第三段 This forms a microstrip transmission line and enables impedance matching. When low-speed data converters use external references it is necessary to utilize a clean voltage generator whose output impedance is low enough to avoid internal fluctuations greater than 1 LSB. This is not easy as the discrete-time operation of the data-converter draws large pulses of current to charge and discharge capacitances. 这部分我的理解是传输线要避免阻抗不匹配导致的信号反射，但我印象里计算步骤应该是先给出阻抗，然后倒推导信号源这边计算阻抗匹配，为什么说电压源输出阻抗越小越好呢？这不应该是输出电压最大的条件吗？还有就是大电流脉冲那里，这个充放电电容您能详细说一下吗？我不理解是哪部分。

这里讨论的不是高频里阻抗匹配问题，而是讨论external reference的驱动能力。reference阻抗足够低时才能减少settling error。

33. page 50-51 lead temperature and maximum soldering time 分别指什么？

lead temperature是说焊接的时候管脚的温度。比如做smt焊接的时候，管脚温度可以到350°C，但是管脚和芯片的core直接不是直接相连的，而是用bonding wire。通常在一段时间内，core的温度是低于lead temperature的，所以只要焊接时最大温度和时间不超过规定值，那么就不必担心芯片本身被损害的可能。这里推荐你看看芯片封装技术。

34. page 56公式2.2 为什么要去掉首尾编码部分呢？是在ADC中不重要吗？

DNL是两个相邻码的跳变电压之差，第一个和最后一个码已经在adc的输入范围的边缘，我们无法得到他们相邻的码的跳变电压，因为不存在相邻的码。

35. page 56 Hysteresis 这个关于迟滞的概念，我第一次看的时候认为是模拟输入已经超过了数字编码变化的极限，但是数字输出还没反应过来，中间有一个迟滞，这个理解对于我而言似乎更像是电路中的delay。但后来看了解释之后，我有点迷茫了，为什么要特意去提direction呢？我不知道该怎么去理解了。

迟滞我建议你看Baker的Schmitt trigger的部分。迟滞不是因为delay引起的，而是电路在不同条件下的参数不同导致的。

36. page 58 example 2.1 我不明白为什么要减去 $2^{(N-1)}$ 。

公式2.5实际上是我在后来的补充回答里提到的对INL进行Taylor级数展开表达式。做Taylor expansion要求在某个特定的输入值附近做展开，所以需要让输入在mid-code附近变化。这些问题时ADC测试技术里用到的，我的高级讨论课程里会涉及这些问题。对于初学者而言，我们不要去钻这些问题。一般来说在电路设计不会涉及，只有做产品才会涉及。

37. page 60, Analog Input Bandwidth 这部分我不是太理解为什么输入要用满量程的输入，是因为SNR吗？怕分量被噪声淹没？

原文："Analog Input Bandwidth: specifies the frequency at which a full-scale input of an ADC leads to a reconstructed output 3 dB below its low frequency value. This definition differs from what is used for amplifiers which usually use a small signal input." 这里说的是ADC的ERBW，在ADI Data Converter Handbook里有详细说明。使用满量程输入是因为这个时候adc一般性能最佳。

38. page 61, Glitch Power It can be due to a delay between bit controls or to timing mismatch in the analog sections. Normally its maximum occurs at half scale. 这部分我有两个疑问。第一个是bit controls和timing mismatch，bit controls我觉得可以理解为Digital to Analog Glitch Impulse里面开关的转换，当01... 11 to 10 ... 00时有一瞬间开关全部接地，后高位开关接高电平的过程，但timing mismatch大概是什么样的感觉呢？我不是太能想像出来。另一个问题是，为什么最大值会基本在正中间呢，明明是两个过程。

首先，从01... 11 to 10 ... 00的切换没有中间接地的过程，是直接切。timing mismatch是说每个bit的完成切换的时间不尽相同，有的bit快，有的bit慢。比如CDAC的切换过程中，

MSB的切换时间就比LSB长, 因为MSB电容大, 需要更长的时间去settling。最后, 这里需要根据每一种adc来分别进行讨论。以sar adc为例, 当01... 11 to 10 ... 00是sar adc在常规逐次逼近过程中最有可能发生所以bit极性发生变化的位置。这时对参考电源的负载变化是最大的, 所以最容易出现glitch。

39. page 62: "The loss in the SNR shows that the noise caused by the electronics is larger than the quantization noise." 量化噪声会随着信号幅值减小而减小吗?

这里注意对SNR定义的理解, Noise是指所有噪声, 而非只有量化噪声, 也即:

$$SNR = \log_{10} \left(\frac{P_{\text{signal}}}{N_{\text{q}} + N_{\text{other}}} \right)$$


量化噪声取决于ADC的分辨率和信号的最大幅度/参考源的电压, 也即对于某个特定的ADC, 其量化噪声是固定的。而electronics noise可以随信号幅度而变。倘若噪声能量与输入信号强度不相干, 则有

$$\Delta_{\text{SNR}} = P_{\text{signal1}}[\text{dB}] - P_{\text{signal2}}[\text{dB}]$$

比如, 一个12-bit ADC在满幅度输入时, 如果只考虑量化噪声时的理论信噪比是74dB, 当输入降到-0.5dB时, 理论信噪比应该有73.5dB, 而这张图上给出的数值是67dB, 也就是说噪声造成大概6.5dB的SNR降低。

40. page 62: "Therefore, the hypothetical converter of Fig. 2.12 is suitable for under-sampling a signal whose spectrum is in the second Nyquist zone."

这里首先涉及到Nyquist zone的概念。其定义参加下图



第二Nyquist zone是指 $f_s/2 - f_s$ 之间的频带。之所以这个ADC适合under sampling是因为它的SNR性能在第二Nyquist zone的衰减很小, 如果输入在第二Nyquist zone则刚好可以把频谱"无损"搬到第一Nyquist zone。

41. page 68: IMD上方 The plot shows that the SFDR in dBFS is independent of the input amplitude. Accordingly, the SFDR in dBc plot rises linearly. The SFDR is 0 dBc at -86 dBFS input. At this level the maximum spur is equal to the input. 这部分我不理解为什么一个是线性的, 一个是与输入幅值无关的。

请参考下图和data converter handbook。




Figure 5.17: Measuring DAC Spurious Free Dynamic Range (SFDR)

42. Bipolar output是什么？