Fakultet tehničkih nauka, Novi Sad Departman za računarstvo i automatiku Odsek za računarsku tehniku i računarske komunikacije

## I Kolokvijum II grupa

## Logičko projektovanje računarskih sistema I 14.12.2013


Zadatak se radi 60 minuta

## **NAPOMENA:**

Za potrebe kolokvijuma koristiti direktorijum C:\Temp\LPRS1\_RAXXX\_20YY\KOL1, gde XXX broj indeksa, a YY godina upisa. Rešenje zadatka treba da se nalazi u tom direktorijumu.

## ZADATAK:

U VHDL jeziku za opis fizičke arhitekture izvršiti sintezu digitalnog sistema prikazanog na Slici 1., koji služi za kontrolu semafora. Dati digitalni sistem sadrži: četvorobitni brojač modula 9 (opseg brojanja je 0-8), automat stanja koji kontroliše rad brojača signalom upisom vrednosti u brojač i dekodera koji generiše izlazne signale za kontrolu semafora.



Slika 1: Blok-šema digitalnog sistema

Ulazi digitalnog sistema:


- iCLK signal takta,
- inRST asinhroni reset signal, aktivan u stanju logičke nule.

Izlaz digitalnog sistema:

- **oR, oY i oG** – signali za kontrolu tri svetla semafora.

**Brojač** je modula 9. Sadržaj brojača se postavlja na nulu signalom inRST. Dozvolu upisa u brojač, kao i vrednost, generiše automat stanja, kao što je opisano grafom automata.

Automat stanja opisan je grafom na slici 2.



Slika 2: Graf stanja konačnog automata

**Dekoder** generiše izlazne signale iz sistema na sledeći način:

$$oY = \begin{cases} 1, & sCNT = 8\\ 0, & inače \end{cases}$$
 
$$oR = \begin{cases} 1, & sCNT \in \{3, 4, 5, 6, 7\}\\ 0, & inače \end{cases}$$
 
$$oG = \begin{cases} 1, & sCNT \in \{0, 1, 2, 3, 4, 5, 6, 7\}\\ 0, & inače \end{cases}$$