۱. در یک ضرب کننده ی ترتیبی add &shift به فرض اینکه عمل جمع ۱۰ نانوثانیه و عمل شیفت ۴ ثانیه زمان نیاز داشته باشد و با فرض اینکه عملیات جمع و شیف در دو پالس متوالی انجام میشوند، انجام ضرب 1010 × 0110 برحسب نانوثانیه چقدر زمان نیاز دارد؟ (برای مقایسه ها و مقداردهی اولیه زمانی در نظر نگیرید )

جواب:

تعداد شیفت = ۴

تعداد جمع = ۲


Tclock = max (4,10) = 10


Total = 10(4+2) = 60

۲.

اگر تاخیر زمانی یک FA برای تولید حاصل جمع و رقم نقلی به ترتیب برابر ۵۰ و ۴۰ نانوثانیه باشند، زمان لازم برای ضرب آرایه ای ۲ عدد ۴ بیتی چقدر است؟ (تاخیر گیت and برابر ۱۰ نانوثانیه است)

## جواب:





۳.

حداقل شرط لازم و کافی برای تشخیص دو عدد بی علامت A و B به طوری که  $A = A + \overline{B} + 1$  باشد، با استفاده از روش  $A + \overline{B} + A$  چیست؟ جواب:

بی علامت: S نمیشه گفت V=0 و C=1 نمیشه گفت

علامت دار:

S=0 -> V=0

S=1 -> V=1

=Z نميشه گفت

۴.


در دو جمع کننده ی ۸ بیتی با پیش بینی رقم نقلی CLA (Carry look ahead) و carry ripple اختلاف زمان آماده شدن حاصل جمع چقدر است؟

فرض کنید در هر جمع کننده ی تک بیتی در ۵۰ نانو ثانیه خروجی و رقم نقلی (carry) آن آماده می باشد و واحد CLA در ۱۵۰ نانو ثانیه هر carry را آماده می سازد.

جواب:

$$cla \rightarrow 50 + 150 = 200 \ ns$$
  
 $Ripple \rightarrow 8 \times 50 = 400 \ ns$   
 $\Delta = 200 ns$ 

شکل زیر طرح یک جمع کننده BCD یک رقمی را نشان میدهد. اگر تاخیر هر fa در محاسبه بیت های جمع و رقم نقلی را برابر Ripple و تاخیر هر and یا or را برابر dGate در نظربگیریم. بیشترین تاخیر، جمع کننده دهدهی ۲ رقمی که در آن از جمع کننده های carry adder استفاده شده، چقدر است؟




 $delay\ for\ BCD\ adder: 2d_{gate} + 4\ dFA$ 

 $delay\ total: 2\left(2d_{gate} + 4d_{FA}\right) + 3\ d_{FA}$ 

.٧

برای جمع دو عدد ۶۴ بیتی از واحدهای m-bit carry ripple adder و multiplexer طبق شکل زیر استفاده میکنیم. تاخیر جمع مذکور در چه مقدار m کمترین است؟



$$2m + 3 \times \frac{n}{m} < 2 \times n \to m = 32$$

در محاسبه دقیق m=8 و m=11 هم بدست میاید.