




پاسخ تمرین درس معماری کامپیوتر – تمرین اول استاد درس: دکتر زرندی نیمسال اول ۹۸–۹۹

سوال ۱:

الف:




سلسله مراتب حافظه هرمی به فرم مقابل است، که در آن انواع حافظه های استفاده شده را نمایش میدهیم و هر سطح با سرعت پاسخگویی از دیگری جدا شده است.

در این هرم هر موقع از بالا به پایین حرکت می کنیم، ظرفیت حافظه ها (گنجایش) و تاخیر آنها بیشتر (تاخیر بیشتر برابر سرعت پاسخگویی کمتر است) و قیمت بیتی کمتر (نسبت بیت به هزینه بیشتر) می شود.


ب:

طبق هرم حافظه، این کار باعث افزایش سرعت میشود ولی هزینهها سرسام آور می شود. (میتوان به جای اشغال شده هم اشاره کرد)

ج:



حافظه پویا (Dynamic ram) از یک خازن استفاده می کند و برای نوشتن بر روی آن یک ترانزیستور برای خط کنترلی آن می گذارند، شکل آن به صورت روبهرو است و مشکل آن سرعت پایینتر از SRAM است و همچنین مصرف توان زیاد آن (چون جنس عایق میان صفحات خازن ایده آل نیست پس از مدتی خازن تخلیه می شود و برای رفع این مشکل باید به صورت دوره ای اقدام به refresh کرد) ولی از SRAM ارزان تر است و مساحت کمتری دارد و در حافظه اصلی (Main memory) از این استفاده می شود.




حافظه ایستا (Static ram) از ۶ ترانزیستور (دو گیت NOT و دو ترانزیستور برای خط کنترلی نوشتن) تشکیل می شود، شکل آن به صورت مقابل است و از سرعت بالا و اتلاف انرژی کمتری نسبت به DRAM داراست ولی ساختن ۶ ترازیستور هزینه بیشتری دارد و مساحت بیشتری را می گیرد. در Cache از این نوع حافظه استفاده می شود.

استفاده از DRAM آسان تر است.

سوال ۲:

$$p: R_1 \leftarrow R_2 \\ p'q: R_1 \leftarrow R_3 \\ p'q': R_1 \leftarrow R_1 + R_2 + R_3$$

مدار:



. تمامی کلاک ها مشترک هستند

سوال ۳:

الف:

چون حافظه ای که میخواهیم ۱۶ بیتی است باید از دو تراشه حافظه برای نگاه داری هر لاین استفاده کنیم. برای داشتن ۴۰۹۶ لاین حافظه به  $\frac{4096}{128}$  جفت تراشه حافظه نیاز داریم.


برای decode کردن آدرس به ۵ بیت برای انتخاب یکی از ۳۲ جفت نیاز داریم. و به ۷ بیت برای انتخاب هر لاین از یکی از جفت ها نیاز داریم.

ب:

Interleaved یک تکنیک برای جبران سرعت نسبتاً کند DRAM است. در این تکنیک، حافظه اصلی به بانکهای حافظه تقسیم می شود که می توان به طور جداگانه و بدون هیچگونه وابستگی به دیگری ، به آنها دسترسی داشت.

برای مثال اگر ما ۴ بلوک حافظه داشته باشیم که هرکدام ۲۵۶ بایت است، در حالت عادی بلوک اول آدرس مجازی  $\cdot$  تا ۲۵۵، بلوک بعدی ۲۵۶ تا ۵۱۱ و به همین ترتیب سایر بلوک ها آدرس دهی خواهند شد. اما در حالت برگ شده، آدرس  $\cdot$  در بلوک اول، آدرس  $\cdot$  در بلوک دوم، آدرس  $\cdot$  در بلوک سوم و آدرس  $\cdot$  در بلوک چهارم است(به همین ترتیب سایر آدرس ها را در نظر بگیرید).

میتوان هر تعداد بلوک برای این نوع حافظه در نظر گرفت. شکل زیر حافظه برگ برگ شده 2-way را نشان میدهد.



خب پس میتوان با استفاده از ۳۲ بلوک که در هرکدام ۲ تراشه ۸\*۱۲۸ هست، این کار را انجام داد. سوال ۴:

in serial = 
$$0.7 \times 10 \, ns$$
  
+  $(0.3) (10 \, ns + (0.9) \times 20 ns + (0.1) \times (20 \, ns + 30 ns))$   
in parallel =  $0.7 \times 10 ns + 0.3 \times 0.9 \times 20 ns + 0.3 \times 0.1 \times 30 \, ns$ 

سوال ۵:

در این دستورات فلیپ فلاپ های S، S0 ، S1 ، S3 فلیپ فلاپ های کنترلی هستند که در هر دستور، ریز دستور بعدی را برای اجرا مشخص میکند. اولین سیگنالی که فعال است، S(start) میباشد. در S1 یک کپی از S2 در S3 ذخیره میشود. در S3 مکمل یک میشود و در S4 ، مکمل دو میشود. در S4 ، S3 بدست آید و در S4 ، در صورتی که حاصل این تفریق منفی با S4 جمع میشود تا در واقع حاصل S5 بدست آید و در S6 ، در صورتی که حاصل این تفریق منفی

R3 باشد، عکس عمل تفریق صورت میگیرد تا مقدار قبلی بازیابی گردد و اگر حاصل منفی نبود یک واحد به اضافه میشود و دوباره F2 تکرار میشود. این تکرار باعث میشود تعداد R0 هایی که در R2 وجود دارند در R3 قرار گیرد و در R2 نیز باقی مانده قرار گیرد.

پس محتویات R2 بر R0 تقسیم میشود. R3 خارج قسمت و R2 باقی مانده است. سوال 8:

in case 1: res = hit time + miss rate × miss penalty =  $4 + 0.05 \times 100$ = 9ns

in case  $2:5+0.03 \times 100 = 8ns$  زمان دسترسی ما به طور متوسط یک نانوثانیه کاهش میابد.