Taller: Recorridos Virtuales de Sitios de Interés de Ciudad Victoria


Dr. Marco Aurelio Nuño Maganda,
Ing. Hestybalyz Jackelyn Fernández Cantú,
Ing. Ángela Marisol Meléndez Fuentes


Universidad Politécnica de Victoria
Laboratorio de Sistemas Inteligentes /Maestría en Ingeniería
mnunom@upv.edu.mx

Octubre de 2026

"On-Device Learning of Indoor Location for WiFi Fingerprint Approach" (1)

- Determinar la ubicación de personas/objetos móviles en interiores es un problema abierto
- Se propuso un sistema basado en ML, para procesar las intensidades de señal de los puntos de acceso y de esta forma poder conocer la ubicación de manera precisa







* Marco Aurelio Nuño-Maganda, Hiram Herrera-Rivas, Cesar Torres-Huitzil, Heidy Marisol Marín-Castro, and Yuriria Coronado-Pérez. "On-Device Learning of Indoor Location for WiFi Fingerprint Approach". In: *Sensors* 18.7 (July 2018). https://doi.org/10.3390/s18072202, Article ID: **2202**, **ISSN: 1424-8220**


“On-Device Learning of Indoor Location for WiFi Fingerprint Approach” (2)















"Robust Smartphone-based Human Activity Recognition using a Tri-axial Accelerometer" (1)

Componentes:

- Captura de datos del acelerómetro del teléfono
- Procesar los datos empleando algoritmos de ML previamente entrenados, para determinar el tipo de actividad llevada a cabo por el usuario




* César Torres-Huitzil and **Marco Aurelio Nuño-Maganda**. "Robust Smartphone-based Human Activity Recognition using a Tri-axial Accelerometer". In: *6th IEEE Latin American Symposium on Circuits and Systems*. https://doi.org/10.1109/LASCAS.2015.7250435 ISBN: 978-1-4799-8332-2. Feb. 2015


“Robust Smartphone-based Human Activity Recognition using a Tri-axial Accelerometer” (2)

Componentes:

- Se empleo una red neuronal jerárquica
- Se midió el desempeño de la bateria y los tiempos de los principales pasos


Smartphone device	Preprocessing (ms)	Feature extraction (ms)	Classifier (ms)
Samsung Galaxy Ace ARM 11, 832 MHz, 278 MB Android 2.3.6, 1350 mAh	185	553 (550)	573
Samsung Galaxy S Cortex-A8, 1 GHz, 512 MB Android 2.1, 1500 mAh	56	161 (160)	195
Samsung Galaxy Note II Cortex-A9, 1.6 GHz, 2 GB Android 4.1.1, 3100 mAh	35	146 (145)	156





“Computer vision based real-time vehicle tracking and classification system” (1)

- Detección y conteo de autómoviles
- Videos capturados desde pueden peatonales
- Detectar regiones de movimiento




* Raul Humberto Peña-González and **Marco Aurelio Nuño-Maganda**. “Computer vision based real-time vehicle tracking and classification system”. In: *2014 IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS 2014)*. http://doi.org/10.1109/MWSCAS.2014.6908506ISBN: 978-1-4799-4132-2. Aug. 2014, pp. 679–682

“Computer vision based real-time vehicle tracking and classification system” (2)


Seguimiento y Clasificación de Vehículos (2)

- Se capturaron videos de diferentes ubicaciones
- Se estimó la densidad de flujo de trafico y por tipo de vehiculo
- Idea original: detectar conductores usando telefono celular al manejar



“Area-time efficient implementation of local adaptive image thresholding in reconfigurable hardware” (1)


- La binarización de imágenes es el proceso que convierte el nivel de grises para distinguir objetos de regiones del fondo.
- El umbral adaptativo local ofrece una resultados adecuados pero tiene un alto costo computacional.
- Se presenta una implementación de hardware reconfigurable para acelerar el algoritmo de Bernsen.



* César Torres-Huitzil and **Marco Aurelio Nuño-Maganda**. “Area-time efficient implementation of local adaptive image thresholding in reconfigurable hardware”. In: *ACM SIGARCH Computer Architecture News* 42.4 (Sept. 2014). https://doi.org/10.1145/2693714.2693721, **ISSN: 0163-5964**, pp. 33–38

“Area-time efficient implementation of local adaptive image thresholding in reconfigurable hardware” (2)


- El algoritmo de Bernsen requiere dos módulos HGW trabajando en paralelo (max y min filtros).
- Se emplean memorias BlockRAM (embebida dentro del FPGAs).
- La unidad de control genera las direcciones de la memoria externa tanto para leer y almacenar los datos de la memoria de entrada y salida, en función del tamaño de la imagen y del núcleo.



"Area-time efficient implementation of local adaptive image thresholding in reconfigurable hardware" (3)


Se implemento un Pipeline de 3 etapas:


- La primera etapa procesa ventanas de tamaño k a partir de los pixeles de entrada.
- La segunda etapa comienza a operar después de k ciclos de reloj.
- La tercera etapa fusiona una vez que la segunda etapa completa el cálculo de $k/2$ muestras de salida.



“Area-time efficient implementation of local adaptive image thresholding in reconfigurable hardware” (4)


- FPGAs Atlys y VHDL.
- Se comparan diferentes tamaños de ventana para una imagen de resolución 2160 $\times$ 1440.
- Se compararon diferentes tamaños de imagen obteniendo una resolución de video de 30 FPS.






“Detección de Llantas Basada en Imágenes” (1)

- El estudiante había trabajado en CAPUFE
- Tener un mecanismo que evitara que los vehiculos pagaran menos peaje debido a errores de registro
- Contar de manera automática el número de ejes de los vehículos








* Luis Rodolfo García-García, **M. A. Nuño-Maganda**, and Yahir Hernández-Mier. “Detección de Llantas Basada en Imágenes”. In: *Avances en Tecnologías de la Información, Mecatrónica y Tecnología de los Materiales* (Sept. 2014). **ISBN: 978-607-00-8778-3**, pp. 39–42

“Detección de Llantas Basada en Imágenes” (2)

- Detectar el vehiculo
- Acotar las zonas de interes
- Aplicar filtrado a los frames individuales
- Detectar contornos para reducir la región de búsqueda de las regiones circulares
- Aplicar detección de circulos y generar como resultado el número de ejes








"Embedded Image Processing System for Automatic Page Segmentation of Open Book Images" (1)

Componentes:

- Una cama para libros abiertos
- Un mecanismo para cambiar de página a través de uns servomotores
- Un sistema de iluminación



* Victor Rodríguez-Osoria, **Marco Aurelio Nuño-Maganda**, Yahir Hernández-Mier, and Cesar Torres-Huitzil. "Embedded Image Processing System for Automatic Page Segmentation of Open Book Images". English. In: *Advances in Visual Computing*. Vol. 8888. Lecture Notes in Computer Science. http://dx.doi.org/10.1007/978-3-319-14364-4_51 **ISBN: 978-3-319-14363-7**. Springer International Publishing, Dec. 2014, pp. 531–540. DOI: 10.1007/978-3-319-14364-4_51. URL: http://dx.doi.org/10.1007/978-3-319-14364-4_51

“Embedded Image Processing System for Automatic Page Segmentation of Open Book Images” (2)

- Una cámara de alta definición para capturar fotografías de ambas páginas
- Una computadora Embebida con la cámara conectada para procesar la imágen e integrar el libro digitalizado en formato PDF.
- Nucleo: Un sistema de visión para detectar automáticamente los límites de las páginas y cortas para generar el documento




“Embedded Image Processing System for Automatic Page Segmentation of Open Book Images” (3)




(a) Input image




(b) Median filtered input image



(c) Edges obtained from median filtered image




(d) Line and Corner Detection.

#	Scanned	Left page	Right page
1			
2			
3			

"Implementación de un Ambiente de Simulación Virtual en 3D para el Robot de Servicio SerBot I" (1)

- Prototipo SerBot I
- Modelo 3D del Robot
- Modelo 3D del entorno
- Plataforma: PC de escritorio





a) b)

* Gustavo Bujano-Guzmán, Erick Noel Pérez-Hernández, **Marco Aurelio Nuño-Maganda**, and Hector Hugo Aviles-Arriaga. "Implementación de un Ambiente de Simulación Virtual en 3D para el Robot de Servicio SerBot I". In: *Congreso Internacional de Investigación* 5.3 (Nov. 2013). ISSN:1945-5351, pp. 368–372

“Implementación de un Ambiente de Simulación Virtual en 3D para el Robot de Servicio SerBot I” (2)

- A partir de los planos de los edificios y de las fotografías, se construyó un prototipo del entorno
- El plano permitía determinar en donde esta ubicadas paredes y puertas






a) b)


“Implementación de un Ambiente de Simulación Virtual en 3D para el Robot de Servicio SerBot I” (3)

- Se implementaron controles para movimiento del Robot y del cambio de Vista
- En robot podía avanzar hacia adelante (moviendo las ruedas en la misma dirección) pero girar moviendo una rueda y dejando la otra quieta



"A Novel Strategy for Image Segmentation of Latent Fingerprints" (1)

- Automatic Fingerprint Identification Systems (AFIS) are very important due to their security applications.
- The main stages of AFIS involves several image processing operators.
- The adequate processing of the fingerprint image is important



* Eliza Ruiz-Echartea, Miguel Morales-Sandoval, **Marco Aurelio Nuño-Maganda**, and Yahir Hernández-Mier. "A Novel Strategy for Image Segmentation of Latent Fingerprints". In: *22nd International Conference on Electrical, Communications, and Computers*. https://doi.org/10.1109/CONIELECOMP.2012.6189908 ISBN: 978-1-61284-1325. Feb. 2012, pp. 196–201


"A Novel Strategy for Image Segmentation of Latent Fingerprints" (2)

Estrategia propuesta:


1. Compute gradient and gradient magnitude.
2. Normalize the pixel values to the range [0 255].
3. Binarize the normalized image.
4. Apply a mean filter to the binarized image
5. Binarize the image obtained
6. Find the label matrix.
7. Find the label with the high number of instances.
8. Detect the largest region of interest.



1. Original image



2. Gradient magnitude



3. Normalization



4. Binarization



5. Mean Image



6. Final Binarization




7. Final Image Segmentation

“A Novel Strategy for Image Segmentation of Latent Fingerprints” (2)

We compared the proposed method against the most representative segmentation algorithms

- Our method achieves the better results, producing as result of segmentation a single region and discarding no relevant information in the latent fingerprint.
- Images that have high contrast between the peaks and valleys that remark the borders in the image performs better.



"Physician software interface for an intelligent glucose monitor" (1)

- Los pacientes con diabetes tipo 1 o 2 requieren checar varias veces al día sus niveles de glucosa
- La mayoría de los dispositivos comerciales almacenan el historia de lecturas de glucosa en el dispositivo.
- Se desarrollo un monitor de glucosa inteligente (IGM).
- El médico puede obtener los datos del dispositivo a través de una aplicación de esritorio (PSI).
- Herramientas:
  - C++ para el IGM.
  - Java para el PSI.

---


* **Marco Aurelio Nuño-Maganda**, Yahir Hernández-Mier, Hiram Herrera-Rivas, Judith Cornejo-Barrera, and Eduardo Pérez-Lainez. "Physician software interface for an intelligent glucose monitor". In: *Circuits and Systems for Medical and Environmental Applications Workshop (CASME)*. Publicado. Jan. 2012

“Physician software interface for an intelligent glucose monitor” (2)

Componentes

- Microcontrolador.
- LCD Display.
- Sensor de Glucosa.
- Real time clock.
- Interfaz USB .
- Interfaz para obtenr datos de las tiras de sensado de glucosa.

Un menú permite al usuuario interactuar con el IGM.






“Physician software interface for an intelligent glucose monitor” (3)

La interfaz de médico permite las siguientes acciones:

- Obtener y almacenar los datos de las lecturas de glucosa del IGM, y generar informes.
- Configurar el perfil médico del paciente, en base a esto, el IGM recomienda las dosis de insulina



"An FPGA Implementation to Detect Selective Cationic Antibacterial Peptides" (1)


- Las proteínas y los péptidos son componentes fundamentales de las células que llevan a cabo una importante función biológica.
- La identificación de péptidos antibacterianos catiónicos selectivos (SCAP), que pueden utilizarse en el tratamiento de diferentes enfermedades.
- El cálculo de las propiedades fisicoquímicas es considerado un problema informático de alto rendimiento.
- Se implementaron una arquitectura hardware que evalua cuatro propiedades fisicoquímicas útiles en la identificación de secuencias de péptidos con potencial actividad antibacteriana selectiva.

---

* Carlos Polanco-González, **Marco Aurelio Nuño-Maganda**, Miguel Arias-Estrada, and Gabriel del Río. "An FPGA Implementation to Detect Selective Cationic Antibacterial Peptides". In: *PLoS ONE* 6.6 (June 2011). https://doi.org/10.1371/journal.pone.0021399, **ISSN: 1932-6203, Indexado SCI**, e21399. DOI: 10.1371/journal.pone.0021399

"An FPGA Implementation to Detect Selective Cationic Antibacterial Peptides" (2)

- Se propone una arquitectura hardware con 4 bloques básicos, cada bloque realiza cada uno de los 4 fisicoquímicos cálculos de propiedades.
- Hydrophobicity Hardware Module (HHM).
- Mean Net Charge Hardware Module (MNCHM).
- Isoelectric Point Charge Hardware Module (IPCHM).
- Helical Hydrophobic Moment Hardware Module (HHMHM).



"An FPGA Implementation to Detect Selective Cationic Antibacterial Peptides" (3)


- Cada secuencia de péptidos estaba representada por un punto fijo número y generado por la placa FPGA, eliminando así el sobrecarga debido a la comunicación de datos CPU-FPGA.
- Los péptidos usados en este estudio estan formados por cadenas de 9 aminoácidos (20 posibles aminoacidos diferentes, 5 bits para su codificación), implicando 45 bits para cada péptido.
- Para generar todas las secuencias de péptidos generadas y evaluadas en la tarjeta FPGA se utilizó un contador binario.

- La implementación tiene la misma precisión que la versión de software del mismo.
- Individualmente, cada uno de los 4 cálculos de propiedades fisicoquímicas se aceleraron de 17 a 195 veces con la implementación FPGA propuesta.

Algorithm	Execution Time (Hardware)	Execution Time (Software)
MC	0.107 ms	14.39 ms
MH	0.157 ms	14.39 ms
pI	0.157 ms	30.76 ms
μH	14.5 ms	249.2 ms
Average	5.15 ms	23.61 ms

“Hardware implementation of spiking neural network classifiers based on backpropagation-based learning algorithms” (1)


- Las Redes Neuronales Pulsantes (SNN) son tema de investigación relevante debido a la plausibilidad biológica mostrada por estos modelos.
- Un estudio comparativa acerca de implementaciones en FPGA de clásicos y pulsantes arrojó que estos últimos son menos voraces respecto al uso de hardware en compración con los modelos de segunda generación.
- Dependiendo del umbral de la neurona, cuando el potencial neuronal alcanza es alcanzado la neurona emite un pico de salida.



* **Marco Aurelio Nuño-Maganda**, Miguel Arias-Estrada, César Torres-Huitzil, and Bernard Girau. “Hardware implementation of spiking neural network classifiers based on backpropagation-based learning algorithms”. In: *Proceedings of the 2009 international joint conference on Neural Networks*. IJCNN'09. https://doi.org/10.1109/IJCNN.2009.5178912 ISBN: 978-1-4244-3549-4. Atlanta, Georgia, USA: IEEE Press, June 2009, pp. 2318–2325. URL: http://dl.acm.org/citation.cfm?id=1704555.1704605


"Hardware implementation of spiking neural network classifiers based on backpropagation-based learning algorithms" (2)

- Procesador Neural (NP) implementa las operaciones de cada neurona.
- Los NPs se agrupan en un módulo mas complejo, denominado Procesador de Capa de Redes Pulsantes (SNLP), que permite que cada neurona comparta una memoria donde se almacena los pesos y los retados de entrada.
- Los SNLP pueden instanciarse para tantas capas como sea necesario.
- Existe una interfaz hacia la memoria externa y una unidad de control.




"Hardware implementation of spiking neural network classifiers based on backpropagation-based learning algorithms" (3)


- Un módulo de aprendizaje (LM) se encarga de hacer el ajuste de los pesos dependiendo de la tarea específica que debe ser aprendida.
- Un enrutador se encarga de sincronizar la transmisión de los datos entre los módulos dependiendo de la etapa de procesamiento.
- Existe un pipeline de N etapas dependiendo del número de SNLPs que se incorporen al sistema.



"Hardware implementation of spiking neural network classifiers based on backpropagation-based learning algorithms" (4)


- Se probó con un conjunto de datos de 128 filas por 4 columnas generado aleatoriamente.
- Se obtuvó el tiempo de ejecución para diferentes topologías utilizando 2 SNLP con varios NPs (4, 8 y 16).
- Las topologías probadas contienen 3 capas de neuronas, y el número de neuronas por capa varía desde 64 neuronas por capa oculta y de salida hasta 256 neuronas por capa oculta y de salida.
- Se compara el tiempo de ejecución en SW vs el tiempo de ejecución en Hardware para diferentes configuraciones.





"Real-Time FPGA-Based Architecture for Bicubic Interpolation: An Application for Digital Image Scaling" (1)


- Existe una variedad de técnicas de interpolación que pueden ser utilizado para funciones tales como ampliar o reducir la tamaño de una imagen.
- Los tres algoritmos muy utilizados son: vecino más cercano, bilineal y bicúbica.



* **Marco Aurelio Nuño-Maganda** and Miguel Arias-Estrada. "Real-Time FPGA-Based Architecture for Bicubic Interpolation: An Application for Digital Image Scaling". In: *Proceedings of the 2005 International Conference on Reconfigurable Computing and FPGAs (ReConFig'05) on Reconfigurable Computing and FPGAs*. https://doi.org/10.1109/RECONFIG.2005.34 ISBN: 0-7695-2456-7. Puebla, México: IEEE Computer Society, Sept. 2005, pp. 1–. DOI: 10.1109/RECONFIG.2005.34. URL: http://dl.acm.org/citation.cfm?id=1114693.1115246

“Real-Time FPGA-Based Architecture for Bicubic Interpolation: An Application for Digital Image Scaling” (2)

- Un conjunto de procesadores de zoom (ZP) realizan el operaciones entre los píxeles de la imagen de entrada y los coeficientes de interpolación, generando como salida el pixel de la imagen resultante.
- La interpolación bicúbica requiere una vecindad de 16 píxeles, 16 operaciones de punto flotante y hay similitud con procesado de ventana.
- En la implementación actual, se utiliza un Pipeline de N etapas para acelerar el procesamiento de la interpolación.



"Real-Time FPGA-Based Architecture for Bicubic Interpolation: An Application for Digital Image Scaling" (3)

- Se comparó el trabajo propuesto con otros trabajos existentes en la literatura
- El trabajo propuesto procesa una imágen en 3.5 ms, mientras que el más cercano requería de 11 ms.
- La implementación de la interpolación del lado de la PC requirió de 50ms para completarse.

Comparison						
Implementation	Frequency	Processing Time	Image Dimensions	FPGA Device	CLBs	Block RAMs
Software	2,4 Ghz	50 ms	640 x 480	na	na	na
[4]	34 Mhz	11 ms	600 x 600	Virtex-E	na	na
[5]	30 Mhz	35 ms	522 x 128	XC4000	na	na
[6]	50 Mhz	Na	600 x 800	na	1047	na
[7]	25 Mhz	30 ms	512 x 512	Spartan-II	329	3
HABI	100 Mhz	3.50 ms	640 x 480	Virtex-II Pro	890	28


"Three Video Applications using an FPGA based pyramids implementation: Tracking, Mosaics and Stabilization" (1)

En ese artículo se reportan dos arquitecturas hardware:

- Estimación de la pirámide de imágenes
- Calcular la correlación entre dos imágenes


Tres aplicaciones:


- Seguimiento.
- Estabilización.
- Generación de mosaicos.




* **Marco Aurelio Nuño-Maganda**, Miguel Arias-Estrada, and Claudia Feregrino-Uribe. "Three Video Applications using an FPGA based pyramids implementation: Tracking, Mosaics and Stabilization". In: *IEEE International Conference on Field Programmable Technology*. https://doi.org/10.1109/FPT.2003.1275771 ISBN: 978-0-7803-8320-3. Dec. 2003, pp. 336–339


“Three Video Applications using an FPGA based pyramids implementation: Tracking, Mosaics and Stabilization” (2)





"Three Video Applications using an FPGA based pyramids implementation: Tracking, Mosaics and Stabilization" (3)






Una Arquitectura FPGA para la Pirámide Multiresolución (1)

- Proyecto de asignatura de maestría: Implementación de la Pirámide en la tarjeta RC100 de Celoxica.
- Entrada: Video en RCA, Salida a monitor VGA.







* **Marco Aurelio Nuño-Maganda**. *Una Arquitectura FPGA para la Pirámide Multiresolución*. Tesis de Licenciatura con Mención Honorífica. Universidad Americada de Acapulco. Facultad de Ingeniería en Computación (incorporada a la Universidad Nacional Autónoma de México). Dec. 2002

Arquitectura Propuesta

- Procesamiento de video en tiempo real.
- Procesamiento simultaneo (doble búffer): Un proceso almacenaba un frame de memoria, mientras que otro procesaba el frame previamente almacenado.
- Lenguaje: Handel-C (RIP).
- DK1 Design Suite.
- FPGA: Spartan-II.
- Tarjeta: RC-100 de Celoxica.

