

同济大学计算机系

数字逻辑课程实验报告



学 号 2351520

姓 名 毛星博

专 业 计算机科学与技术

授课老师 张冬冬

6.7_1 计数器

一、实验内容

1) 计数器

计数器的功能是记忆脉冲的个数，它是数字系统中应用最广泛的基本时序逻辑构件。计数器所能记忆脉冲的最大数目称为该计数器的模，用 M 表示。构成计数器的核心元件是触发器。图 6.7.1 所示为 3 位同步模 8 计数器逻辑图，它由 3 个 JK 触发器组成。所有触发器的时钟都与同一个时钟脉冲源连接在一起，每一个触发器的状态变化都与时钟脉冲同步，计数器的模 $M=2^3=8$ 。（注：各触发器工作前要清 0）。表 6.7.1 是模 8 计数器的状态转移表。





图 6.7.1 计数方式构成的同步模 8 计数器

表 6.7.1 模 8 计数器的状态转移表

时钟 个数	PS (现 态)			NS (次 态)			时钟 个数	PS (现态)			NS (次态)		
	Q ₂	Q ₁	Q ₀	Q ₂	Q ₁	Q ₀		Q ₂	Q ₁	Q ₀	Q ₂	Q ₁	Q ₀
1	0	0	0	0	0	1	5	1	0	0	1	0	1
2	0	0	1	0	1	0	6	1	0	1	1	1	0
3	0	1	0	0	1	1	7	1	1	0	1	1	1
4	0	1	1	1	0	0	8	1	1	1	0	0	0
							9 (循 环)	0	0	0	0	0	1

二、硬件逻辑图：



三、模块建模

```

module Counter8(
input CLK, //时钟信号，上升沿有效
input rst_n, //异步复位信号，低电平有效
output reg [2:0] oQ, //二进制计数器输出
output [6:0] oDisplay //七段数字显示管输出
);

wire [2:0] temp_oQ;
wire [2:0] temp_oQn;
wire iQ1,iQ2;

JK_FF FF0(CLK,1,1,rst_n,temp_oQ[0],temp_oQn[0]);
assign iQ1=temp_oQ[0];

JK_FF FF1(CLK,iQ1,iQ1,rst_n,temp_oQ[1],temp_oQn[1]);
and(iQ2,temp_oQ[0],temp_oQ[1]);

JK_FF FF2(CLK,iQ2,iQ2,rst_n,temp_oQ[2],temp_oQn[2]);

reg [3:0] display_oQ;
always @*
begin
oQ = temp_oQ;
display_oQ[3]=0;
display_oQ[2:0]=oQ;
end

```

```

end

wire [6:0] temp_display;
display7 display7(display_oQ,temp_display);
assign oDisplay = temp_display;

endmodule

```

四、测试模块建模

```

module Counter8_tb();
    reg CLK, rst_n;
    wire [2:0] oQ;
    wire [6:0] oDisplay;

    Counter8 uut(CLK, rst_n, oQ, oDisplay);

    initial begin
        rst_n = 0;
        CLK = 0;
        #10 rst_n = 1;
        #200 rst_n = 0;
    end

    always
        #5 CLK=~CLK;


endmodule

```


五、实验结果

（该部分可截图说明，要求 logisim 逻辑验证图、modelsim 仿真波形图、以及下板后的实验结果贴图（实验步骤中没有下板要求的实验，不需要下板贴图））

Modelsim 仿真波形图：











Logisim 逻辑验证




综合下板

● XDC 文件配置：

变量	CLK	RST_n	oQ[0]~[2]	oDisplay[0]~[6]
N4 板上的 管脚	CLK (E3)	BTNU (M18)	LD0~2 (H17、 K15、 J13)	CA (T10)、CB (R10)、 CC (K16)、CD (K13)、 CE (P15)、CF (T11)、 CG (L18)





一直循环...

经验证，符合逻辑。

6.7_2 分频器

一、实验内容

2) 分频器

每一个计数器的脉冲输出频率等于其输入时钟频率除以计数模值, 因此我们可以很容易地利用计数器由一个输入时钟信号获得分频后的时钟信号, 这种应用称为分频。在本实验中, 要求同学采用 Verilog HDL 行为描述方法设计一个分频器。

二、硬件逻辑图：无

三、 模块建模

```
module Divider (  
    input I_CLK, //输入时钟信号，上升沿有效  
    input rst, //同步复位信号，高电平有效  
    output reg O_CLK //输出时钟  
);  
    parameter count = 10;  
    integer n = 1;  
    initial O_CLK = 0;  
  
    always @(posedge I_CLK) begin  
        if(rst)  
            O_CLK <= 0;  
        else begin  
            if(n < count)  
                n <= n + 1;  
            else begin  
                n <= 1;  
                O_CLK = ~O_CLK;  
            end  
        end  
    end  
end  
  
endmodule
```

四、测试模块建模

```
module Divider_tb();  
    reg I_CLK;  
    reg rst;
```

```

wire O_CLK;

Divider uut(I_CLK,rst,O_CLK);


initial begin
    I_CLK=1;
    rst = 0;
    #300 rst=1;
end

always
    #5 I_CLK=~I_CLK;
endmodule

```

五、实验结果


1.Modelsim 仿真波形图



2.综合下板

XDC 文件配置:

变量	I_CLK	Rst	O_CLK
N4 板上的管脚	CLK (E3)	BTNU (M18)	LD0 (H17)



经验证，符合逻辑。