

同济大学计算机系

数字逻辑课程实验报告



学 号 2351520

姓 名 毛星博

专 业 计算机科学与技术

授课老师 张冬冬

6.9 行为级 ALU 实验

一、实验内容

ALU 是负责运算的电路。ALU 必须实现以下几个运算：加 (ADD)、减 (SUB)、与 (AND)、或 (OR)、异或 (XOR)、置高位立即数 (LUI)、逻辑左移与算数左移 (SLL)、逻辑右移 (SRL) 以及算数右移 (SRA)、SLT、SLTU 等操作。输出 32 位计算结果、carry(借位进位标志位)、zero(零标志位)、negative(负数标志位) 和 overflow(溢出标志位)。

本实验实现 ALU 的基本思想是：在操作数输入之后将所有可能的结果都计算出来，通过操作符 aluc 的输入来判别需要执行的操作来选择需要的结果进行输出。图 6.30 所示为本实验的 ALU 参考原理图。表 6.22 所示为 aluc 的值所对应的运算。表 6.23 所示为 ALU 标志位规则。




图 6.30 ALU 的原理图

表 6.22 aluc 的值所对应的运算

	aluc[3]	aluc[2]	aluc[1]	aluc[0]
Addu=a+b 无符号	0	0	0	0
Add=a+b 有符号	0	0	1	0
Subu=a-b 无符号	0	0	0	1
Sub=a-b 有符号	0	0	1	1
And=a & b	0	1	0	0
Or=a b	0	1	0	1
Xor=a ^ b	0	1	1	0
Nor=~ (a b)	0	1	1	1
Lui={b[15:0],16'b0}	1	0	0	X
Slt=(a<b)?1:0 有符号	1	0	1	1
Sltu=(a<b)?1:0 无符号	1	0	1	0
Sra=b>>>a	1	1	0	0
Sll/Sla=b<<<a	1	1	1	X
Srl=b>>>a	1	1	0	1

表 6.23 ALU 标志位规则

zero 标志位	1. $Z=1$ 表示运算结果是零, $Z=0$ 表示运算结果不是零。 2. 对于 Slt 和 Sltu 运算, 如 $a-b=0$, 则 $Z=1$, 表示进行比较的两个数大小相等。 3. 所有运算均影响此标志位。
carry 标志位	1. 无符号数加法运算 (Addu) 发生上溢出, 则该标志位为 1。 2. 无符号数减法运算 (Subu) 发生下溢出, 则该标志位为 1。 3. 无符号数比较运算 (Sltu), 如 $a-b<0$, 则该标志位为 1。 4. 移位运算, 该标志位为最后一次被移出的位的数值 (在移位模块实现)。 5. 其他运算不影响此标志位。
negative 标志位	1. 有符号数运算 Add 和 Sub, 操作数和运算结果均采用二进制补码的形式表示, $N=1$ 表示运算的结果为负数, $N=0$ 表示结果为正数或零。 2. 有符号数比较运算 (Slt), 如果 $a-b<0$, 则 $N=1$ 。 3. 其他运算, 运算最终结果的最高位 $r[31]$ 为 1, 则 $N=1$ 。
overflow 标志位	1. 对于有符号号加减法运算 (Add 和 Sub), 操作数和运算结果均采用二进制补码的形式表示, 有溢出时该标志位 $o=1$ 。 2. 只有有符号号加减法运算影响此标志位。

二、模块建模

```

module alu(
input [31:0] a, //32 位输入, 操作数 1
input [31:0] b, //32 位输入, 操作数 2
input [3:0] aluc, //4 位输入, 控制 alu 的操作
output reg [31:0] r, //32 位输出, 由 a、b 经过 aluc 指定的操作生成
output reg zero, //0 标志位
output reg carry, // 进位标志位
output reg negative, // 负数标志位
output reg overflow // 溢出标志位
);
integer i;

always @*
begin
    if(aluc == 4'b0000)
    begin
        r = a+b;
        if(r == 0) zero = 1;
        else zero = 0;
        if(((a[31]==1||b[31]==1)&& r[31]==0)|| (a[31]==1&&b[31]==1)) carry = 1;
        else carry = 0;
        if (r[31] == 1) negative = 1;
        else negative = 0;
    end
end

```

```

else if(aluc==4'b0010)
begin
    r = a + b;
    if (r == 0) zero = 1;
    else zero = 0;
    if (r[31] == 1) negative = 1;
    else negative = 0;
    if(r[31]!=a[31] && r[31]!=b[31]) overflow=1;
    else overflow=0;
end

```

```

else if(aluc==4'b0001)
begin
    r = a - b;
    if (r == 0) zero = 1;
    else zero = 0;
    if (a < b) carry = 1;
    else carry = 0;
    if (r[31] == 1) negative = 1;
    else negative = 0;
end

```

```

else if(aluc==4'b0011)
begin
    r = a - b;
    if (r == 0) zero = 1;
    else zero = 0;
    if (r[31] == 1) negative = 1;
    else negative = 0;
    if (r[31]!=a[31]&&r[31]==b[31]) overflow=1;
    else overflow = 0;
end

```

```

else if(aluc==4'b0100)
begin
    r = a & b;
    if (r == 0) zero = 1;
    else zero = 0;
    if (r[31] == 1) negative = 1;
    else negative = 0;
end

```

```

else if(aluc==4'b0101)
begin

```

```

    r = a | b;
    if (r == 0) zero = 1;
    else zero = 0;
    if (r[31] == 1) negative = 1;
    else negative = 0;
end

else if(aluc==4'b0110)
begin
    r = a ^ b;
    if (r == 0) zero = 1;
    else zero = 0;
    if (r[31] == 1) negative = 1;
    else negative = 0;
end

else if(aluc==4'b0111)
begin
    r = ~(a | b);
    if (r == 0) zero = 1;
    else zero = 0;
    if (r[31] == 1) negative = 1;
    else negative = 0;
end

else if(aluc==4'b1000||aluc==4'b1001)
begin
    r = {b[15:0], 16'b0};
    if(r==0) zero=1;
    else zero=0;
    if(r[31]==1) negative=1;
    else negative=0;
end

else if(aluc==4'b1011)
begin
    if ($signed (a) < $signed(b))  r = 1;
    else r=0;
    if (a == b) zero = 1;
    else zero = 0;
    if($signed (a)<$signed(b)) negative = 1;
    else negative = 0;
end

```

```

else if(aluc==4'b1010)
begin
    r = (a < b) ? 1 : 0;
    if (a == b) zero = 1;
    else zero = 0;
    if (r[31]==1) negative = 1;
    else negative = 0;
    if(a<b) carry=1;
    else carry=0;
end

else if(aluc==4'b1100)
begin
    if(a!=0) carry=b[a-1];
    else carry=0;

    if (b[31] == 1) begin
        r= b >> a;
        for (i = 0; i < a; i = i + 1)
            r[31 - i] = 1;
        end
    else begin
        r = b >> a;
        for (i = 0; i < a; i = i + 1)
            r[31 - i] = 0;
        end

    if (r == 0) zero = 1;
    else zero = 0;
    if (r[31] == 1) negative = 1;
    else negative = 0;
end

else if(aluc==4'b1110||aluc==4'b1111)
begin
    if(a==0) carry=0;
    else carry = b[32-a];
    r = b << a;
    if (r == 0) zero = 1;
    else zero = 0;
    if (r[31] == 1) negative = 1;
    else negative = 0;
end

```

```

else if(aluc==4'b1101)
begin
    if(a!=0) carry=b[a-1];
    else carry=0;

    r = b >> a;
    for (i = 0; i < a; i = i + 1)
        r[31 - i] = 0;

    if (r == 0) zero = 1;
    else zero = 0;
    if (r[31] == 1) negative = 1;
    else negative = 0;
end
end

endmodule

```

三、测试模块建模

```

module alu_tb();
    reg [31:0] a;
    reg [31:0] b;
    reg [3:0] aluc;
    wire [31:0] r;
    wire zero, carry, negative, overflow;

    alu uut(a,b,aluc,r,zero, carry, negative, overflow);

    integer i = 0;
    parameter aluc_max = 16;
    initial begin
        a = 32'h8fa1_6b42;
        b = 32'hba18_5e29;
        aluc = 0;
        for (i = 1; i < aluc_max; i = i + 1) begin
            if (i == 15 || i == 14 || i == 13) a = 4;
            else a = 32'h8fa1_6b42;
            #30 aluc = i;
        end
    end
end


endmodule

```

四、实验结果

（该部分可截图说明，要求 logisim 逻辑验证图、modelsim 仿真波形图、以及下板后的实验结果贴图（实验步骤中没有下板要求的实验，不需要下板贴图））

Modelsim 仿真波形图：



经验证，逻辑无误。