

در این بخش به حل سوال ۷ پرداخته شده است. پروژه ی مدنظر ساخت یک پردازنده آرایه ای ۵۱۲ بیتی می باشد که دارای ۳ بخش است: یک رجیستر فایل با قابلیت ذخیره سازی ۴ آرایه ۵۱۲ بیتی، یک واحد ریاضی با قابلیت ضرب و جمع، یک حافظه با عمق ۵۱۲ و عرض ۳۲ بیت است. مجموعه دستورات این پردازنده شامل بارگزاری از حافظه در یکی از ثبات ها، ذخیره سازی از یکی ثبات ها به حافظه، جمع واحد ریاضی و ضرب واحد ریاضی می باشد که در ادامه به بررسی دقیق تر آن پرداخته شده است.

ماژول RegisterFile

```

1 module RegisterFile (
2     input clk,                // Clock input
3     input [1:0] rd_addr1,     // Read address 1
4     input [1:0] rd_addr2,     // Read address 2
5     input [1:0] wr_addr,      // Address of register to write
6     input write_en,           // Write enable
7     input [511:0] wr_data,    // Data to write
8     output reg [511:0] rd_data1, // Data read from address 1
9     output reg [511:0] rd_data2 // Data read from address 2
10 );
11
12 reg [511:0] A1, A2, A3, A4; // Define four 512-bit arrays
13
14 always @(posedge clk) begin
15     if(write_en) begin
16         // Write operation
17         case (wr_addr)
18             2'b00: A1 <= wr_data;
19             2'b01: A2 <= wr_data;
20             2'b10: A3 <= wr_data;
21             2'b11: A4 <= wr_data;
22             default: ; // No operation
23         endcase
24     end
25     else if(!write_en)begin
26         // Read operation
27         case (rd_addr1)
28             2'b00: rd_data1 = A1;
29             2'b01: rd_data1 = A2;
30             2'b10: rd_data1 = A3;
31             2'b11: rd_data1 = A4;
32             default: rd_data1 = 512'h0; // Default value
33         endcase
34
35         case (rd_addr2)
36             2'b00: rd_data2 = A1;
37             2'b01: rd_data2 = A2;
38             2'b10: rd_data2 = A3;
39             2'b11: rd_data2 = A4;
40             default: rd_data2 = 512'h0; // Default value
41         endcase
42     end
43 end
44 endmodule
45

```

همانگونه که در تصویر بالا مشاهده می کنید ماژول ۶ ورودی دارد که ۲ ورودی برای انتخاب آدرس های خوانده شوند، یک ورودی برای کلاک، یک ورودی برای write enable و یک ورودی برای دریافت دیتایی که می خواهیم در آدرس مدنظر بنویسیم. همانگونه که در خط ۱۲ مشاهده می شود ۴ عدد آرایه ۵۱۲ بیتی خواسته ی سوال را

تعریف کرده ایم . حال به بررسی بلاک `always` میپردازیم که بخش ابتدایی آن به نوشتن در رجیستر فایل پرداخته شده است) در صورتی که `write_en` ، یک باشد یعنی قصد نوشتن را داریم که بعد از آن وارد بلاک `switch case` می شود که بسته به آدرس داده شده ، دیتا را در رجیستر مربوطه ذخیره می کند . (در بخش بعد به خواندن از رجیستر فایل پرداخته شده است) دو ورودی `rd_data1` و `rd_data2` بررسی می شوند که این دو ورودی همانگونه که ذکر شد دارای آدرس هایی هستند که می خواهیم از رجیستر فایل بخوانیم و بسته به این آدرس های رجیسترها دیتاهای مدنظر وارد خروجی می شوند).

ماژول MathUnit

```

1 module MathUnit(
2     input [511:0] A1,           // First input
3     input [511:0] A2,           // Second input
4     input add,                  // Addition enable
5     input mul,                  // Multiply enable
6     output reg [511:0] low,     // Low output
7     output reg [511:0] high    // High ouput
8 );
9 always @(*) begin
10     if (add) begin
11         low = A1 + A2; // Add two numbers
12         high = 512'b0; // High not used in addition
13     end else if (mul) begin
14         {high, low} = A1 * A2; // Full 1024-bit multiplication
15     end else begin
16         //Default value
17         high = 512'b0;
18         low = 512'b0;
19     end
20 end
21 endmodule

```

همانگونه که در تصویر بالا مشاهده می کنید ماژول ۴ ورودی دارد که ۲ ورودی اول برای محاسبات هستند و یک ورودی `add` برای تشخیص جمع کردن و یک ورودی `mul` برای تشخیص ضرب دارد . در بلاک `always` اگر `add`، یک باشد عمل جمع را انجام داده و در `low` می ریزد و `high` را صفر می کند و اگر `mul` ، یک باشد عمل ضرب را انجام داده و باتوجه به سینتکس استفاده شده ۵۱۲ بیت کم ارزش را در `low` و ۵۱۲ بیت پرارزش را در `high` ریخته و خروجی می دهد و در غیر این صورت اگر هیچکدام از حالت های گفته شده نبود خروجی های ماژول را صفر می کند.

ماژول Memory

```

1 module Memory(
2     input clk,                // Clock input
3     input [8:0] address,      // Address
4     input [31:0] write_data,  // Data to write
5     input write_enable,       // Write enable
6     output reg [31:0] read_data // Data Output
7 );
8     reg [31:0] memory [0:511]; // 512 x 32-bit memory
9
10    always @(posedge clk) begin
11        if (write_enable) begin
12            // Write to Memory Address
13            memory[address] <= write_data;
14        end
15        // Read from Memory Address
16        else
17            read_data <= memory[address];
18    end
19 endmodule

```

همانگونه که در تصویر بالا مشاهده می کنید ماژول ۴ ورودی دارد که یک ورودی کلاک، یک ورودی write enable، یک ورودی آدرس و یک ورودی دیتا می باشد. در خط ۸ Memory با عمق ۵۱۲ و عرض ۳۲ بیت مطابق خواسته ی سوال تعریف شده است. در بلاک always همانگونه که مشاهده می شود اگر write_enable، یک باشد یعنی عمل نوشتن در حافظه صورت بگیرد (دیتایی که به عنوان ورودی به ماژول دادیم را در آدرس خواسته شده در حافظه ذخیره می کند) و در غیر این صورت اگر write_enable صفر باشد، آدرس داده شده از حافظه را خوانده و وارد خروجی می کند.

ماژول processor

```

1 module Processor(
2     input clk, // Clock input
3     input [8:0] mem_address, // Memory address input
4     input [31:0] mem_write_data, // Data to write to memory
5     input mem_write_enable, // Memory write enable
6     input [1:0] rd_addr1, // Read address 1 for Register File
7     input [1:0] rd_addr2, // Read address 2 for Register File
8     input [1:0] wr_addr, // Write address for Register File
9     input write_en, // Write enable for Register File
10    input [51:0] wr_data, // Data to write to Register File
11    input add, // Addition control signal
12    input mul, // Multiply control signal
13    input load, // Load from memory to Register File
14    input store, // Store from Register File to memory
15    output [31:0] read_data, // Data Output for Memory
16    output [51:0] low, // Low output of Math Unit
17    output [51:0] high, // High output of Math Unit
18    output [51:0] rd_data1, // Data read from address 1 in Register File
19    output [51:0] rd_data2 // Data read from address 2 in Register File
20 );
21
22 wire [31:0] mem_read_data; // Data read from memory
23 wire [51:0] data_to_write; // Data to Write for RegisterFile
24 // TriState-Buffer for Load enable
25 assign data_to_write = load?read_data :wr_data;
26 // TriState-Buffer for Store enable
27 assign mem_read_data = store?rd_data2 :mem_write_data;
28
29 RegisterFile RF (
30     .clk(clk),
31     .rd_addr1(rd_addr1),
32     .rd_addr2(rd_addr2),
33     .wr_addr(wr_addr),
34     .wr_data(data_to_write),
35     .write_en(write_en),
36     .rd_data1(rd_data1),
37     .rd_data2(rd_data2)
38 );
39
40 MathUnit mathunit (
41     .A1(rd_data1),
42     .A2(rd_data2),
43     .low(low),
44     .high(high),
45     .add(add),
46     .mul(mul)
47 );
48
49 Memory memory (
50     .clk(clk),
51     .address(mem_address),
52     .write_data(mem_write_data),
53     .write_enable(mem_write_enable),
54     .read_data(read_data)
55 );
56
57
58
59 endmodule

```

همانگونه که در تصویر مشاهده میکنید در این ماژول از سه ماژول دیگر که تعریف شده است instance گرفته و پورت های مربوطه را وصل کرده ایم . نکته ی قابل ذکر این است که برای دستورات بارگزاری از حافظه در یکی از ثبات ها و ذخیره سازی از یکی از ثبات ها به حافظه به عبارتی دستورات load و store از دو-TriState-Buffer استفاده کرده تا دستورات به درستی اجرا شوند.

tb_processor ماژول[illegible]

ابتدا همه ی ماژول ها را compile کرده و پس از simulate کردن ماژول tb_processor وارد صفحه ی جدیدی شده و run-all را زده ، خروجی زیر را مشاهده می کنید:

[illegible]

پایان .