# Implementierung eines Mikrorechners in VHDL auf einem FPGA

Von Markus Schneider

# Educational Processing Unit EPU

Von Markus Schneider

### Gliederung

- Beschreibung des Projektes
- Hardwareübersicht
- Umsetzung in VHDL
- EPU-Assembly
- Befehlsaufbau
- Funktionsweise
- Demo

### Beschreibung des Projektes

#### Ziel:

- Entwurf eines funktionsfähigen Mikrorechners
- Vom Grund auf selbst erstellt
- Umsetzung des Entwurfes in die Realität


#### Umsetzung:

- Hardware ist auf einem FPGA implementiert
- Hardwarebeschreibungssprache VHDL zum Beschreiben der Hardware


#### Was ist ein FPGA?


- "Field Programmable Gate Array"
- Integrierter Schaltkreis
- Besteht aus Funktionsblöcken
- Funktionsblöcke können beliebig zusammengefügt
- Durch Programmierung entsteht die gewünschte Schaltung

#### Was ist ein FPGA?



#### Hardwareübersicht





#### **Definition des 'core'-Moduls**

```
entity core is
    port(
         -- Eingaenge
         I CORE CIK
                            : in std logic;
         I CORE Reset
                              : in std logic;
                              : in std logic;
         I MEM Ready
         I MEM Data
                             : in std logic vector(7 downto 0);
         -- Ausgaenge
         O CORE HLT
                              : out std_logic;
         O MEM Reset
                              : out std_logic;
         O MEM En
                             : out std logic;
         O MEM We
                              : out std_logic;
         O MEM Data
                              : out std logic vector(7 downto 0);
         O MEM Addr
                              : out std logic vector(15 downto 0);
         O LED
                           : out std_logic_vector(7 downto 0)
    );
end core;
```

#### **Deklaration des 'core'-Moduls**

```
architecture behav_core of core is
    -- Komponentendeklaration
    component pc unit
         port(
           -- Eingaenge
           I Clk
                     : in std logic;
                                                             -- Takteingang
                     : in std_logic_vector(1 downto 0);
           I Op
                                                              -- PC-Operation
                     : in std logic_vector(15 downto 0);
                                                             -- Sprungadresse
           I PC
            -- Ausgaenge
           O_PC
                      : out std logic vector(15 downto 0)
                                                             -- Ausgabe
         );
    end component;
    [...]
    -- Signale
    signal State
                      : std_logic_vector(6 downto 0) := (others => '0');
    [...]
```

begin

#### **Deklaration des 'core'-Moduls**

```
[...]
    PCOp <= PC OP RESET when I CORE Reset = '1' else
        PC OP ASSIGN when SB = '1' and En RegWrite = '1' else
        PC OP INC when En Decode = '1' and DecDone = '0' else
        PC OP NOP;
    PCIn <= StackData when En RegWrite = '1'
        and AluOp(IFO REL OPCODE BEGIN downto IFO REL OPCODE END) = OPCODE RET
        else ADDR INT when En RegWrite = '1'
        and AluOp(IFO REL OPCODE BEGIN downto IFO REL OPCODE END) = OPCODE INT
        else Res;
    uut pc unit : pc unit port map (
        I Clk => I CORE Clk,
        I_Op => PCOp,
        I PC => PCIn,
        O PC => PC
    );
end behav core;
```

### **EPU-Assembly**

#### **Befehlsaufbau**

Mnemonic[.Option][Operand 1][,Operand 2][,Operand 3]

#### **Beispiele**

add.u r2, r3, r4 R2 = R3 + R4

call.i \$test Rufe Funktion mit dem

Label **test** auf.

load r3, 0xDEAD R3 = 0xDEAD

#### **EPU-Assembly**

#### **Assembly**

#### start:

load r4, 0x41

load r5, 0x90

**cmp** r4, r5

jge.i \$start

#### Maschinencode



0000: 3B40 0041

0004: 3B50 0090

0008: 6AE4 50

000B: 7F4E 0000

#### Befehlsaufbau








Abbildung 2.3.: Befehlsaufbau


Funktionsweise add.u r2, r3, r4


























# Demo

# Vielen Dank für ihre Aufmerksamkeit