

**Федеральное государственное автономное образовательное учреждение
высшего образования
«Санкт-Петербургский политехнический университет Петра Великого»**

УТВЕРЖДАЮ
Директор ИКНК
_____ Д.П. Зегжда
«17» июня 2025 г.

РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ (МОДУЛЯ)

«Микропроцессорные системы»

Разработчик

Высшая школа компьютерных технологий и информационных систем

Направление (специальность)
подготовки

09.03.01 Информатика и вычислительная техника

Наименование ООП

09.03.01_01 Разработка компьютерных систем

Квалификация (степень)
выпускника

бакалавр

Образовательный стандарт

СУОС

Форма обучения

Очная

СОГЛАСОВАНО

Соответствует СУОС

Руководитель ОП

Утверждена протоколом заседания

_____ Р.В. Цветков

высшей школы "ВШКТиИС"

«19» мая 2025 г.

от «19» мая 2025 г. № 4

РПД разработали:

Директор, к.т.н., доц. В.А. Сушников

Доцент, к.т.н., доц. О.М. Тарасов

1. Цели и планируемые результаты изучения дисциплины

Цели освоения дисциплины

1. 1. Приобретение знаний по архитектуре современных микропроцессоров и микроконтроллеров.
2. 2. Освоение методик проектирования микропроцессорных систем на их основе

Результаты обучения выпускника

Код	Результат обучения (компетенция) выпускника ООП
ОПК-7	Способен участвовать в настройке и наладке программно-аппаратных комплексов
ИД-3 ОПК-7	Проектирует микропроцессорные системы различного назначения
ИД-4 ОПК-7	Понимает принципы повышения производительности микропроцессорных систем при использовании современных архитектурных решений
ИД-5 ОПК-7	Понимает многоуровневую организацию памяти в микропроцессорных системах

Планируемые результаты изучения дисциплины

знания:

- организация и основы взаимодействия основных блоков микропроцессора, базовая система команд, способы адресации operandов и команд микропроцессора, принципы обмена информацией в микропроцессорных системах; организация и основы взаимодействия основных блоков микроконтроллера, базовая система команд микроконтроллера, организация памяти, средства тайминга и поддержки работы в режиме реального времени, а также принципы обмена информацией в микроконтроллерных системах
- особенности параллельной обработки команд в нескольких операционных блоках процессора и проблемы мультитредовой и мультиядерной обработки
- характеристики и параметры иерархической системы памяти, принципы организации кэш-памяти

умения:

- выбирать тип процессора для решения конкретной задачи, выбирать тип интерфейса для связи микропроцессора с внешними устройствами системы; выбирать тип микроконтроллера для решения конкретных задач

- выбирать тип процессора (суперскалярного, мультитредового, мультиядерного) для решения конкретной задачи
- работать с устройствами адресной и безадресной памяти, разрабатывать и анализировать модели оценки эффективности уровней памяти компьютеров, выбирать тип кэш-памяти для разрабатываемой микропроцессорной системы

навыки:

- оценка производительности микропроцессора с использованием стандартных тестов измерения производительности; владение методами решения задачи проектирования микроконтроллерных систем
- оценка производительности микропроцессора при использовании суперскалярной обработки
- проведение сравнительного анализа статических и динамических параметров БИС ЗУ, принципов проектирования эффективных систем кэш-памяти, принципов тестирования ЗУ

2. Место дисциплины в структуре ООП

В учебном плане дисциплина «Микропроцессорные системы» не связана ни с одним модулем учебного плана.

Изучение дисциплины базируется на результатах освоения следующих дисциплин:

- Алгоритмизация и программирование
- Основы вычислительной техники

3. Распределение трудоёмкости освоения дисциплины по видам учебной работы и формы текущего контроля и промежуточной аттестации

3.1. Виды учебной работы

Виды учебной работы	Трудоемкость по семестрам
	Очная форма
Лекционные занятия	30
Лабораторные занятия	30
Самостоятельная работа	21
Часы на контроль	16
Промежуточная аттестация (экзамен)	11
Промежуточная аттестация (зачет)	0
Общая трудоемкость освоения дисциплины	108, ач
	3, зет

3.2. Формы текущего контроля и промежуточной аттестации

Формы текущего контроля и промежуточной аттестации	Количество по семестрам
	Очная форма
Текущий контроль	
Контрольные, шт.	1
Промежуточная аттестация	
Экзамены, шт.	1

4. Содержание и результаты обучения

4.1 Разделы дисциплины и виды учебной работы

№ раздела	Разделы дисциплины, мероприятия текущего контроля	Очная форма		
		Лек, ач	Лаб, ач	СР, ач
1.	Цифровые электронные устройства в составе МПС.			

1.1.	Классификация МПС, характеристики МПС, обобщенная структурная схема ПЭВМ	2	0	0
1.2.	Многоядерная структура процессора	2	0	2
1.3.	Контроллер последовательного обмена информацией	1	0	1
1.4.	Одноканальный и многоканальный таймер	2	4	1
2.	Архитектура микропроцессора			
2.1.	Структура микропроцессора. Обобщенная структурная схема МПС	1	8	1
2.2.	Программная модель микропроцессора.	1	4	1
2.3.	Режимы работы микропроцессора. Формат команд микропроцессора	2	0	1
2.4.	Реализация устройства с плавающей точкой. Особенности архитектуры 32-разрядных и 64-разрядных микропроцессоров	2	0	2
2.5.	Структурная схема ядра и принципы функционирования процессора	1	4	1
3.	Функционирование микропроцессора в системе			
3.1.	Функционирование микропроцессора в реальном режиме. Сегментирование памяти в реальном режиме.	1	6	1
3.2.	Функционирование микропроцессора в защищенном режиме. Сегментирование памяти в защищенном режиме. Дескриптор сегмента. Селектор сегмента.	3	0	2
3.3.	Организация мультизадачности. Защита по привилегиям	1	0	1
3.4.	Страницчная организация памяти в 32-битном режиме работы	2	0	1
3.5.	Сегментирование памяти в 64-битном (длинном) режиме работы. Страницчная организация памяти в 64-битном режиме работы	2	0	2
4.	Архитектура микропроцессорной системы (МПС)			
4.1.	Принципы построения МПС. Микропроцессоры архитектуры ARM	2	0	1
4.2.	Структурная схема 64-битной МПС (на примере Intel Core IX)	1	0	1
4.3.	Структура кэш-памяти первого уровня	2	4	1
4.4.	Процессоры 12 поколения (Intel Alder Lake-S)	2	0	1
Итого по видам учебной работы:		30	30	21
Экзамены, ач				16

Часы на контроль, ач		16
Промежуточная аттестация (экзамен)		11
Общая трудоёмкость освоения: ач / зет		108 / 3

4.2. Содержание разделов и результаты изучения дисциплины

Раздел дисциплины	Содержание
1. Цифровые электронные устройства в составе МПС.	
1.1. Классификация МПС, характеристики МПС, обобщенная структурная схема ПЭВМ	Рассматриваются различные классификационные признаки МПС. Приводятся основные характеристики МПС, а также обобщенная структурная схема ПЭВМ. Показан процесс эволюции структуры компьютера
1.2. Многоядерная структура процессора	Показана структура типового многоядерного процессора с примером неравномерности загрузки ядер. Рассмотрены варианты построения многоядерных процессоров, а также режимы многоядерной обработки информации
1.3. Контроллер последовательного обмена информацией	Приведена структурная схема контроллера. Рассмотрен принцип его работы на примере упрощенной функциональной схемы. Указано назначение основных блоков, а также сигналов интерфейса
1.4. Одноканальный и многоканальный таймер	Рассмотрено назначение и принцип работы таймера. Показана принципиальная схема одноканального таймера и структурная схема многоканального таймера. Рассмотрен принцип и режимы работы обеих схем
2. Архитектура микропроцессора	
2.1. Структура микропроцессора. Обобщенная структурная схема МПС	Рассматриваются основные понятия микропроцессорной техники, а также основные характеристики микропроцессора и назначение его базовых узлов. Приводится обобщенная структурная схема МПС с рассмотрением принципа ее работы
2.2. Программная модель микропроцессора.	Приводится регистровая модель процессора с рассмотрением основных функциональных групп регистров: РОНы, сегментные регистры, регистры флагов, системные регистры. Отдельно рассмотрена программная модель 64-разрядного процессора (AMD)
2.3. Режимы работы микропроцессора. Формат команд микропроцессора	Приведена общая характеристика режимов работы микропроцессора. Рассмотрены реальный, защищенный, страничный и длинный режимы. Рассмотрены форматы команд архитектуры IA-64 и AMD-64

2.4. Реализация устройства с плавающей точкой. Особенности архитектуры 32-разрядных и 64-разрядных микропроцессоров	Рассмотрена программная модель устройства с плавающей точкой. Особое внимание уделено организации стека. Приведены особенности архитектуры 32-разрядных и 64-разрядных микропроцессоров
2.5. Структурная схема ядра и принципы функционирования процессора	Приведены базовые элементы архитектуры ядра процессора. Определено их назначение. Рассмотрено взаимодействие основных элементов в ходе работы
3. Функционирование микропроцессора в системе	
3.1. Функционирование микропроцессора в реальном режиме. Сегментирование памяти в реальном режиме.	Определена необходимость преобразования адресов. Приведена схема сегментирования памяти в реальном режиме. Указано возможное расположение сегментов в памяти в реальном режиме
3.2. Функционирование микропроцессора в защищенном режиме. Сегментирование памяти в защищенном режиме. Дескриптор сегмента. Селектор сегмента.	Указаны особенности сегментирования памяти в защищенном режиме. Дано определение дескриптора сегмента. Приведен и рассмотрен его формат. Дано определение и рассмотрено назначение дескрипторных таблиц. Дано определение и рассмотрено назначение селектора сегмента
3.3. Организация мультизадачности. Защита по привилегиям	Рассмотрена организация мультизадачности, приведены структуры данных и регистры, поддерживающие многозадачность. Подробно рассмотрен сегмент состояния задачи (TSS) и процедура переключения задач. Рассмотрен механизм защиты памяти по привилегиям с использованием дескрипторов сегментов.
3.4. Страницчная организация памяти в 32-битном режиме работы	Приведена структурная схема преобразования линейного адреса в физический при условии деления сегмента на страницы. Рассмотрена ее работа. Приведен формат элемента таблицы страниц (PTE)
3.5. Сегментирование памяти в 64-битном (длинном) режиме работы. Страницчная организация памяти в 64-битном режиме работы	Рассмотрены особенности адресации памяти в 64-битном режиме. Приведен формат дескриптора сегмента в 64-битном режиме. Рассмотрена схема многоуровневой системы страниц при 64-битной адресации. Приведены форматы элементов каталогов при 64-битной адресации
4. Архитектура микропроцессорной системы (МПС)	

4.1. Принципы построения МПС. Микропроцессоры архитектуры ARM	Определены базовые принципы построения МПС (модульность, магистральность, микропрограммность). Рассмотрены особенности архитектуры ARM. Приведена схема МПС на базе ARM-процессора и рассмотрено ее функционирование.
4.2. Структурная схема 64-битной МПС (на примере Intel Core IX)	Указаны общие недостатки 32-битных процессоров. Приведен вариант построения многоядерной МПС на базе процессора Intel Core IX. Рассмотрено назначение основных функциональных блоков
4.3. Структура кэш-памяти первого уровня	Приведены способы заполнения кэш-памяти при записи в область ОП, отраженную в кэше. Рассмотрена структура кэш-памяти первого уровня. Указаны принципы работы кэш-памяти первого уровня.
4.4. Процессоры 12 поколения (Intel Alder Lake-S)	Рассмотрены принципы работы процессоров с различными типами ядер. Приведена структура и рассмотрена работа ядра Golden Cove. Приведена структура и рассмотрена работа ядра Gracemont. Определены особенности процессоров 13 поколения.

5. Образовательные технологии

1. 1. При изучении дисциплины теоретический курс, излагаемый на лекциях, подкрепляется лабораторными занятиями в специализированной учебной лаборатории, созданной на базе программных симуляторов средств вычислительной техники, а также кафедральных разработок специализированных микротренажеров и учебного программного обеспечения по тематике курса.
2. 2. Лекционные занятия проводятся с использованием мультимедийных средств. Консультации по разделам курса проводятся в течение всего семестра

6. Лабораторный практикум

№ раздела	Наименование лабораторных работ	Трудоемкость, ач
		Очная форма
1.	Ознакомление с программой виртуального проектирования TVBuilder	1
2.	Изучение работы одноканального и многоканального таймера	3
3.	Синтез и виртуальная отладка устройства умножения в статическом режиме (с индивидуальным заданием)	4
4.	Синтез и виртуальная отладка устройства умножения в динамическом режиме	4
5.	Виртуальная сборка микропроцессорной системы	2
6.	Загрузка массива байтов данных из сегмента данных в сегмент стека с преобразованием	2
7.	Преобразование трехразрядного кода Грэя в код 8421 со сравнением быстродействия аппаратной и программной реализаций	4
8.	Формирование сегментов, межсегментный обмен	2
9.	Обмен информацией между сегментами данных	4
10.	Аппаратный и программный синтез схемы анализа приоритетов доступа к памяти	4
Итого часов		30

7. Практические занятия

Не предусмотрено

8. Организация и учебно-методическое обеспечение самостоятельной работы

Примерное распределение времени самостоятельной работы студентов

Вид самостоятельной работы	Примерная трудоемкость, ач
	Очная форма
Текущая СР	
работа с лекционным материалом, с учебной литературой	4
опережающая самостоятельная работа (изучение нового материала до его изложения на занятиях)	0
самостоятельное изучение разделов дисциплины	4
выполнение домашних заданий, домашних контрольных работ	0
подготовка к лабораторным работам, к практическим и семинарским занятиям	4
подготовка к контрольным работам, коллоквиумам	4
Итого текущей СР:	16
Творческая проблемно-ориентированная СР	
выполнение расчётно-графических работ	1
выполнение курсового проекта или курсовой работы	0
поиск, изучение и презентация информации по заданной проблеме, анализ научных публикаций по заданной теме	4
работа над междисциплинарным проектом	0
исследовательская работа, участие в конференциях, семинарах, олимпиадах	0
анализ данных по заданной теме, выполнение расчётов, составление схем и моделей на основе собранных данных	0
Итого творческой СР:	5
Общая трудоемкость СР:	21

9. Учебно-методическое обеспечение дисциплины

9.1. Адрес сайта курса

<https://dl.spbstu.ru/course/modedit.php>

9.2. Рекомендуемая литература

Основная литература

№	Автор, название, место издания, издательство, год (годы) издания	Год изд.	Источник
1	Мелехин В.Ф., Павловский Е.Г. Вычислительные машины: Москва: Академия, 2013.	2013	ИБК СПбПУ
2	Мелехин В.Ф., Филиппов А.С. Новые технологии обучения проектированию вычислительных систем с использованием средств разработки систем на кристалле // 2001. Материалы...28 февраля - 1 марта 2003 г. URL: http://elib.spbstu.ru/dl/002050.pdf	2001	ЭБ СПбПУ

Дополнительная литература

№	Автор, название, место издания, издательство, год (годы) издания	Год изд.	Источник
1	Павловский Е.Г., Жвариков В.А., Кузьмин А.А. Организация микроконтроллеров и основы проектирования микропроцессорных систем: Санкт-Петербург: Изд-во Политехн. ун-та , 2015. URL: http://elib.spbstu.ru/dl/2/si20-128.pdf	2015	ЭБ СПбПУ

Ресурсы Интернета

1. <http://elib.spbstu.ru/dl/2/5266.pdf>452 Организация и основы программирования микропроцессоров : учебное пособие / Е.Г. Павловский, В.А. Жвариков, А.А. Кузьмин: <http://www.unilib.neva.ru/dl/2108.pdf>.

9.3. Технические средства обеспечения дисциплины

Для проведения занятий используется специализированный лабораторный класс, укомплектованный набором программно-аппаратных комплексов на базе персональных компьютеров для индивидуального изучения и проектирования микропроцессорных систем. В состав программно-аппаратного комплекса поддержки проектирования входят: инструментальная ВМ (ПК), программа виртуальной разработки и сборки цифровых схем TVBuilder.

10. Материально-техническое обеспечение дисциплины

Для проведения занятий используется специализированный лабораторный класс, укомплектованный набором программно-аппаратных комплексов на базе персональных компьютеров для индивидуального изучения и проектирования микропроцессорных систем.

11. Критерии оценивания и оценочные средства

11.1. Критерии оценивания

Для дисциплины «Микропроцессорные системы» формой аттестации является экзамен. Дисциплина реализуется с применением системы индивидуальных достижений.

Текущий контроль успеваемости

Максимальное значение персонального суммарного результата обучения (ПСРО) по приведенной шкале - 100 баллов

Максимальное количество баллов приведенной шкалы по результатам прохождения двух точек контроля - 80 баллов.

Подробное описание правил проведения текущего контроля с указанием баллов по каждому контрольному мероприятию и критериев выставления оценки размещается в СДО в навигационном курсе дисциплины.

Промежуточная аттестация по дисциплине

Максимальное количество баллов по результатам проведения аттестационного испытания в период промежуточной аттестации – 20 баллов приведенной шкалы.

Промежуточная аттестация по дисциплине проводится в соответствии с расписанием.

Вариант примера экзаменационных вопросов:

1. Структурная схема многоядерного процессора. Достоинства и недостатки многоядерности. Варианты построения многоядерных процессоров.
2. Защищенный режим. Переход в защищенный режим, особенности, распределение ОП.
3. Программная модель устройства *FPU*. Общая организация, состав среды, адресация стека.

Результаты промежуточной аттестации, определяются на основе баллов, набранных в рамках применения, СИД

Баллы по приведенной шкале в рамках применения СИД (ПСРО+ ПА)	Оценка по результатам промежуточной аттестации
	Экзамен/диф.зачет/зачет
0 - 60 баллов	Неудовлетворительно/не зачтено

Баллы по приведенной шкале в рамках применения СИД (ПСРО+ ПА)	Оценка по результатам промежуточной аттестации
	Экзамен/диф.зачет/зачет
61 - 75 баллов	Удовлетворительно/зачтено
76 - 89 баллов	Хорошо/зачтено
90 и более	Отлично/зачтено

11.2. Оценочные средства

«Оценочные средства по дисциплине представлены в фонде оценочных средств, который является неотъемлемой частью основной образовательной программы и размещается в электронной информационно-образовательной среде СПбПУ на портале etk.spbstu.ru»

12. Методические рекомендации по организации изучения дисциплины

Экспресс-опросы и консультации в процессе лекций, проверочные работы при допуске к лабораторным занятиям, интерактивные консультации при проведении лабораторных работ, индивидуализация выполнения базовых лабораторных работ, тесты, вопросы для самопроверки знаний, экзаменационные билеты. Успешное выполнение контрольных работ способствует лучшему пониманию и усвоению теоретических основ дисциплины. Студенты, не выполнившие контрольные работы в течение семестра, отвечают на дополнительные вопросы практической направленности непосредственно на экзамене. Результаты выполнения контрольных работ являются промежуточной аттестацией подготовленности студента по изучаемой дисциплине. Итоговая оценка по дисциплине учитывает результаты промежуточной аттестации.

Основной целью лабораторного практикума является углубленное изучение особенностей функционирования внутренних блоков микропроцессора и приобретение навыков проектирования микропроцессорных систем. Работы выполняются на базе персональных компьютеров, при условии использования программного комплекса поддержки виртуального проектирования микропроцессорных систем. Программный комплекс обеспечивает совместную разработку аппаратного и программного обеспечения проектируемых микропроцессорных систем. Выполнению лабораторных работ должна предшествовать домашняя подготовка. Объем домашней подготовки примерно соответствует времени выполнения лабораторных исследований. Итогом выполнения лабораторных исследований является отчет по лабораторной работе.

13. Адаптация рабочей программы для лиц с ОВЗ

Адаптированная программа разрабатывается при наличии заявления со стороны обучающегося (родителей, законных представителей) и медицинских показаний (рекомендациями психолого-медико-педагогической комиссии). Для инвалидов адаптированная образовательная программа разрабатывается в соответствии с индивидуальной программой реабилитации.