

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ
ФЕДЕРАЦИИ
федеральное государственное автономное образовательное учреждение высшего
образования
"САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
АЭРОКОСМИЧЕСКОГО ПРИБОРОСТРОЕНИЯ"

Кафедра № 44

УТВЕРЖДАЮ
Руководитель образовательной программы
старший преподаватель
(должность, уч. степень, звание)

Д.В. Куртняк


(подпись)
«17» февраля 2025 г

РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ

«Схемотехника»
(Наименование дисциплины)

Код направления подготовки/ специальности	09.03.01
Наименование направления подготовки/ специальности	Информатика и вычислительная техника
Наименование направленности	Компьютерные технологии, системы и сети
Форма обучения	очная
Год приема	2025

Лист согласования рабочей программы дисциплины

Программу составил (а)

доц., к.т.н., доц.
(должность, уч. степень, звание)



«17» февраля 2025 г
(подпись, дата)

О.О. Жаринов
(инициалы, фамилия)

Программа одобрена на заседании кафедры № 44
«17» февраля 2025 г, протокол № 6-24/25

Заведующий кафедрой № 44

д.т.н., проф.
(уч. степень, звание)




«17» февраля 2025 г
(подпись, дата)

М.Б. Сергеев
(инициалы, фамилия)

Заместитель директора института №4 по методической работе

доц. к.т.н.
(должность, уч. степень, звание)



«17» февраля 2025 г
(подпись, дата)

А.А. Фоменкова
(инициалы, фамилия)

Аннотация

Дисциплина «Схемотехника» входит в образовательную программу высшего образования – программу бакалавриата по направлению подготовки/ специальности 09.03.01 «Информатика и вычислительная техника» направленности «Компьютерные технологии, системы и сети». Дисциплина реализуется кафедрой №44.

Дисциплина нацелена на формирование у выпускника следующих компетенций:

ПК-9 «Способен выполнять разработку аппаратно-программных средств цифровой обработки сигналов»

Содержание дисциплины охватывает круг вопросов, связанных с изучением принципов работы цифровых электронных устройств; начиная с основных логических операций до принципов построения устройств, предназначенных для выполнения сложных преобразований цифровых сигналов, в т.ч. методов цифровой обработки сигналов. Рассматривается методология реализации цифровых устройств на основе программируемых логических интегральных схем (ПЛИС), как с использованием методов схемотехнического проектирования, так и с использованием языков описания аппаратуры VHDL и Verilog.

Преподавание дисциплины предусматривает следующие формы организации учебного процесса: лекции, лабораторные работы, самостоятельная работа обучающегося, курсовое проектирование.

Программой дисциплины предусмотрены следующие виды контроля: текущий контроль успеваемости, промежуточная аттестация в форме экзамена.

Общая трудоемкость освоения дисциплины составляет 7 зачетных единиц, 252 часа.

Язык обучения по дисциплине «русский»

1. Перечень планируемых результатов обучения по дисциплине

1.1. Цели преподавания дисциплины

Получение студентами необходимых знаний и навыков в области проектирования стандартных и специализированных блоков и устройств для аппаратно-программных комплексов обработки сигналов с помощью специализированных программных средств. Полученные знания дают студентам возможность применять их в смежных дисциплинах, в которых рассматриваются аппаратно-программные средства вычислительных устройств.

1.2. Дисциплина входит в состав части, формируемой участниками образовательных отношений, образовательной программы высшего образования (далее – ОП ВО).

1.3. Перечень планируемых результатов обучения по дисциплине, соотнесенных с планируемыми результатами освоения ОП ВО.

В результате изучения дисциплины обучающийся должен обладать следующими компетенциями или их частями. Компетенции и индикаторы их достижения приведены в таблице 1.

Таблица 1 – Перечень компетенций и индикаторов их достижения

Категория (группа) компетенции	Код и наименование компетенции	Код и наименование индикатора достижения компетенции
Профессиональные компетенции	ПК-9 Способен выполнять разработку аппаратно-программных средств цифровой обработки сигналов	ПК-9.3.1 знать основы схемотехники аппаратно-программных средств, современную элементную базу, в том числе микроконтроллеры и программируемые логические интегральные схемы ПК-9.У.1 уметь разрабатывать специальное программное обеспечение аппаратно-программных средств на языках высокого и низкого уровней ПК-9.В.1 владеть навыками разработки и моделирования принципиальной схемы аппаратно-программного средства с применением специализированных систем автоматизированного проектирования

2. Место дисциплины в структуре ОП

Дисциплина может базироваться на знаниях, ранее приобретенных обучающимися при изучении следующих дисциплин:

- «Электроника»,
- «Теория автоматов»,
- «Программирование на языках ассемблера».

Знания, полученные при изучении материала данной дисциплины, имеют как самостоятельное значение, так и используются при изучении других дисциплин:

- «Проектирование систем обработки и передачи информации»,
- «Микроконтроллерные системы»,
- «Цифровые системы автоматизации и управления»,
- «Интерфейсы периферийных устройств».

3. Объем и трудоемкость дисциплины

Данные об общем объеме дисциплины, трудоемкости отдельных видов учебной работы по дисциплине (и распределение этой трудоемкости по семестрам) представлены в таблице 2.

Таблица 2 – Объем и трудоемкость дисциплины

Вид учебной работы	Всего	Трудоемкость по семестрам	
		№5	№6
1	2	3	4
Общая трудоемкость дисциплины, ЗЕ/ (час)	7/ 252	3/ 108	4/ 144
Из них часов практической подготовки	51	17	34
Аудиторные занятия, всего час.	85	34	51
в том числе:			
лекции (Л), (час)	34	17	17
практические/семинарские занятия (ПЗ), (час)			
лабораторные работы (ЛР), (час)	34	17	17
курсовый проект (работа) (КП, КР), (час)	17		17
экзамен, (час)	36		36
Самостоятельная работа, всего (час)	131	74	57
Вид промежуточной аттестации: зачет, дифф. зачет, экзамен (Зачет, Дифф. зач, Экз.**)	Дифф. Зач., Экз.	Дифф. Зач.	Экз.

Примечание: ** кандидатский экзамен

4. Содержание дисциплины

4.1. Распределение трудоемкости дисциплины по разделам и видам занятий.

Разделы, темы дисциплины и их трудоемкость приведены в таблице 3.

Таблица 3 – Разделы, темы дисциплины, их трудоемкость

Разделы, темы дисциплины	Лекции (час)	ПЗ (С3) (час)	ЛР (час)	КП (час)	CPC (час)
Семестр 5					
Раздел 1. Принципы разработки цифровых устройств на основе программируемых логических схем	1				2
Раздел 2. Комбинационные цифровые устройства Тема 2.1. Основы алгебры логики и принципы разработки логических схем Тема 2.2. Типовые функциональные узлы комбинационных схем	2		3		8
Раздел 3. Функциональные элементы памяти и схемотехника последовательностных цифровых устройств Тема 3.1. Триггеры и типовые функциональные узлы на их основе Тема 3.2. Схемотехника счетчиков с заданным основанием счета Тема 3.3. Схемотехника последовательностных устройств общего вида			6		8
Раздел 4. Схемотехника устройств выполнения вычислительных операций	2				8
Раздел 5. Параметризуемые модули цифровой схемотехники в среде Quartus	1		8		8
Раздел 6. Элементы цифровой схемотехники семейства 74xxx в Quartus	1				8
Раздел 7. Схемотехника устройств индикации и отображения информации	2				10

Раздел 8. Схемотехника устройств генерации и формирования импульсных и цифровых сигналов	2				3
Раздел 9. Микросхемы запоминающих устройств	2				9
Раздел 10. Аналого-цифровые и цифроаналоговые преобразователи	2				10
Итого в семестре:	17		17		74
Семестр 6					
Раздел 11. Разработка комбинационных цифровых устройств на языках описания аппаратуры.	2		3		4
Раздел 12. Разработка последовательностных цифровых устройств на языках описания аппаратуры.	2		5		8
Раздел 13. Использование Modelsim для моделирования цифровых устройств	2		1		8
Раздел 14. Разработка устройств цифровой обработки сигналов на ПЛИС	2		2		8
Раздел 15. Сопряжение цифровых устройств с периферийными устройствами. 15.1. Сопряжение с АЦП и ЦАП 15.2. Схемотехника сопряжения цифровых устройств с датчиками клавиатурного ввода 15.3. Схемотехника устройств сопряжения с силовым оборудованием	4		6		8
Раздел 16. Схемотехника цифровых измерительных приборов и устройств	3				8
Раздел 17. Методы обеспечения помехоустойчивости цифровых устройств	2				3
Выполнение курсового проекта				17	10
Итого в семестре:	17		17	17	57
Итого	34	0	34	17	131

Практическая подготовка заключается в непосредственном выполнении обучающимися определенных трудовых функций, связанных с будущей профессиональной деятельностью.

4.2. Содержание разделов и тем лекционных занятий.

Содержание разделов и тем лекционных занятий приведено в таблице 4.

Таблица 4 – Содержание разделов и тем лекционного цикла

Номер раздела	Название и содержание разделов и тем лекционных занятий
1	Принципы разработки цифровых устройств на основе программируемых логических схем. Принципы работы с программируемыми логическими интегральными схемами. Создание проекта для ПЛИС в САПР Quartus II и моделирование его работы с использованием графического формата файлов. Создание иерархических проектов.
2	Комбинационные цифровые устройства. 2.1. Основы алгебры логики и принципы разработки логических схем: Использование булевой алгебры при построении комбинационных схем. Разновидности цифровых элементов. Минимизация логических выражений. Метод диаграмм Вейча. Разновидности схемотехники выходных каскадов

	<p>цифровых элементов. Элементы с тремя состояниями. Анализ и выбор элементов с позиций минимизации сложности и обеспечения требуемого быстродействия</p> <p>2.2. Типовые функциональные узлы комбинационных схем: Дешифраторы, шифраторы, мультиплексоры, демультиплексоры: особенности схемотехники, схемы увеличения разрядности.</p>
3	<p>Функциональные элементы памяти и схемотехника последовательностных цифровых устройств</p> <p>3.1. Триггеры и типовые функциональные узлы на их основе: Основные понятия, классификация, одноступенчатые и двухступенчатые схемы. Триггеры с динамическим управлением. Временные диаграммы</p> <p>3.2. Схемотехника счетчиков с заданным основанием счета: Разработка схем счетчиков на основе триггеров типа D-, T- и JK-.</p> <p>3.3. Схемотехника последовательностных устройств общего вида: Разработка последовательностных схем формирователей импульсных последовательностей с заданными временными соотношениями на основе регистра сдвига с цепью обратной связи. Распределители сигналов.</p>
4	<p>Схемотехника устройств выполнения вычислительных операций</p> <p>Схемотехника суммирующе-вычитающего блока, умножителей целых чисел, компараторов двоичных чисел, преобразователей кода из двоичного в код Грэя и обратно, делителей целых чисел. Комбинационные и последовательностные схемы. Сумматор-накопитель.</p>
5	<p>Параметризуемые модули цифровой схемотехники в среде Quartus</p> <p>Параметризуемые модули и мегафункции Quartus: логические элементы, дешифраторы, шифраторы, мультиплексоры, регистры, счетчики, делители частоты, устройства выполнения арифметических операций с целыми числами.</p> <p>Параметризуемые модули оперативных и постоянных запоминающих устройств</p>
6	<p>Элементы цифровой схемотехники семейства 74xxx в Quartus</p> <p>Логические элементы, мультиплексоры, дешифраторы (в т.ч. для управления семисегментными индикаторами), шифраторы, триггеры, регистры, счетчики, шинные формирователи в составе серии 74xxx в Quartus. Сравнение функциональности элементов 74xxx с модулями макрофункций и мегафункций Quartus. Микросхемы класса “Little logic”.</p>
7	<p>Схемотехника устройств индикации и отображения информации</p> <p>Обзор моделей индикаторов. Схемотехника сопряжения цифровых устройств с газоразрядными, вакуумно-люминесцентными, жидкокристаллическими и полупроводниковыми индикаторами. Статическая и динамическая индикация. Чарлиплексинг</p>
8	<p>Схемотехника устройств генерации и формирования импульсных и цифровых сигналов</p> <p>Схемы автоколебательного и ждущего мультивибраторов на логических элементах. Генераторы с кварцевой стабилизацией частоты. Схемотехника перестраиваемых генераторов. Синтезаторы с фазовой автоподстройкой частоты. Генераторы на основе таймера 555. Схемотехника аппаратных генераторов псевдослучайных чисел на основе M-последовательностей: структуры Галуа и Фибоначчи. Микросхемы таймеров, генераторов и формирователей семейства TimerBlox от Linear Technologies</p>
9	<p>Микросхемы запоминающих устройств (ЗУ)</p> <p>Запоминающие элементы и блоки. Запоминающие устройства типа 1D, 2D, 2.5D. Статические и динамические элементы памяти. Способы организации адресации ЗУ. Асинхронные и синхронные интерфейсы ОЗУ.</p>

	Микросхемы ОЗУ двойного доступа. Буферы LIFO и FIFO. Постоянные запоминающие устройства. Перепрограммируемые запоминающие устройства. Оперативно-перестраиваемые ЗУ(Флеш-память). Схемотехнические принципы наращивания объема модулей памяти.
10	Аналого-цифровые и цифроаналоговые преобразователи Принципы работы аналого-цифровых и цифроаналоговых преобразователей (АЦП и ЦАП). Диаграмма “быстродействие-разрядность”. Схемы масштабирования и сдвига уровня. Схемотехника ЦАП на основе резисторных сборок с двоичными весами и матриц R-2R. Параллельный АЦП. Структурная схема АЦП последовательного счета. Следящий АЦП. АЦП последовательных приближений. Интегрирующие АЦП. Сигма-дельта АЦП. Гибридные АЦП. Улучшение быстродействия АЦП по технологии interleaving. Принципы построения многоканальных систем сбора информации. Цифровые потенциометры и схемы на их основе.
11	Разработка комбинационных цифровых устройств на языках описания аппаратуры Создание проекта для ПЛИС в САПР Quartus II и моделирование его работы с использованием программирования на языках описания аппаратуры (Verilog, System Verilog, VHDL). Создание иерархических проектов. Типовые программные решения для программной реализации комбинационных схем. Поведенческое и структурное описание. Создание параметризуемых модулей и их вызов. Представление чисел. Z-состояние и X-состояние. Манипуляции с битами многоразрядных чисел и шин.
12	Разработка последовательностных цифровых устройств на языках описания аппаратуры. Счетчики и цифровые автоматы на языках описания аппаратуры. Поведенческое и структурное описание схем. Создание параметризуемых модулей и их использование.
13	Использование Modelsim для моделирования цифровых устройств Назначение и интерфейс программы ModelSim. Создание файлов временной диаграммы (тестбенча) с использованием языков описания аппаратуры VHDL и Verilog. Отображение результатов моделирования.
14	Разработка устройств цифровой обработки сигналов на ПЛИС Типовые методы цифровой обработки сигналов. Цифровые фильтры. Вычислительные операции устройств цифровой обработки сигналов. Методология расчета разностных уравнений, частотных и временных характеристик цифровых фильтров. Модули выполнения арифметических операций с вещественными числами в составе библиотеки Quartus. Реализация алгоритма разностного уравнения цифрового фильтра на ПЛИС на языке Verilog. Моделирование работы цифрового фильтра.
15	Сопряжение цифровых устройств с периферийными устройствами. 15.1 Сопряжение с АЦП и ЦАП: Интерфейсы ЦАП и АЦП. Параллельные, последовательные: SPI, I ² C. Временные диаграммы обмена данными. Подключение нескольких устройств. Программная реализация обмена данными. Принципы отладки программного кода. Моделирование работы схем в среде Proteus. 15.2. Схемотехника сопряжения цифровых устройств с датчиками клавиатурного ввода: Подключение одиночных кнопок. Подавление дребезга контактов. Матричные клавиатуры. Использование АЦП для опроса клавиатуры. 15.3. Схемотехника устройств сопряжения с силовым оборудованием: Схемотехника каскадов преобразования уровней (ПУ) при сопряжении

	цифровых устройств с периферийным оборудованием: микросхемы ПУ и схемы на дискретных элементах. Каскады сопряжения с интерфейсами на оптранонах. Схемотехника сопряжение цифровых устройств с силовым оборудованием. Использование широтно-импульсной модуляции для управления инерционными нагрузками. Управление шаговыми двигателями.
16	Схемотехника цифровых измерительных приборов и устройств Измерители частотно-временных параметров сигналов (частотомеры, периодомеры, измерители длительности импульсов). Нониусный метод измерения малых длительностей. Измерители напряжения и тока (постоянного и переменного). Измерители параметров электронных компонентов (сопротивления, емкости, индуктивности). Схемотехника мостовых измерителей с применением цифровых потенциометров.
17	Методы обеспечения помехоустойчивости цифровых устройств Устранение помех по цепям питания. Помехи, возникающие в линиях связи: внутриплатные, межмодульные и магистральные, и методы их подавления. Искажения импульсных сигналов, передаваемых по длинным линиям связи и методы их уменьшения: согласование линии. Проблема уравнительных токов при сопряжении оборудования. Схемы оптронных развязок.

4.3. Практические (семинарские) занятия

Темы практических занятий и их трудоемкость приведены в таблице 5.

Таблица 5 – Практические занятия и их трудоемкость

№ п/п	Темы практических занятий	Формы практических занятий	Трудоемкость, (час)	Из них практической подготовки, (час)	№ раздела дисциплины
Учебным планом не предусмотрено					
	Всего				

4.4. Лабораторные занятия

Темы лабораторных занятий и их трудоемкость приведены в таблице 6.

Таблица 6 – Лабораторные занятия и их трудоемкость

№ п/п	Наименование лабораторных работ	Трудоемкость, (час)	Из них практической подготовки, (час)	№ раздела дисциплины
Семестр 5				
1	Разработка комбинационного устройства на основе ПЛИС в среде Quartus	1	0.5	2
2	Разработка преобразователей кодов на основе типовых функциональных узлов комбинационной логики	2	1	2
3	Разработка счетчика с заданным основанием счета на Т-триггерах в среде Quartus	2	1	3
4	Разработка счетчика с заданным основанием счета на JK-триггерах в среде Quartus	2	1	3
5	Разработка формирователя импульсной последовательности с заданными свойствами	2	1	3

6	Разработка формирователя импульсно-временной кодовой группы	2	1	5
7	Разработка модуля счетного устройства с заданным алгоритмом работы, в среде Quartus	2	1	5
8	Разработка формирователя импульсов, управляемого цифровым кодом	4	2	5

Семестр 6

1	Разработка комбинационного устройства на основе ПЛИС с использованием языков описания аппаратуры	1	0.5	11
2	Разработка преобразователей кодов на основе пары дешифратор-шифратор с использованием языков описания аппаратуры	1	0.5	11
3	Разработка преобразователей кодов на основе мультиплексоров с использованием языков описания аппаратуры	1	0.5	11
4	Разработка счетчика с заданным основанием счета на ПЛИС с использованием языков описания аппаратуры	1	0.5	12
5	Разработка формирователя импульсной последовательности с заданными свойствами, с использованием языков описания аппаратуры	1	0.5	12
6	Разработка модуля счетного устройства с заданным алгоритмом работы, с использованием языков описания аппаратуры	2	1	12, 13
7	Разработка формирователя импульсов, управляемого цифровым кодом, с использованием языков описания аппаратуры	2	1	12, 13
8	Разработка рекурсивного цифрового фильтра на ПЛИС	2	1	14
9	Разработка и моделирование микропроцессорного генератора аналогового сигнала	3	2	15
10	Разработка микропроцессорного индикатора величины напряжения	3	2	15
Всего		34	18	

4.5. Курсовое проектирование/ выполнение курсовой работы

Цель курсового проекта:

Часов практической подготовки:

Примерные темы заданий на курсовой проект приведены в разделе 10 РПД.

4.6. Самостоятельная работа обучающихся

Виды самостоятельной работы и ее трудоемкость приведены в таблице 7.

Таблица 7 – Виды самостоятельной работы и ее трудоемкость

Вид самостоятельной работы	Всего, час	Семестр 5, час	Семестр 6, час
1	2	3	4
Изучение теоретического материала дисциплины (ТО)	87	61	26

Курсовое проектирование (КП, КР)	17		17
Расчетно-графические задания (РГЗ)			
Выполнение реферата (Р)			
Подготовка к текущему контролю успеваемости (ТКУ)	9	4,5	4,5
Домашнее задание (ДЗ)			
Подготовка к выполнению лабораторных работ (ЛР)	18	8,5	9,5
Контрольные работы заочников (КРЗ)			
Подготовка к промежуточной аттестации (ПА)			
Всего:	131	74	57

5. Перечень учебно-методического обеспечения

для самостоятельной работы обучающихся по дисциплине (модулю)

Учебно-методические материалы для самостоятельной работы обучающихся указаны в п.п. 7-11.

6. Перечень печатных и электронных учебных изданий

Перечень печатных и электронных учебных изданий приведен в таблице 8.

Таблица 8 – Перечень печатных и электронных учебных изданий

Шифр/ URL адрес	Библиографическая ссылка	Количество экземпляров в библиотеке (кроме электронных экземпляров)
https://e.lanbook.com/book/322511	Проектирование цифровых устройств на ПЛИС: учеб. пособие для вузов / И.В. Ушенина. – 2-е изд., стер., СПб: Лань, 2023. - 408 с. ISBN 978-5-507-47049-5	электронн. экз.
https://wdfiles.ru/3a32bf	Цифровая схемотехника и архитектура компьютера RISC-V / Д.М. Харрис, С.Л. Харрис. Пер. с англ. В.С. Яценкова, А.Ю. Романова; под ред. А.Ю. Романова. – М.: ДМК Пресс, 2021. – 810 с.	электронн. экз.
https://znanium.ru/catalog/document?id=342318	Цифровая схемотехника и архитектура компьютера / Д.М. Харрис, С.Л. Харрис; пер. с англ. ImaginationTechnologies. – М.: ДМК Пресс, 2018. - 792 с.	электронн. экз.
https://znanium.ru/catalog/document?id=435142	Проектирование встраиваемых систем на ПЛИС. / З.Наваби; перев. с англ. В.В. Соловьева. – М.: ДМК Пресс, 2016. - 464 с.	электронн. экз.
https://publicism.info/science/electronics/13.html	Practical Electronics for Inventors, Fourth Edition. Chapter 12. Digital Electronics / P.Scherz, S.Monk. 2016	электронн. экз.

7. Перечень электронных образовательных ресурсов

информационно-телекоммуникационной сети «Интернет»

Перечень электронных образовательных ресурсов информационно-телекоммуникационной сети «Интернет», необходимых для освоения дисциплины приведен в таблице 9.

Таблица 9 – Перечень электронных образовательных ресурсов информационно-телекоммуникационной сети «Интернет»

URL адрес	Наименование
	Не предусмотрено

8. Перечень информационных технологий

8.1. Перечень программного обеспечения, используемого при осуществлении образовательного процесса по дисциплине.

Перечень используемого программного обеспечения представлен в таблице 10.

Таблица 10– Перечень программного обеспечения

№ п/п	Наименование
1	Quartus Web Edition (версии не ниже 9.1)
2	ModelSim (обычно входит в пакет установки Quartus, но не всегда)
3	Proteus (версии не ниже 7.7)
4	Любая IDE с компилятором языка Python (PyCharm, Anaconda)

8.2. Перечень информационно-справочных систем, используемых при осуществлении образовательного процесса по дисциплине

Перечень используемых информационно-справочных систем представлен в таблице 11.

Таблица 11– Перечень информационно-справочных систем

№ п/п	Наименование
1	Integer Arithmetic Megafuctions User Guide. Altera. UG-01063. 2013. // URL: http://primrosebank.net/computers/mtx/projects/mtxplus/cpu/cpld/quartus/ug_lpm_alt_mf_ug.pdf
2	Сообщество “Электроника для всех”. www.eeasyelectronics.ru

9. Материально-техническая база

Состав материально-технической базы, необходимой для осуществления образовательного процесса по дисциплине, представлен в таблице 12.

Таблица 12 – Состав материально-технической базы

№ п/п	Наименование составной части материально-технической базы	Номер аудитории (при необходимости)
1	Мультимедийная лекционная аудитория	
2	Компьютерный класс	

10. Оценочные средства для проведения промежуточной аттестации

10.1. Состав оценочных средств для проведения промежуточной аттестации обучающихся по дисциплине приведен в таблице 13.

Таблица 13 – Состав оценочных средств для проведения промежуточной аттестации

Вид промежуточной аттестации	Перечень оценочных средств
Экзамен	Список вопросов к экзамену; Экзаменационные билеты; Задачи;

	Тесты.
Дифференцированный зачёт	Список вопросов; Тесты; Задачи.
Выполнение курсового проекта	Экспертная оценка на основе требований к содержанию курсового проекта.

10.2. В качестве критериев оценки уровня сформированности (освоения) компетенций обучающимися применяется 5-балльная шкала оценки сформированности компетенций, которая приведена в таблице 14. В течение семестра может использоваться 100-балльная шкала модульно-рейтинговой системы Университета, правила использования которой, установлены соответствующим локальным нормативным актом ГУАП.

Таблица 14 –Критерии оценки уровня сформированности компетенций

Оценка компетенции 5-балльная шкала	Характеристика сформированных компетенций
«отлично» «зачтено»	<ul style="list-style-type: none"> – обучающийся глубоко и всесторонне усвоил программный материал; – уверенно, логично, последовательно и грамотно его излагает; – опираясь на знания основной и дополнительной литературы, тесно привязывает усвоенные научные положения с практической деятельностью направления; – умело обосновывает и аргументирует выдвигаемые им идеи; – делает выводы и обобщения; – свободно владеет системой специализированных понятий.
«хорошо» «зачтено»	<ul style="list-style-type: none"> – обучающийся твердо усвоил программный материал, грамотно и по существу излагает его, опираясь на знания основной литературы; – не допускает существенных неточностей; – увязывает усвоенные знания с практической деятельностью направления; – аргументирует научные положения; – делает выводы и обобщения; – владеет системой специализированных понятий.
«удовлетворительно» «зачтено»	<ul style="list-style-type: none"> – обучающийся усвоил только основной программный материал, по существу излагает его, опираясь на знания только основной литературы; – допускает несущественные ошибки и неточности; – испытывает затруднения в практическом применении знаний направления; – слабо аргументирует научные положения; – затрудняется в формулировании выводов и обобщений; – частично владеет системой специализированных понятий.
«неудовлетворительно» «не зачтено»	<ul style="list-style-type: none"> – обучающийся не усвоил значительной части программного материала; – допускает существенные ошибки и неточности при рассмотрении проблем в конкретном направлении; – испытывает трудности в практическом применении знаний; – не может аргументировать научные положения; – не формулирует выводов и обобщений.

10.3. Типовые контрольные задания или иные материалы.

Вопросы (задачи) для экзамена представлены в таблице 15.

Таблица 15 – Вопросы (задачи) для экзамена

№ п/п	Перечень вопросов (задач) для экзамена	Код индикатора
1	Разработка логических схем на языке Verilog. Общие принципы.	ПК-9.У.1
2	Разработка логических схем на языке VHDL	ПК-9.У.1
3	Поведенческое и структурное описание схем на языке Verilog	ПК-9.У.1
4	Мультиплексоры на языке Verilog	ПК-9.У.1
5	Мультиплексоры на языке VHDL	ПК-9.У.1
6	Дешифраторы на языке Verilog	ПК-9.У.1
7	Дешифраторы на языке VHDL	ПК-9.У.1
8	Использование условных операторов if-else на языках Verilog и VHDL	ПК-9.У.1
9	Параметризованные модули на языке Verilog	ПК-9.У.1
10	Параметризованные модули на языке VHDL	ПК-9.У.1
11	Устройства с памятью на языке Verilog. Триггеры и параллельные регистры.	ПК-9.У.1
12	Устройства с памятью на языке VHDL. Триггеры и параллельные регистры.	ПК-9.У.1
13	Сдвигающие регистры на языке Verilog	ПК-9.У.1
14	Сдвигающие регистры на языке VHDL	ПК-9.У.1
15	Конечные автоматы на языке Verilog	ПК-9.У.1
16	Конечные автоматы на языке VHDL	ПК-9.У.1
17	Асинхронный двоичный счетчик на языке Verilog	ПК-9.У.1
18	Синхронный двоичный счетчик на языке Verilog. Поведенческое описание.	ПК-9.У.1
19	Синхронный двоичный счетчик с заданным основанием счета на языке Verilog	ПК-9.У.1
20	Кольцевой счетчик Джонсона на языке Verilog	ПК-9.У.1
21	Параметризуемый счетчик с заданным основанием счета на языке Verilog	ПК-9.У.1
22	Счетчик с заданным основанием счета на языке Verilog. Структурное описание	ПК-9.У.1
23	Разработка формирователей импульсов с заданными временными соотношениями на языке Verilog	ПК-9.У.1
24	Работа с симулятором Modelsim Altera. Тетбенч для проверки логических схем на языке Verilog	ПК-9.У.1
25	Работа с симулятором Modelsim Altera. Тетбенч для проверки последовательностных схем на языке VHDL	ПК-9.У.1
26	Компараторы кодов на языке Verilog	ПК-9.У.1
27	Реализация вычислительных операций на языке Verilog. Сумматоры и вычитатели	ПК-9.У.1
28	Реализация вычислительных операций на языке Verilog. Умножители	ПК-9.У.1
29	Преобразователь двоичного кода в двоично-десятичный на языке Verilog	ПК-9.У.1
30	Модули ОЗУ на языке Verilog	ПК-9.У.1
31	Модули ОЗУ на языке VHDL	ПК-9.У.1
32	Модули ПЗУ на языке Verilog	ПК-9.У.1
33	Модули ПЗУ на языке VHDL	ПК-9.У.1
34	Модуль двухпортового ОЗУ на языке Verilog	ПК-9.У.1
35	Модуль буфера FIFO ОЗУ на языке Verilog	ПК-9.У.1
36	Общие сведения о цифровых фильтрах. Дискретная передаточная функция.	ПК-9.У.1

37	Расчетные формулы для определения дискретной передаточной функции цифрового фильтра по аналоговому прототипу	ПК-9.У.1
38	Формат вещественных чисел типа float	ПК-9.У.1
39	Принцип реализации рекурсивного цифрового фильтра на языке Verilog	ПК-9.У.1
40	Использование цифроаналоговых преобразователей для разработки цифровых генераторов аналоговых сигналов заданной формы.	ПК-9.В.1
41	Подключение аналого-цифровых преобразователей с последовательным интерфейсом передачи данных.	ПК-9.В.1

Вопросы (задачи) для зачета / дифф. зачета представлены в таблице 16.

Таблица 16 – Вопросы (задачи) для зачета / дифф. зачета

№ п/п	Перечень вопросов (задач) для дифф. зачета	Код индикатора
1	Основные понятия о цифровых устройствах.	ПК-9.3.1
2	Программируемые логические интегральные схемы. Характеристики, принцип работы. Принципы разработки устройств на ПЛИС.	ПК-9.3.1
3	Комбинационные схемы цифровых устройств. Логические элементы (ЛЭ): законы алгебры логики, типовые ЛЭ.	ПК-9.3.1
4	Принципы разработки комбинационных схем цифровых устройств. Пример.	ПК-9.3.1
5	Функциональные узлы цифровой схемотехники. Дешифраторы.	ПК-9.3.1
6	Функциональные узлы цифровой схемотехники. Шифраторы.	ПК-9.3.1
7	Схемотехника преобразователей кодов на основе пары дешифратор-шифратор	ПК-9.3.1
8	Функциональные узлы цифровой схемотехники. Мультиплексоры и демультиплексоры.	ПК-9.3.1
9	Элементы с памятью. RS-триггеры	ПК-9.3.1
10	Элементы с памятью. D-триггеры	ПК-9.3.1
11	Элементы с памятью. T-триггеры	ПК-9.3.1
12	Элементы с памятью. JK-триггеры	ПК-9.3.1
13	Функциональные узлы цифровой схемотехники. Параллельные регистры.	ПК-9.3.1
14	Функциональные узлы цифровой схемотехники. Сдвигающие регистры.	ПК-9.3.1
15	Функциональные узлы цифровой схемотехники. Универсальные регистры.	ПК-9.3.1
16	Функциональные узлы цифровой схемотехники. Асинхронные двоичные счетчики.	ПК-9.3.1
17	Функциональные узлы цифровой схемотехники. Синхронные двоичные счетчики.	ПК-9.3.1
18	Схемотехника счетчиков с заданным основанием счета на Т-триггерах. Пример.	ПК-9.3.1
19	Схемотехника счетчиков с заданным основанием счета на JK-триггерах. Пример.	ПК-9.3.1
20	Схемотехника счетчиков с заданным основанием счета на D-триггерах. Пример.	ПК-9.3.1
21	Специальные виды счетчиков. Счетчик Джонсона.	ПК-9.3.1
22	Схемотехника делителей частоты импульсов. Примеры.	ПК-9.3.1
23	Разработка формирователей периодических импульсных последовательностей с заданными временными соотношениями.	ПК-9.3.1

	Пример.	
24	Схемотехника узлов вычислительной техники. Сумматоры с последовательным и параллельным переносом.	ПК-9.3.1
25	Схемотехника узлов вычислительной техники. Последовательные сумматоры. Сумматор-накопитель.	ПК-9.3.1
26	Схемотехника узлов вычислительной техники. Компараторы кодов.	ПК-9.3.1
27	Схемотехника узлов вычислительной техники. Умножители.	ПК-9.3.1
28	Код Грея. Схемотехника устройств преобразования из кода Грея в двоичный позиционный код и обратно.	ПК-9.3.1
29	Схемотехника преобразователей двоичного кода в двоично-десятичный код посредством комбинационных схем.	ПК-9.3.1
30	Параметризуемые модули в САПР QuartusII. Комбинационные устройства.	ПК-9.3.1
31	Параметризуемые модули в САПР QuartusII. Счетчики, регистры.	ПК-9.3.1
32	Параметризуемые модули в САПР QuartusII. Элементы узлов вычислительной техники.	ПК-9.3.1
33	Параметризуемые модули в САПР QuartusII. Элементы памяти: ПЗУ.	ПК-9.3.1
34	Параметризуемые модули в САПР QuartusII. Элементы памяти: ОЗУ.	ПК-9.3.1
35	Блоки макрофункций в САПР QuartusII. Комбинационные устройства.	ПК-9.3.1
36	Блоки макрофункций в САПР QuartusII. Счетчики.	ПК-9.3.1
37	Блоки макрофункций в САПР QuartusII. Регистры.	ПК-9.3.1
38	Блоки макрофункций в САПР QuartusII. Элементы узлов вычислительной техники.	ПК-9.3.1
39	Элементы микросхем ТТЛ типа 74xxx в САПР QuartusII. Триггеры.	ПК-9.3.1
40	Элементы микросхем ТТЛ типа 74xxx в САПР QuartusII. Счетчики.	ПК-9.3.1
41	Элементы микросхем ТТЛ типа 74xxx в САПР QuartusII. Регистры.	ПК-9.3.1
42	Элементы микросхем ТТЛ типа 74xxx в САПР QuartusII. Мультиплексоры.	ПК-9.3.1
43	Элементы микросхем ТТЛ типа 74xxx в САПР QuartusII. Дешифраторы.	ПК-9.3.1
44	Элементы микросхем ТТЛ типа 74xxx в САПР QuartusII. Шинные формирователи.	ПК-9.3.1
45	Применение индикаторов в цифровых устройствах. Полупроводниковые семисегментные индикаторы.	ПК-9.3.1
46	Применение индикаторов в цифровых устройствах. Жидкокристаллические индикаторы.	ПК-9.3.1
47	Применение индикаторов в цифровых устройствах. Вакуумно-люминесцентные индикаторы.	ПК-9.3.1
48	Применение индикаторов в цифровых устройствах. Газоразрядные индикаторы.	ПК-9.3.1
49	Подключение светодиодных индикаторов и цифровых и микропроцессорных устройствах.	ПК-9.3.1
50	Схемотехника устройств статической и динамической индикации.	ПК-9.3.1
51	Микросхемы запоминающих устройств. Статические ОЗУ.	ПК-9.3.1
52	Микросхемы запоминающих устройств. Динамические ОЗУ с асинхронным интерфейсом.	ПК-9.3.1
53	Микросхемы запоминающих устройств. Динамические ОЗУ с синхронным интерфейсом.	ПК-9.3.1
54	Микросхемы запоминающих устройств. ПЗУ.	ПК-9.3.1
55	Микросхемы запоминающих устройств. ОЗУ типа FIFO.	ПК-9.3.1
56	Схемотехнические методы увеличения разрядности шины адреса и	ПК-9.3.1

	данных при разработке модулей памяти.	
57	Аналого-цифровые преобразователи: общие принципы работы и характеристики.	ПК-9.3.1
58	Цифроаналоговые преобразователи: общие принципы работы и характеристики.	ПК-9.3.1
59	Схемотехника каскадов сдвига уровня при использовании АЦП и ЦАП.	ПК-9.3.1
60	Схемотехника цифроанalogовых преобразователей на основе резисторных сборок.	ПК-9.3.1
61	Цифроаналоговое преобразование на основе широтно-импульсной модуляции.	ПК-9.3.1
62	Схемотехника аналого-цифровых преобразователей. Параллельный АЦП.	ПК-9.3.1
63	Схемотехника аналого-цифровых преобразователей. АЦП последовательных приближений.	ПК-9.3.1
64	Схемотехника аналого-цифровых преобразователей. Гибридный АЦП.	ПК-9.3.1
65	Последовательный интерфейс передачи данных в микросхемах АЦП и ЦАП.	ПК-9.3.1
66	Принцип построения многоканальных систем сбора данных.	ПК-9.3.1
67	Цифровые потенциометры.	ПК-9.3.1
68	Использование цифроаналоговых преобразователей для разработки цифровых генераторов аналоговых сигналов заданной формы.	ПК-9.3.1
69	Схемотехника генераторов псевдослучайных чисел.	ПК-9.3.1
70	Схемотехника тактовых генераторов импульсов с фиксированными параметрами на логических элементах.	ПК-9.3.1
71	Схемотехника генераторов с перестраиваемыми параметрами на логических элементах.	ПК-9.3.1
72	Схемотехника цифровых генераторов с фазовой автоподстройкой частоты	ПК-9.3.1

Перечень тем для курсового проектирования/выполнения курсовой работы представлен в таблице 17.

Таблица 17 – Перечень тем для курсового проектирования/выполнения курсовой работы

№ п/п	Примерный перечень тем для курсового проектирования/выполнения курсовой работы
1	Цифровой таймер
2	Устройство измерения частоты настройки радиоприемника с цифровой шкалой
3	Цифровой измеритель длительности импульсов
4	Цифровой измеритель времени задержки импульсных сигналов
5	Устройство управляемой задержки импульсных сигналов
6	Разработка драйвера модуля ЖК-индикатора
7	Селектор импульсов по длительности
8	Цифровой формирователь псевдослучайной последовательности
9	Генератор с цифровым контуром фазовой автоподстройки частоты

Вопросы для проведения промежуточной аттестации в виде тестирования представлены в таблице 18.

Таблица 18 – Примерный перечень вопросов для тестов

№ п/п	Примерный перечень вопросов для тестов	Код индикатора																																								
1	<p>Прочитайте текст и выберите один правильный ответ: Выберите, какая из команд на языке Verilog соответствует использованию тернарного оператора:</p> <p>1) assign y = $\sim x_1 \wedge x_2 \wedge x_3$; 2) assign y = $(a==1) ? x_1 : x_2$; 3) assign y = $\{x_1, x_2, x_3\}$; 4) assign y = $(Q == 4'd9)$; 5) assign y = $Q + 1'd1$;</p>	ПК-9.3.1																																								
2	<p>Проанализируйте таблицу истинности</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th colspan="3">входные переменные</th> <th>выходная переменная</th> </tr> <tr> <th>x3</th> <th>x2</th> <th>x1</th> <th>y</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> <td>0</td> </tr> </tbody> </table> <p>и составьте проект программы на языке Verilog, который будет реализовывать данную зависимость выходной переменной y от входных переменных x1, x2, x3. Во избежание неоднозначности получаемого решения программа должна удовлетворять следующим дополнительным условиям:</p> <ul style="list-style-type: none"> - следует использовать в качестве основы логическое уравнение, составленное в дизъюнктивной нормальной совершенной форме, без какой-либо дополнительной минимизации исходной формулы; порядок следования мinterмов должен соответствовать следованию единиц в столбце выходной переменной таблицы истинности, - следует реализовать программный код на основе поведенческого (behavioral) способа описания, в одну строку (без использования промежуточных переменных и без использования скобок!), - шаблон программы должен быть следующим (в нем осталось только написать полностью строку, начинающуюся с <code>assign y =</code>, которая снабжена соответствующим комментарием, и только эта строка должна быть приведена в качестве ответа на вопрос теста): <pre>module example (input x1, x2, x3, output y); assign y = // вот эта строка должна быть написана полностью endmodule</pre>	входные переменные			выходная переменная	x3	x2	x1	y	0	0	0	0	0	0	1	0	0	1	0	0	0	1	1	1	1	0	0	0	1	0	1	1	1	1	0	1	1	1	1	0	ПК-9.В.1
входные переменные			выходная переменная																																							
x3	x2	x1	y																																							
0	0	0	0																																							
0	0	1	0																																							
0	1	0	0																																							
0	1	1	1																																							
1	0	0	0																																							
1	0	1	1																																							
1	1	0	1																																							
1	1	1	0																																							

3	<p>Проанализируйте текст программы на языке SystemVerilog</p> <pre>module example (input x1, x2, x3, output y); assign y = (x1 == (x2 ^ x3)); endmodule</pre> <p>и выберите один правильный ответ на вопрос – какой столбец состояний выхода y, из пяти возможных, указанных в таблице истинности</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th colspan="3">входы</th> <th colspan="5">состояния выхода y</th> </tr> <tr> <th>x_3</th> <th>x_2</th> <th>x_1</th> <th>№1</th> <th>№2</th> <th>№3</th> <th>№4</th> <th>№5</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td></tr> </tbody> </table> <p>соответствует данному программному коду:</p> <p>1) №1, 2) №2, 3) №3, 4) №4, 5) №5</p>	входы			состояния выхода y					x_3	x_2	x_1	№1	№2	№3	№4	№5	0	0	0	1	1	0	1	0	0	0	1	0	1	0	0	1	0	1	0	0	1	0	0	1	0	1	1	1	0	1	1	0	1	0	0	0	0	0	0	1	1	0	1	1	1	1	1	0	1	1	0	1	1	1	1	0	1	1	1	1	0	0	0	1	ПК-9.3.1
входы			состояния выхода y																																																																															
x_3	x_2	x_1	№1	№2	№3	№4	№5																																																																											
0	0	0	1	1	0	1	0																																																																											
0	0	1	0	1	0	0	1																																																																											
0	1	0	0	1	0	0	1																																																																											
0	1	1	1	0	1	1	0																																																																											
1	0	0	0	0	0	0	1																																																																											
1	0	1	1	1	1	1	0																																																																											
1	1	0	1	1	1	1	0																																																																											
1	1	1	1	0	0	0	1																																																																											
4	<p>Проанализируйте текст программы на языке SystemVerilog:</p> <pre>module example (input clk, input reset, output [3:0] Q, output cout); always @(posedge clk or posedge reset) begin if(reset) Q <= 4'd0; else if(Q == 4'd9) Q <= 4'b0; else Q <= Q + 1'd1; end assign cout = (Q == 4'd9); endmodule</pre> <p>и выберите правильные ответы из нижеперечисленных:</p> <p>1) программа реализует модуль оперативного запоминающего устройства на 9 байт, 2) программа реализует суммирующий счетчик с основанием счета, равным десяти, 3) максимальный выходной код на шине Q в двоичном представлении равен 1101, 4)</p>	ПК-9.У.1																																																																																

	при подаче на вход clk последовательности импульсов на выходе cout будут возникать импульсы с периодом больше периода следования импульсов clk, 5) если на вход reset подана логическая единица, то на выходе cout установится четырехразрядный двоичный код, равный 0000, 6) если в программе заменить строчку if(Q == 4'd9) на строчку if(Q == 4'd7), то на выходе cout всегда будет уровень логического нуля.											
5	<p>Прочтите текст и установите соответствие. К каждой позиции, данной в левом столбце, подберите соответствующую позицию в правом столбце. Запишите выбранные цифры под соответствующими буквами.</p> <p>В левом столбце перечислены операторы языка описания аппаратуры Verilog. Значок ~ обозначает инверсию.</p> <table border="1"> <thead> <tr> <th>Наименование элемента</th> <th>Выполняемая операция</th> </tr> </thead> <tbody> <tr> <td>1 nand(y, x1, x2);</td> <td>A $y = \sim(x_1 \vee x_2)$</td> </tr> <tr> <td>2 and(y, x1, x2);</td> <td>Б $y = \sim(\sim x_1 \wedge \sim x_2)$</td> </tr> <tr> <td>3 nor(y, x1, x2);</td> <td>В $y = x_1 \wedge x_2$</td> </tr> <tr> <td>4 bnot(y, x1, x2);</td> <td>Г $y = \sim(x_1 \wedge x_2)$</td> </tr> </tbody> </table>	Наименование элемента	Выполняемая операция	1 nand(y, x1, x2);	A $y = \sim(x_1 \vee x_2)$	2 and(y, x1, x2);	Б $y = \sim(\sim x_1 \wedge \sim x_2)$	3 nor(y, x1, x2);	В $y = x_1 \wedge x_2$	4 bnot(y, x1, x2);	Г $y = \sim(x_1 \wedge x_2)$	ПК-9.В.1
Наименование элемента	Выполняемая операция											
1 nand(y, x1, x2);	A $y = \sim(x_1 \vee x_2)$											
2 and(y, x1, x2);	Б $y = \sim(\sim x_1 \wedge \sim x_2)$											
3 nor(y, x1, x2);	В $y = x_1 \wedge x_2$											
4 bnot(y, x1, x2);	Г $y = \sim(x_1 \wedge x_2)$											
6	<p>Прочтите текст и выберите один правильный ответ:</p> <p>Выберите, какая из команд на языке Verilog соответствует программной реализации логической операции Исключающее ИЛИ (xor2) над переменными x1 и x2:</p> <ol style="list-style-type: none"> 1) assign y = x1 ^ x2; 2) assign y = (x1==1) ? x1 : x2; 3) assign y = {x1, x2}; 4) assign y = ~(x1 x2); 5) assign y = x1 & x2; 	ПК-9.3.1										
7	<p>Прочтите текст и выберите один правильный ответ:</p> <p>Выберите, какая команда на языке Verilog соответствует программной реализации логической операции И (and2) над переменными x1 и x2:</p> <ol style="list-style-type: none"> 1) assign y = x1 ^ x2; 2) assign y = (x1==1) ? x2 : 1'b0; 3) assign y = {x1, x2}; 4) assign y = ~(x1 x2); 5) assign y = ~(x1 & x2); 	ПК-9.3.1										
8	<p>Проанализируйте текст программы на языке SystemVerilog:</p> <pre> module example (input logic clk, output logic [3:0] Q); logic A; always_ff @(posedge clk) begin Q<={Q[2:0], A}; end assign A = ~Q[3]; endmodule </pre> <p>и выберите правильные ответы из нижеперечисленных:</p> <ol style="list-style-type: none"> 1) программа реализует модуль оперативного запоминающего 	ПК-9.У.1										

	устройства на 4 байта, 2) программа реализует суммирующий счетчик с основанием счета, равным 16, 3) программа реализует четырехразрядный счетчик Джонсона, 4) при подаче на вход clk последовательности импульсов на выходе Q[3] будут возникать импульсы с периодом в 8 раз больше периода следования импульсов clk, 5) период следования импульсов на выходах Q[0] и Q[1] одинаковые, 6) период следования импульсов на выходах Q[0] и Q[1] отличаются в 2 раза.	
9	<p>Проанализируйте текст программы на языке SystemVerilog:</p> <pre>module example(input logic clk, input logic R, output logic Q0, Q1); logic [1:0] T; logic [1:0] Q; tff TFF0(.CLK(clk), .PRN(1'b1), .CLRN(R), .T(T[0]), Q(Q[0])); tff TFF1(.CLK(clk), .PRN(1'b1), .CLRN(R), .T(T[1]), Q(Q[1])); not(T[0], Q[1]); or(T[1], Q[1], Q[0]); buf w1(Q0, Q[0]); buf w2(Q1, Q[1]); endmodule</pre> <p>и выберите правильные ответы из нижеперечисленных:</p> <p>1) программа реализует двухразрядный счетчик Джонсона, 2) программа реализует суммирующий счетчик с основанием счета, равным 4, 3) программа реализует суммирующий счетчик с основанием счета, равным 3, 4) программа реализует вычитающий счетчик с основанием счета, равным 4, 5) программа сформирована на основе структурного способа описания схемы на языке Verilog, 6) программа сформирована на основе поведенческого способа описания схемы на языке Verilog</p>	ПК-9.У.1
10	<p>Проанализируйте тексты программ на языке SystemVerilog. Проект состоит из двух модулей – M.sv и N.sv (Top Level Entity)</p> <pre>module M(Out, S); parameter [3:0] DATA = 8'b0000; output Out; input [1:0] S; assign Out = DATA[S]; endmodule module N(input x1, x0, output y); M #(DATA({1'b1, 1'b0, 1'b0, 1'b1})) M1 (Out (y),.S ({x1, x0})); endmodule</pre> <p>и выберите один правильный ответ из нижеперечисленных:</p> <p>1) в проекте реализован двухразрядный двоичный суммирующий счетчик, 2) в проекте реализован полный дешифратор с двумя входами и четырьмя выходами, 3) в проекте реализован логический</p>	ПК-9.У.1

	элемент И-НЕ (nand2), 4) в проекте реализован логический элемент Исключающее ИЛИ с инверсией (xnor2), 5) в проекте реализован двухразрядный счетчик Джонсона.	
11	<p>Проанализируйте текст программы на языке SystemVerilog:</p> <pre>module example(input logic clock, input logic reset, output logic out); typedef enum logic [1:0] {S0, S1, S2, S3} statetype; statetype state, nextstate; always_ff @(posedge clock, posedge reset) if (reset) state <= S0; else state <= nextstate; always comb case (state) S0: nextstate <= S1; S1: nextstate <= S2; S2: nextstate <= S3; S3: nextstate <= S0; default: nextstate <= S0; endcase assign out = (state == S1); endmodule</pre> <p>и выберите один правильный ответ из нижеперечисленных: 1) в проекте реализован двухразрядный двоичный суммирующий счетчик, 2) в проекте реализован делитель частоты импульсов в 4 раза, 3) в проекте реализован логический элемент И-НЕ (nand2), 4) в проекте реализован логический элемент Исключающее ИЛИ с инверсией (xnor2), 5) в проекте реализован двухразрядный счетчик Джонсона.</p>	ПК-9.У.1
12	<p>Прочтайте текст и выберите правильные ответы. Выберите значения строковых параметров, которые можно подставить в метод Python, реализованный строкой кода</p> <pre>sos = signal.butter(order, Wn, btype='bandpass', output='sos')</pre> <p>вместо имеющегося там сейчас параметра 'bandpass': 1)'sobel', 2)'lowpass', 3)'frequency', 4)'bandstop', 5)'bessel', 6)'highpass'</p>	ПК-9.В.1
13	<p>Прочтайте текст и запишите развернутый обоснованный ответ. Сформируйте программный код на языке System Verilog, который обеспечит программную реализацию мультиплексора с четырьмя информационными входами x0, x1, x2, x3, двухразрядной шиной адреса S и одним выходом у, используя в программе только условные тернарные операторы. Проект должен содержать только один программный файл</p>	ПК-9.В.1
14	<p>Прочтайте текст и запишите развернутый обоснованный ответ. Сформируйте программный код на языке System Verilog, который обеспечит программную реализацию мультиплексора с четырьмя информационными входами x0, x1, x2, x3, двухразрядной шиной адреса S и одним выходом у, используя в программе только оператор многоальтернативного выбора case. Проект должен</p>	ПК-9.В.1

	содержать только один программный файл	
15	Прочтите текст и запишите развернутый обоснованный ответ. Сформируйте программный код на языке System Verilog, который обеспечит программную реализацию двоичного суммирующего счетчика с основанием счета 10, посредством поведенческого описания. В проекте должен быть предусмотрен счетный вход и вход асинхронного сброса, выход переполнения счетчика реализовывать не нужно. Проект должен содержать только один программный файл	ПК-9.В.1

Ключи правильных ответов на тесты размещены в Приложении 1 к РПД и находятся у специалистов по УМР кафедры 44, заместителя заведующего кафедрой и руководителя образовательной программы.

Система оценивания тестовых заданий показана в таблице 18.1.

Таблица 18.1 – Система оценивания тестовых заданий

№	Указания по оцениванию	Результат оценивания (баллы, полученные за выполнение \ характеристика правильности ответа)
1	Задание закрытого типа на установление соответствия считается верным, если установлены все соответствия (позиции из одного столбца верно сопоставлены с позициями другого столбца)	Полное совпадение с верным ответом оценивается 1 баллом, неверный ответ или его отсутствие – 0 баллов (либо указывается «верно» \ «неверно»)
2	Задание закрытого типа на установление последовательности считается верным, если правильно указана вся последовательность цифр	Полное совпадение с верным ответом оценивается 1 баллом, если допущены ошибки или ответ отсутствует – 0 баллов (либо указывается «верно»\ «неверно»)
3	Задание комбинированного типа с выбором одного верного ответа из четырех предложенных и обоснованием выбора считается верным, если правильно указана цифра и приведены конкретные аргументы, используемые при выборе ответа	Полное совпадение с верным ответом оценивается 1 баллом, неверный ответ или его отсутствие – 0 баллов (либо указывается «верно»\ «неверно»)
4	Задание комбинированного типа с выбором нескольких вариантов ответа из предложенных и развернутым обоснованием выбора считается верным, если правильно указаны цифры и приведены конкретные аргументы, используемые при выборе ответов	Полное совпадение с верным ответом оценивается 1 баллом, если допущены ошибки или ответ отсутствует – 0 баллов (либо указывается «верно»\ «неверно»)
5	Задание открытого типа с развернутым ответом считается верным, если ответ совпадает с эталонным по содержанию и полноте	Правильный ответ за задание оценивается в 3 балла, если допущена одна ошибка \ неточность \ ответ правильный, но не полный - 1 балл, если допущено более 1 ошибки \ ответ неправильный \ ответ отсутствует – 0 баллов (либо указывается «верно»\

		«неверно»)
--	--	------------

Инструкция по выполнению тестового задания находится в таблице 18.2.

Таблица 18.2 - Инструкция по выполнению тестового задания

№	Тип задания	Инструкция
1	Задание закрытого типа на установление соответствия	Прочитайте текст и установите соответствие. К каждой позиции, данной в левом столбце, подберите соответствующую позицию в правом столбце
2	Задание закрытого типа на установление последовательности	Прочитайте текст и установите последовательность Запишите соответствующую последовательность букв слева направо
3	Задание комбинированного типа с выбором одного верного ответа из четырех предложенных и обоснованием выбора	Прочитайте текст, выберите правильный ответ и запишите аргументы, обосновывающие выбор ответа
4	Задание комбинированного типа с выбором нескольких вариантов ответа из предложенных и развернутым обоснованием выбора	Прочитайте текст, выберите правильные варианты ответа и запишите аргументы, обосновывающие выбор ответов
5	Задание открытого типа с развернутым ответом	Прочитайте текст и запишите развернутый обоснованный ответ

Перечень тем контрольных работ по дисциплине обучающихся заочной формы обучения, представлены в таблице 19.

Таблица 19 – Перечень контрольных работ

№ п/п	Перечень контрольных работ
	Не предусмотрено

10.4. Методические материалы, определяющие процедуры оценивания индикаторов, характеризующих этапы формирования компетенций, содержатся в локальных нормативных актах ГУАП, регламентирующих порядок и процедуру проведения текущего контроля успеваемости и промежуточной аттестации обучающихся ГУАП.

11. Методические указания для обучающихся по освоению дисциплины

11.1. Методические указания для обучающихся по освоению лекционного материала.

Основное назначение лекционного материала – логически стройное, системное, глубокое и ясное изложение учебного материала. Назначение современной лекции в рамках дисциплины не в том, чтобы получить всю информацию по теме, а в освоении фундаментальных проблем дисциплины, методов научного познания, новейших достижений научной мысли. В учебном процессе лекция выполняет методологическую, организационную и информационную функции. Лекция раскрывает понятийный аппарат конкретной области знания, её проблемы, дает цельное представление о дисциплине, показывает взаимосвязь с другими дисциплинами.

Планируемые результаты при освоении обучающимися лекционного материала:

- получение современных, целостных, взаимосвязанных знаний, уровень которых определяется целевой установкой к каждой конкретной теме;
- получение опыта творческой работы совместно с преподавателем;
- развитие профессионально-деловых качеств и самостоятельного творческого мышления.
- появление необходимого интереса, необходимого для самостоятельной работы;
- получение знаний о современном уровне развития науки и техники и о прогнозе их развития на ближайшие годы;
- научиться методически обрабатывать материал (выделять главные мысли и положения, приходить к конкретным выводам, повторять их в различных формулировках);
- получение точного понимания всех необходимых терминов и понятий.

Лекционный материал может сопровождаться демонстрацией слайдов и использованием раздаточного материала при проведении коротких дискуссий об особенностях применения отдельных тематик по дисциплине.

Структура предоставления лекционного материала:

- введение (сообщение темы, цели, плана лекции, используемых источников);
- основная часть (подача структурированной научной и учебной информации, расстановка акцентов, выводы по каждому пункту);
- заключение (обобщение основных идей, формулирование общих выводов по теме).

11.2. Методические указания для обучающихся по участию в семинарах

Не предусмотрено учебным планом.

11.3. Методические указания для обучающихся по прохождению практических занятий

Не предусмотрено учебным планом.

11.4. Методические указания для обучающихся по выполнению лабораторных работ

В ходе выполнения лабораторных работ обучающийся должен углубить и закрепить знания, практические навыки, овладеть современной методикой и техникой эксперимента в соответствии с квалификационной характеристикой обучающегося. Выполнение лабораторных работ состоит из экспериментально-практической, расчетно-аналитической частей и контрольных мероприятий.

Выполнение лабораторных работ обучающимся является неотъемлемой частью изучения дисциплины, определяемой учебным планом, и относится к средствам, обеспечивающим решение следующих основных задач обучающегося:

- приобретение навыков исследования процессов, явлений и объектов, изучаемых в рамках данной дисциплины;
- закрепление, развитие и детализация теоретических знаний, полученных на лекциях;
- получение новой информации по изучаемой дисциплине;
- приобретение навыков самостоятельной работы с лабораторным оборудованием и приборами.

Задание и требования к проведению лабораторных работ

Задания по лабораторным работам соответствуют позициям перечня таблицы 6.

При выполнении лабораторных работ используется учебное издание:

Жаринов О.О. Разработка функциональных модулей цифровых устройств на ПЛИС: лаб. практикум. СПб, ГУАП, 2024 г. - 124 с.

Обязательным требованием является наличие у студентов навыков работы с ПК.

Структура и форма отчета о лабораторной работе

Обязательным является наличие титульного листа, изложения цели работы, порядка ее выполнения и выводов. Электронная форма отчета (файл в формате PDF) размещается студентом в личном кабинете на сайте ГУАП.

Требования к оформлению отчета о лабораторной работе

Указаны по URL http://guap.ru/guap/standart/prav_main.shtml

11.5. Методические указания для обучающихся по прохождению курсового проектирования/выполнения курсовой работы

Курсовой проект проводится с целью формирования у обучающихся опыта комплексного решения конкретных задач профессиональной деятельности.

Курсовой проект позволяет обучающемуся:

- систематизировать и закрепить полученные теоретические знания и практические умения в соответствии с требованиями к уровню подготовки, установленными программой дисциплины “Схемотехника”, программой подготовки бакалавра;
- применить полученные знания, умения и практический опыт при решении комплексных задач, в соответствии с основными видами профессиональной деятельности по направлению;
- углубить теоретические знания в соответствии с заданной темой;
- сформировать умения применять теоретические знания при решении нестандартных задач;
- приобрести опыт аналитической, расчётной, конструкторской работы и сформировать соответствующие умения;
- сформировать умения работы со специальной литературой, справочной, нормативной и правовой документацией и иными информационными источниками;
- сформировать умения формулировать логически обоснованные выводы, предложения и рекомендации по результатам выполнения работы;
- развить профессиональную письменную и устную речь обучающегося;
- развить системное мышление, творческую инициативу, самостоятельность, организованность и ответственность за принимаемые решения;
- сформировать навыки планомерной регулярной работы над решением поставленных задач.

Структура пояснительной записки курсовой работы / проекта

При выполнении курсовой работы рекомендуется придерживаться следующей последовательности:

- проводится анализ задания на курсовое проектирование и определяется порядок разработки устройства,
- разрабатывается структурная схема устройства,
- разрабатывается проект для реализации на ПЛИС, либо посредством схемотехнического проектирования, либо на языке описания аппаратуры, в соответствии с предпочтениями обучающегося
- осуществляется моделирование разработанного устройства,
- осуществляется подбор элементной базы для реализации устройства,
- проводится эскизное проектирование конструкции устройства.

Требования к оформлению пояснительной записки курсовой работы / проекта

В пояснительной записке необходимо представить следующие разделы:

- введение - 1 стр.,
- теоретические сведения о разрабатываемом устройстве и его существующих аналогах - 2-4 стр.,
- разработка проекта для ПЛИС – 6-10 стр.,
- описание результатов моделирования работы устройства - 2-3 стр.,
- выбор элементной базы для реализации устройства - 3-4 стр.,
- эскизное проектирование конструкции устройства – 2-3 стр.
- заключение – 1 стр.
- список использованной литературы - 1 стр.
- приложение (скриншоты схем, либо текст программы, реализующей проект устройства на языке описания аппаратуры)

11.6. Методические указания для обучающихся по прохождению самостоятельной работы

В ходе выполнения самостоятельной работы, обучающийся выполняет работу по заданию и при методическом руководстве преподавателя, но без его непосредственного участия.

В процессе выполнения самостоятельной работы у обучающегося формируется целесообразное планирование рабочего времени, которое позволяет им развивать умения и навыки в усвоении и систематизации приобретаемых знаний, обеспечивает высокий уровень успеваемости в период обучения, помогает получить навыки повышения профессионального уровня.

Методическими материалами, направляющими самостоятельную работу обучающихся, являются учебно-методические материалы по дисциплине.

11.7. Методические указания для обучающихся по прохождению текущего контроля успеваемости.

Текущий контроль успеваемости предусматривает контроль качества знаний обучающихся, осуществляемого в течение семестра с целью оценивания хода освоения дисциплины. Текущей контроль организуется посредством начисления рейтинговых баллов за выполняемые в процессе обучения лабораторные работы. В начале семестра устанавливаются предельные даты выполнения лабораторных работ и количество рейтинговых баллов за каждую работу. Суммарное количество баллов за все лабораторные работы, выполняемые в течение семестра должно быть установлено преподавателем не ниже 60. Нарушение сроков выполнения работы (несвоевременная загрузка отчета в личный кабинет студента на сайте ГУАП) является основанием для снижения рейтинговых баллов за данную работу вдвое. При выявлении фактов недобросовестного заимствования материала с отчетов других студентов баллы за работу могут быть снижены дополнительно, вплоть до нуля. Рейтинговые баллы учитываются при проведении итоговой аттестации по дисциплине.

11.8. Методические указания для обучающихся по прохождению промежуточной аттестации.

Промежуточная аттестация обучающихся предусматривает оценивание промежуточных и окончательных результатов обучения по дисциплине. Она включает в себя:

– дифференцированный зачет – это форма оценки знаний, полученных обучающимся при изучении дисциплины, при выполнении курсовых проектов, курсовых работ, научно-исследовательских работ и прохождении практик с аттестационной оценкой

«отлично», «хорошо», «удовлетворительно», «неудовлетворительно».

Дифференцированный зачет проводится в период зачетной недели в 5-м семестре.

– экзамен – форма оценки знаний, полученных обучающимся в процессе изучения всей дисциплины или ее части, навыков самостоятельной работы, способности применять их для решения практических задач. Экзамен проводится в период экзаменационной сессии в 6-м семестре и завершается аттестационной оценкой «отлично», «хорошо», «удовлетворительно», «неудовлетворительно».

Каждому обучающемуся как на дифф. зачете, так и на экзамене выдается билет, в котором будет 2 вопроса по темам, рассмотренным на лекционных занятиях. На подготовку ответов на оба вопроса дается 2 академических часа. При сдаче теоретического материала дисциплине на зачете обучающийся может получить до 40 рейтинговых баллов (по 20 баллов за каждый вопрос). Баллы снижаются при выявлении в отчете неточностей, ошибок, неполном ответе.

Дифференцированный зачет или экзамен считается сданным, если сумма набранных обучающимся баллов (в течение семестра при выполнении лабораторных работ и непосредственно на дифф. зачете либо на экзамене) достигает 55 или более.

Критерии выставления оценки по итоговой сумме набранных баллов следующие:

- менее 55 – неудовлетворительно,
- от 55 до 69 – удовлетворительно,
- от 70 до 84 – хорошо,
- 85 и более – отлично.

Лист внесения изменений в рабочую программу дисциплины

Дата внесения изменений и дополнений. Подпись внесшего изменения	Содержание изменений и дополнений	Дата и № протокола заседания кафедры	Подпись зав. кафедрой