به نام خدا



fpga تكليف سرى ششم

محدثه غفورى(9632133)


قسمت الف) ماژول calc این ماژول بسته به ورودی op هشت عملیات مختلف را باید انجام دهد که برای مقادیر مختلف ان و خروجی های متناظر با ان از case برای پیاده سازی ان استفاده میکنیم . در این ماژول برای اینکه از داخل ماژول بتوانیم عملیات روی ماتریس ها و مقادیر داخل ماتریس ها براحتی کنترل کنیم سه خروجی addra_r, و هم نوشتن روی addrb_r, addrc_w و A, B و هم نوشتن روی ماقطه های A, B و هم نوشتن روی حافظه های A, B و هم نوشتن روی حافظه کی خروجی تعریف میکنیم تا هم خواندن از حافظه های خروجی wec که پایه فعال ساز نوشتن این حافظه است ، از داخل این ماژول و همزمان با ریختن حاصل عملیات روی حافظه این پایه را فعال میکنیم.لازم به ذکر است دو ورودی din_A, din_B خانه های حافظه های B هستند که در زمان تعیینی توسط همین ماژول وارد میشوند تا عملیات مورد نظر روی انها صورت گیرد (اینکه کدام عنصر حافظه ها وارد این ماژول همین میکند مشخص میشود)

در حالت های op=000,001,010 دو ماتریس A, B باهم جمع یا کم میشوند که در این حالات عملیات مورد نظر درایه به درایه متناظرا روی عناصر این دو ماتریس ، اعمال میشود بنابراین کافی است که در هر کلاک درایه های متناظر را با هم جمع یا کم کرد و در کلاک بعدی روی خانه های این دو ماتریس جلو رفت . بنابراین ادرس های این دو ماتریس هم زمان باهم و با ماتریس حاصل جواب C یک واحد رو به جلو حرکت میکنند . حاصل جمع دو عدد هشت بیتی علامت دار حداکثر C میشود که این مقدار در هشت بیت میگنجد بنابراین کافی است حاصل را در متغیر هشت بیتی C بیتی C تو دارد .


 متغیر 11 بیتی temp2 استفاده میکنیم زیرا هر عنصر c در بدترین حالت برابر (127*127)*32 است که این حاصل در یک متغیر 19 بیتی جا میگیرد و همان طور که گفته شد هشت بیت پرارزش یعنی result را به dout_c میدهیم


در حالت op=100,101 ماتریس های a, b ترانهاده میشوند یعنی جای سطر و ستون شان عوض میشود و تغییری در خود مقادیر شان بوجود نمی اید بنابراین تنها کافی است که پایه های ادرس ماتریسی که میخواهیم ترانهاده کنیم و ماتریس حاصل جواب را کنترل کنیم . از انجایی a سطر و ستون داریم میتوانیم ادرس هر خانه را با a a a a a a در ان a a نمایش دهنده شماره سطر با شروع از صفر a و a نمایش دهنده شماره سطر با شروع از صفر است . با توجه به اینکه در ماتریس حاصل جواب سطر و ستون های ماتریس اصلی برعکس شده اند میتوان ادرس هر خانه ی حاصل جواب را با a a a نایش داشت a و در هر گام تأبت نگه داشتن a روی یک ستون خاص از ماتریس اصلی حرکت میکنیم a با زیاد کردن شماره سطر a و در هر گام عناصر ستون ماتریس اصلی را در یک سطر از ماتریس حاصل میریزیم و هنگامی که عناصر یک ستون منتقل شدند با افزایش a به ستون بعدی میرویم و این عملیات را تا اخرین ستون که a a است انجام میدهیم . در این حالت چون هیچ عملیاتی روی مقادیر عناصر حافظه ها صورت نمیگیرد و همان ها با تغییر مکان به ماتریس a منتقل میشوند بنابراین به همان صورت ورودی که هشت بیتی هستند باقی میمانند و کافی است مقادیر انها را در متغیر هشت بیتی هستند باقی میمانند و کافی است مقادیر انها را در متغیر هشت بیتی a نوشته شود


در حالت 111 , 110=00 باید trace ماتریس ، یعنی جمع عناصر روی قطر اصلی ماتریس را بدست اوریم و در اولین خانه ی ماتریس C بریزیم بنابراین نیازی به جابجایی ادرس های حافظه C نیست و پایه ادرس C روی همان صفر ، یعنی روی اولین درایه اش باقی میماند . اما در ماتریس اصلی برای حرکت روی قطر اصلی میدانیم درایه های قطر اصلی دارای ادرس های ... , 66 , 0 دارند . یعنی عناصر روی قطر اصلی ادرس دارند . یعنی عناصر روی قطر اصلی دارای ادرس های ... , 66 , 0 دارند . یعنی عناصر روی قطر اصلی ادرس دارند . یعنی عناصر روی قطر اصلی دارس i 33 دارند که i از صفر (اولین خانه ی ماتریس) شروع شده و تا 31 (اخرین خانه ماتریس با ادرس 1023) جلو میرود . بنابراین کافی است با حرکت روی این ادرس ها ، مقادیر داخل این خانه ها را با هم جمع کنیم و در نهایت و بیت بر ارزش این حاصل جمع را در خروجی قرار دهیم که برای این کار از دو متغیر result بطول هشت بیت و بیت استفاده میکنیم . بدین صورت که حاصل این جمع حداکثر (127+127)*32 میباشد(اعداد بصورت هشت بیتی علامت دارد بین 127 , 128 - تغییر میکنند) که این مقدار در 13 بیت میگنجد بنابراین این طاصل را در (13 بیت میگنجد بنابراین این حاصل را در (13 بیت میگنجد بنابراین این تخصیص داده میشود






















قسمت ب) ماژول clk_gen این ماژول کلاک ورودی سیستم را که 24MHz است را دریافت میکند و بوسیله ی کسمت بیک Calc و عملیاتی دیگر کلاک ماژول clk_calc که صد مگاهرتز و کلاک ماژولهای uart که 115200 هرتز هستند را تولید میکند . برای تولید clk_calc کافی است با استفاده از همان DCM کلاک ورودی بیست و چهار مگاهرتز را به مای مگاهرتز تبدیل کنیم و در لبه های بالا رونده این کلاک صد مگاهرتزی اگر LOCKED فعال شده بود و کلاک ها اماده ی استفاده بودند ، clk_calc را نات کنیم تا سنکرون با لبه های کلاک صد مگاهرتزی تغییر کند و در واقع این خروجی هم یک کلاک صد مگاهرتزی شود . برای تولید کلاک تقسیم ساده میبینیم


72MHz / 115200 = 625 میشود بنابراین برای این کلاک بصورت دقیق ، چون DCM نمیتواند کلاک های کوچک را درست کند یک کلاک مگاهرتزی تولید میکنیم و هر 625 بار یکبار clk_uart را نات میکنیم تا این کلاک کوچک تولید شود

ماژول UART_rec این ماژول طبق پروتکل پورات باکلاک 115200 داده های سربال را از ورودی دریافت میکند و خانه های حافظه های B یا B را مقدار دهی میکند . برای این منظور کافی است از یک متغیر ده بیتی بنام B یا B را مقدار دهی میکند . برای این منظور کافی است از یک متغیر ده بیتی بنام استفاده کنیم تا داده های ورودی داخل آن قرار گیرند و در هر کلاک یک واحد به سمت چپ شیفت پیدا کند و پس از گرفتن هر ده تا ورودی ، مقدار خود را چک کند اگر طبق پروتکل پورات استارت بیت (صفر) و استاپ بیت (یک) در ابتدا و انتهای این فریم ده بیتی باشند هشت بیت وسطی خود را بعنوان یک عدد هشت بیتی بردارد تا وارد خانه های ماتریس مورد نظر کند . پس از دریافت هر عدد هشت بیتی انرا در خانه های یک ارایه دو بعدی بنام matrix قرار میدهیم که 1024 تا خانه بطول هشت بیت دارد بنابراین با دریافت هر عدد هشت بیتی اروپر 1024 تا خانه یا این ارایه دو بعدی مقدار دهی شود و هنگامی که counter یک واحد زیاد تمامی عدد های هشت بیتی برای مقدار دهی به خانه های ماتریس دریافت شدند، منتظر میمانیم تا 1024 شدن وی Write_start یک شود و ما بتوانیم این اعداد را به بیرون ماژول هدایت کنیم تا روی حافظه ها نوشته شوند . برای اینکه بتوانیم نوشتن روی حافظه ها را کنترل کنیم از یک خروجی data_valid استفاده میکنیم که به web یا web متصل میشوند زیرا با فعال شدن کاترل کنیم از یک خروجی data_valid استفاده میکنیم که به هاک در زمانی که روی حافظه ها داریم که از طریق فعال کردن data_valid در زمانی که روی حافظه ها میکنیم مینویسیم ، به این هدف دست پیدا میکنیم

ماژول UART_trans ؛ با فعال شدن finish و اتمام عملیات میتوانیم خانه های ماتریس C را اماده ی ارسال کنیم.برای ارسال 1024 تغییر میکند استفاده میکنیم و کنیم.برای ارسال 1024 تغییر میکند استفاده میکنیم و هر بار که یک خانه ی این ماتریس ارسال شد ، یک واحد به این متغیر افزوده میشود . برای فرستادن بیت های هر خانه هنگامی که data_valid فعال بود ، در صورتی که مشغول ارسال دیگری نباشیم (busy=0) باشد میتوانیم ارسال

هشت بیت یک خانه ی خاص از ماتریس C را انجام دهیم که برای این کار باید ابتدا فریم متناسب با پروتکل یوارت یعنی {1,data,0} را تولید کنیم و در ده کلاک متوالی که بوسیله ی متغیر cnt کنترل میشود این فریم را ارسال میکنیم و پس از ارسال کل فریم طی یک کلاک متغیری که فریم در آن قرار میگیرد (shift_reg) را پاک میکنیم (shift_reg =10'b111111111; درس حافظه ی ارسال خانه ی بعدی حافظه شویم و بدنبال آن ادرس حافظه ی را یک واحد افزایش میدهیم تا ورودی ماژول خانه ی بعدی این حافظه شود . در واقع در این ماژول خواندن از حافظه ی بوسیله ی خروجی addr کنترل میشود که به پایه ادرس خواندن C متصل است . این ماژول نیز همانند ماژول گیرنده بورات با کلاک 115200 کار میکند

قسمت ج) برای ساخت ماتریس A باید عناصر روی قطر اصلی باید 90 یا 01011010 باشد و سایر عناصر باید صفر باشند. بدین منظور با تعریف یک متغیر بنام i که از 0 تا 1023 تغییر میکند میتوانیم عناصر روی قطر اصلی که همان مضارب 33 هستند را با 90 مقدار دهی کنیم (اگر باقی مانده i به 33 برابر صفر باشند یعنی i مضربی از 33 بوده است) و ما بقی را با صفر. توجه شود که طبق استاندارد پروتکل یوارت باید استارت بیت و استاپ بیت در ابتدا و انتهای داده ی اصلی قرار گیرند



قسمت د)برای اینکه پورت ها را به پین ها طبق جدول متصل کنیم از plan ahead استفاده میکنیم

```
1  # PlanAhead Generated physical constraints
2  NET "clk" LOC = P50;
3  NET "rx_A" LOC = P81;
4  NET "rx_B" LOC = P83;
5  NET "tx_C" LOC = P85;
6  NET "Op_start" LOC = P111;
7  NET "Op[2]" LOC = P114;
8  NET "Op[1]" LOC = P115;
9  NET "Op[0]" LOC = P116;
10  NET "write_start" LOC = P119;
11  NET "transmit_output" LOC = P120;
```

با اعمال شرط گذاری زمانی میبینیم حداکثر فرکانس ورودی 50 و حداکثر کلاک یوارت 35 و حداکثر کلاک محاسبات 251 مگاهرتز میباشد

	Met	Constraint	Check	Worst Case Slack	Best Case Achievable	Timing Errors
1	Yes	TS clk gen clk calc = PERIOD TIMEGRP "clk gen/clk calc" 251 MHz HIGH 50%	SETUP HOLD	0.016ns 0.450ns	3.968ns	0
2	Yes	TS clk gen clk generator clkout0 = PERIOD TIMEGRP "clk gen clk generator clkout0" TS clk * 3 HIGH 50%	SETUP HOLD	2.659ns 0.469ns	4.007ns	0
3	Yes	TS clk gen clk generator clkout1 = PERIOD TIMEGRP "clk gen clk generator clkout1" TS clk * 4.2 HIGH 50%	SETUP HOLD MINPERIOD	3.832ns 0.438ns 3.031ns	0.929ns 1.730ns	0 0
4	Yes	TS_clk = PERIOD TIMEGRP "clk" 50 MHz HIGH 50%	MINLOWPULSE	15.000ns	5.000ns	0
5	Yes	TS clk gen clk uart = PERIOD TIMEGRP "clk gen/clk uart" 35 MHz HIGH 50%	SETUP HOLD	17.997ns 0.363ns	10.574ns	0

```
#Created by Constraints Editor (xc6slx9-tqg144-3) - 2020/07/31
NET "clk" TNM_NET = clk;
14   TIMESPEC TS_clk = PERIOD "clk" 50 MHz HIGH 50%;
15   NET "clk gen/clk calc" TNM_NET = clk gen/clk calc;
16   TIMESPEC TS_clk gen_clk calc = PERIOD "clk gen/clk calc" 251 MHz HIGH 50%;
17   NET "clk gen/clk uart" TNM_NET = clk gen/clk uart;
18   TIMESPEC TS_clk gen_clk uart = PERIOD "clk gen/clk uart" 35 MHz HIGH 50%;
19
```