

تکلیف سری هفتم درس زبانهای توصیف سخت افزار و مدارات زمان تحویل: شب قبل از امتحان پایان ترم

نكاتي در مورد انجام و ارسال تكاليف:

۱-برای هر ماژول که مینویسید، یک فایل ۷. جداگانه درنظر بگیرید. همه ی ماژولها را در یک فایل ۷. ننویسید. در صورتی که ماژول فرستاده شده قابل سنتز نباشد نمره صفر به آن تعلق میگیرد.

۲-ماژول Test bench هر سوال را حتما به همراه سایر ماژولها ارسال فرمایید.

۳-برای تحویل تکلیف یک گزارش مختصر از نحوه ی انجام تکالیف یا پاسخ به سوالات مطرح شده نیاز است. این گزارش در قالب PDF خواهد بود. دقت کنید که نیاز به کهی کردن کدها در داخل گزارش نیست؛ بلکه فایل کدها بصورت جداگانه باید ارسال شود.

۴-توجه فرمایید که نیازی به ارسال همه ی فایل های پروژه ی نرم افزار ISE نیست! فقط فایل های ۷. را در کنار گزارش ارسال فرمایید.

۵-در نهایت یک فایل زیپ به شکل HW5_StudentID.zipحاوی گزارش و فایل های ۷. را قبل از موعد تحویل در سامانه الکتریکی دروس (Ims) آپلود فرمایید.

سوال اول)

در پیاده سازی هایی که از pipeline استفاده می شود، به واسطه پردازش داده جدید قبل از اتمام داده قبلی میتوان به سیستمی با توان عملیاتی بالا دست پیدا کرد. اما همیشه اینگونه نیست. تحقیق کنید در کدام سیستم ها pipeline باعث افزایش کار آمدی و در کدام سیستم ها اثر عکس دارد و در چه شرایطی باعث کاهش throughput می شود.

سوال دوم)

با استفاده از ایده ی pipelining یک ضرب کننده ی ۱۶ بیتی را توسط ضرب کننده های ۸ بیتی پیاده سازی نمایید. ایده ی انجام این کار به شکل عبارت زیر است:

$$X\times Y=\{A,B\}\times\{C,D\}=\{A\times C\ ,B\times D\}+(A\times D)\ll 8+(B\times C)\ll 8$$

الف – برای مقایسه ی گذردهی (Throughput) ابتدا ضرب کننده را صورت ۱۶ بیتی و به ساده ترین شکل بنویسید و فرکانس کاری طراحی را به دست آورید. سپس با انجام pipeline کد نوشته شده را بهبود داده و نتایج بدست آمده از گذردهی دو سیستم را با یکدیگر مقایسه کنید.

ب- حال به میزان مصرف لاجیک توجه کنید. چه تفاوتی در میزان مصرف لاجیک به وجود آمده است؟

توجه کنید که لازم است از گزارشات مربوط به هر دو کد نوشته شده در نرمافزار ISE عکس گرفته و در گزارش ضمیمه شود.

ج- حداکثر فرکانس کاری در هر حالت چقدر است؟ بیشترین تاخیر بین کدام دو پورت است؟

از گزارشات عکس گرفته و ضمیمه نمایید.

تذکر: دقت کنید که از primitive موجود (Mult18*18) برای پیادهسازی استفاده ننماید. برای جلوگیری از استفاده از این primitive کافیست به گزینه های سنتز رفته و در بخش HDL Options گزینه ی Multiplier Style را بر روی مقدار مناسب قرار دهید.

fpga مورد استفاده: xc3s50vq100

سوال سوم)

كد زير به شكل يك ماژول ساده نوشته شده كه مي تواند جواب را در يك پالس ساعت محاسبه نمايد.

الف- با استفاده از گزارشات نرمافزار ISE نشان دهید که حداکثر فرکانس کاری که می توان برای سیگنال Clk به کار برد چقدر است؟

ب- گذردهی این ماژول چقدر است؟

ج- چگونه می توان فرکانس کاری را افزایش داد؟ تغییرات لازم را اعمال کرده و گزارشات را مجددا بررسی نمایید. چقدر تفاوت حاصل شد؟

د- آیا می توانید مدار را به گونه ای بهینه کنید که به فرکانس کاری ۲۰۰ مگاهر تز برسد؟ با تعریف Timing Constraints مناسب برای حل این مشکل تلاش کنید. آیا امکان پذیر است؟ (عکس گزارش را ضمیمه کنید)

ه- در گزینه های سنتز استفاده از DSP را ممنوع کنید و مجددا تلاش کنید به حداکثر فرکانس کاری برسید. آیا بهبودی حاصل می شود؟ و- در صورت منفی بودن جواب سوالات بالا، علاوه بر Timing Constraints از تنظیمات مربوط به Place&Route و Map نیز کمک بگیرید و حالت بهینه سازی را روی سرعت قرار دهید. آیا به فرکانس مورد نظرات رسیدید؟ عکس گزارش را ضمیمه کنید (FPGA مورد استفاده: cxc3s400fg456)

```
module 03(
       input
                     Clk,
                    [15:0] A,B,C,D,E,F,G,H,
       input
       output reg [33:0]
              [15:0] A_reg,B_reg,C_reg,D_reg,E_reg,F_reg,G_reg,H_reg;
       rea
       always @(posedge Clk)
      begin
              A req \le A;
              B reg <= B;
              C req \le C;
              D reg <= D;</pre>
              E reg <= E;
              F reg <= F;
              G reg <= G;
              H reg <= H;
       end
       always @ (posedge Clk)
              Out <= (A reg*B reg) + (C reg*D reg) + (E reg*F reg) + (G reg*H reg);
endmodule
```

سوال چهارم)

چکونه به کمک یک حافظه ROM می توان هر مدار ترکیبی را پیاده سازی کرد؟ با استفاده از Core Generator یک حافظه ی ROM طراحی کرده و برای پیاده سازی یکی از سه مدار ترکیبی زیر از آن استفاده کنید:

- ۱- مالتی پلکسر ۲ به ۱ چهاربیتی با ورودیهای Select و Enable مشترک
 - ۲- یک Encoder اولویت دار ۱۶ بیتی
- ۳- تبدیل کنندهی عدد ۴ بیتی به نمایشگر 7-Segment (اعداد بزرگتر از ۱۰ به شکل هگزادسیمال نمایش داده شوند)