

تکلیف سری اول درس زبانهای توصیف سخت افزار و مدارات

زمان تحويل: شنبه 10 اسفند ماه 1398

نكاتي در مورد انجام و ارسال تكاليف:

1-برای هر ماژول که مینویسید، یک فایل ۷. جداگانه درنظر بگیرید. همه ی ماژولها را در یک فایل ۷. ننویسید. در صورتی که ماژول فرستاده شده قابل سنتز نباشد نمره صفر به آن تعلق میگیرد.

2-ماژول Test bench هر سوال را حتما به همراه ساير ماژولها ارسال فرماييد.

3-برای تحویل تکلیف یک گزارش مختصر از نحوه ی انجام تکالیف یا پاسخ به سوالات مطرح شده نیاز است. این گزارش در قالب PDF خواهد . بود. دقت کنید که نیاز به کپی کردن کدها در داخل گزارش نیست؛ بلکه فایل کدها بصورت جداگانه باید ارسال شود.

4-توجه فرمایید که نیازی به ارسال همه ی فایل های پروژه ی نرم افزار ISE نیست! فقط فایل های ۷. را در کنار گزارش ارسال فرمایید.

5-در نهایت یک فایل زیپ به شکل HW1_StudentID.zip حاوی گزارش و فایل های ۷. را قبل از موعد تحویل در سامانه الکتریکی دروس (Ims) آپلود فرمایید.

سوال اول) پس از ساخت PROMهای سریع ساخته شده در 1971 طراحان خلاق پی بردند میتوان از آنها در پیاده سازی تابع های ساده منطقی استفاده کرد. در 1975 شرکت intersil چیپ intersil را با طراحی Bill Sievers معرفی کرد. که میتوان از آن به عنوان اولین PLA که میتوان آن را الکتریکی پروگرام کرد یاد برد. و سر انجام در PLA اولین PAL که میتوان آن را الکتریکی پروگرام کرد یاد برد. و سر انجام در PAL ارائه دادند که از معماری های قبلی سریع تر , به صرفه تر و انعطاف پذیر تر بود. نرم افزار PALASM نیز برای طراحی راحت تر این device منتشر شد. با توجه به جدول درستی (look up table) معماری چه تفاوت هایی دارند؟


а	b	C	Out
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$S_1 S_0$	function	
0 0	A+B	
0 1	А-В	
1 0	A+1	
1 1	A-1	


سوال دوم) مقایسه گر 2 بیتی اعداد دو بیتی A و B را با هم مقایسه می کند و خروجی ها را برای نشان دادن اینکه معادل دهدهی A کوچکتر، بزرگتر یا مساوی با B است فعال می کند. ابتدا این مقایسه گر را در سطح بزرگتر یا مساوی با زبان Verilog پیاده سازی کنید. سپس با استفاده ماژول ساخته شده یک مقایسه گر 4 بیتی بسازید. پس از شبیه سازی طرح در ISIM، شکل موج های نظیر ورودی های مختلف را به پاسخ خود اضافه نمایید به نحوی که تمامی حالات پوشش داده شود.

سوال سوم) یک بلوک محاسباتی 4 بیتی طراحی کنید که عملکردهای زیر را انجام دهد. فرض کنید شما می توانید فقط از ماژول Mux 4 بیتی و گیت NOR و جمع کننده 4 بیتی استفاده کنید که البته ماکس و جمع کننده را هم اید خودتان به صورت زیر ماژول طراحی کنید. فرض کنید همه ورودی ها 4 بیتی و به فرم (2's complement) می باشند.

سوال چهارم)یک قفل امنیتی با 6 سوئیچ (a ،a ،c ،b ،a) وجود دارد این قفل امنیتی زمانی باز می شود (z=1) معادله بولی را که این 6 سوئیچ یکی از وضعیت های روبرو را داشته باشند و در غیر این صورت قفل بسته است (z=0). معادله بولی را برای خروجی تهیه کنید. و مدار منطق را ترسیم کنید ودر نهایت آن را به زبان Verilog پیاده سازی کنید.



سوال اختیاری) مطابق شکل زیر ماژولی در سطح گیت طراحی نمایید که به کمک آن بتوان حروف بزرگ لاتین را به حروف کوچک و حروف کوچک متناظر با آن قرار دهد و در صورتی که ورودی کد ASCII مربوط به یکی از حروف و OUT را برابر با کد Cap مربوط به یکی از حروف کوچک لاتین بود، خروجی Cap را برابر با صفر و OUT را برابر با مقدار ASCII حرف بزرگ آن قرار دهد. ضمنا فرض شده است که حتما ورودی یک کد ASCII معتبر خواهد بود. بطور دلخواه برای تعدادی از کدهای اسکی حروف لاتین توسط ماژول Testbench شبیه سازی را انجام داده و نتایج را ضمیمه نمایید به نحوی که هر دو حالت پوشش داده شود.



موفق باشيد