به نام خدا



fpga تکلیف سری پنجم

محدثه غفورى(9632133)

سوال 1) در قسمت فرستنده پروتکل uart میدانیم فرستنده با امدن دستور شروع ارسال از ورودی شروع به گرفتن داده ی کاربر و ساخت فریم متناسب با این پروتکل میکند بنابراین با یک شدن ورودی TX_send تسک مربوط به تولید پریتی ها (calculating_parity(data_frame,in) را صدا میکنیم و خروجی انرا که حاصل پریتی ها و داده ی کاربر به ترتیب گفته شده در صورت سوال است را در یک قالب بین استارت بیت و استاپ بیت قرار میدهیم و شروع به ارسال میکنیم . چون ورودی های مختلف در زمان های مختلف به تسک مورد نظر وارد میشوند برای اینکه برای هر ورودی یک حافظه مجزا در نظر گرفته شود و خروجی های مجزا بدون اثر گرفتن از سایر ورودی ها ساخته شود تسک را از نوع automatic تعریف میکنیم و چون میخواهیم بصورت سریال داده ها را ارسال کنیم انها را در یک رجیستر بنام دار نوع Shift_reg را شیفت دادن ان در هر لبه کلاک [Shift_reg را به خروجی منتقل میکنیم

در قسمت گیرنده در هر لبه کلاک ورودی های مختلف را دریافت کرده و در یک بافر بنام register ذخیره میکنیم و هر 9 لبه کلاک این بافر را چک میکنیم تا اگر داده ای بین استارت بیت (صفر) و استاپ بیت (یک) بطول هفت بیت است برداشته و عملیات تصحیح خطا را روی ان انجام دهیم . پس از استراخ فریم داده ها و پریتی ها ، انها را در یک متغیر بنام data_false قرار میدهیم و با فراخوانی (c(data_false) شماره ی بیت دارای خطا در این فریم را یافته و ان بیت را معکوس میکنیم تا صحیح شود ، حال با توجه به اینکه میدانیم در کدام خانه های این متغیر داده ی کاربر قرار داشته است پس از اصلاح خطا {data_false[6],data_false[5],data_false[4],data_false[6]} را

در تست بنچ این سوال باید برای یکی از ماژول های فرستنده و گیرنده تست بنچ بنویسیم و سپس ماژول دیگر را اضافه کنیم و پس از معرفی پورت ها یک متغیر بنام ctrl تعریف کرده و در صورت فعال شدن این متغیر خروجی فرستنده را معکوس کرده (خطا ایجاد میکنیم) و در غیر این صورت خود خروجی فرستنده به گیرنده منتقل میشود بنابراین باید از دستور assign با شرط روی متغیر ctrl استفاده کنیم اما هنگام instance گرفتن از دو ماژول به اروری برخوردم که موفق به رفع ان و ران کردن شبیه سازی نشدم


سوال 2) توجه : در این سوال فرض را بر این گذاشته ام که در دو حالت دمای بالا و خطر مرگبار بعلت نبود push سوال 2) توجه : در این قسمت ها ، بعد از پایین امدن دما یا رفع خطر سنسور ها بطور خودکار غیر فعال شده و اتومات ریست

شده و دستگاه به حالت عادی خود باز میگردد بنابراین در اصل با غیر فعال شدن سنسور ها به حالت عادی و نرمال بازمیگردیم و در دو مورد دیگر کافی است با فشار دادن دکمه مورد نظر از ان حالت خارج شده و به وضعیت عادی بازمیگردیم

بنابر فرض سوال در هر زمان فقد یک سنسور میتواند فعال باشد و بعد از رفع مشکل ان سنسور و بازگشت به حالت عادی سنسور های دیگر میتوانند فعال شوند همچنین هنگام کمبود مواد اولیه و خطای مرگبار با توجه به خاموش شدن خط تولید خروجی On برابر صفر میشود همچنین برای دو حالت دیگر بعلت خاموش شدن دستگاه یا راه اندازی مجدد ان که در سوال اشاره شده است ، در این حالات نیز On برابر صفر میشود تا اثر خاموش شدن یا راه اندازی مجدد دستگاه مشخص شود بنابراین با فعال شدن هر یک از سنسور ها on=0 میشود ، بجز هنگام کمبود مواد اولیه که به مدت state دقیقه دستگاه صبر میکند و بعد On برابر میشود اما درمورد بقیه خروجی ها هر کدام از انها فقط هنگامی که state مربوط به انها فعال شود ، فعال میشوند و بقیه ی خروجی های غیر مربوط به ان State صفر هستند


یا 2سرای صبر کردن به مدت دو دقیقه باید این مدت زمان را نسبت به پریود کلاک در نظر گرفت یعنی 2min / T برای صبر کردن به مدت دو دقیقه باید این مدت زمان را نسبت به پریود کلاک در نظر گرفت یعنی $48*(10^{\circ})$ بنابراین به تعداد $48*(10^{\circ})$ $48*(10^{\circ})$

در تست بنچ از انجایی که باید به مدت 2 دقیقه صبر کنیم و درصورت نوشتن 120,000,000,000 برای تاخیر بر حسب نانو ثانیه ای بعلت بزرگ بودن عدد به ارور بر میخوریم بنابراین از حلقه repeat به تعداد 40000 و به مدت زمان 3000,000 تاخیر استفاده میکنیم ;3000000 (40000) repeat (40000




نتایج شبیه سازی و waveform ها


فعال شدن سنسور اول و ورود به حالت heat




فعال شدن سنسور دوم و ورود به حالت stucked . در پی این حالت خط خاموش میشود و تا یک شدن کلید ready منتظر میماند



فعال شدن سنسور چهارم و ورود به حالت خطر و ریست شدن اتومات دستگاه و روشن شدن مجدد بعد از رفع خطر (غیر فعال شدن سنسور 4 ام)



با فعال شدن سنسور سوم و انتظار 2 دقیقه ای و پس از ان فشار کلید ready و غیر فعال شدن سنسور



همان گونه که مشاهده میشود بعلت سنکرون سازی طرح و عوض شدن state های طرح در لبه های منفی و اعمال این تغییرات در لبه های مثبت به اندازه نصف پریود کلاک تاخیر در مشاهده ی خروجی و اقدام های مختلف روبات وجود دارد که در صورت combinational کردن طرح میتوان این تاخیر را از بین برد اما در این صورت کنترل کمتری روی طرح و مشاهده ی خروجی ها داریم

سوال 3) با توجه به دیاگرام ماشین حالت سوال ، با ورودی های مختلف state ها تغییر پیدا میکنند بنابراین بعلت وجود 50, s1, s2, s3, s4, s5 تعریف کرده و برای کد گزاری انها از کدگزاری بیاند و برای کد گزاری انها از کدگزاری بیندی استفاده میکنیم پس برای پوشش 6 حالت باید پارامتر ها سه بیتی باشند همچنین بعلت مقدار گرفتن present_state , next_state


با شروع از حالت S0 (هنگام اولین بار کار کردن fpga درصورتی که مقدار اولیه متغیر present_state را متفاوت بدهیم از حالت دیگری شروع میشود) با توجه به ورودی های مختلف 90و10و10 به حالتهای مشخص شده در سوال میرویم و برای سنکرون سازی در هرلبه بالارونده کلاک state ها را تغییر شان را اعمال میکنیم و برای مشاهده ی خروجی ها ، بلافاصله با رفتن به state های بعدی ، خروجی ها را بصورت ترکیبی و combinational تغییر مفر میدهیم که با توجه به دیاگرام سوال خروجی در state های state های برابر یک و در غیر این صورت برابر صفر است

نتایج شبیه سازی و waveform ها


با شروع از SO و ورودی O1 باید به S2 با کد 10 میرویم



ورودی 10 از s2 به s4 میرویم




ورودی 01 از S4 به S3 میرویم




سوال 4) در این سوال یک حالت wait در ابتدا تعریف میکنیم برای هنگامی که کاربر نه از فیفو میخواند و نه مینویسد اما با فعال شدن write به یکی از حالتهای write پا الله و read میرویم . اما برای تشخیص حالت های پر یا خالی بودن فیفو باید از یک متفیر بنام Countاستفاده کنیم تا فاصله ی بین ادرس های خواندن و نوشتن را محاسبه کند و در صورتی که این فاصله به اندازه ی عمق فیفو منهای یک شود یعنی فیفو پر شده است (ادرس نوشتن به انتهای فیفو رسیده است اما ادرس خواندن در همان ابتدای فیفو مانده است) و اگر فاصله بین دو ادرس به صفر برسد یعنی فیفو خالی شده است (ادرس نوشتن به خواندن رسیده است و تمامی اطلاعات نوشته شده خوانده شده است) و کافی است طبق ماشین حالت زیر عمل کنیم . توجه داشته باشید زمانی میتوانیم از فیفو بخوانیم که کاربر دستور خواندن داده باشد و فیفو نیز خالی نباشد بنابراین صرف فعال شدن پایه rd نمیتوان از فیفو خواند و همچنین درصورتی میتوانیم داخل فیفو داده ی جدید بریزیم که پر نباشد بنابراین درصورت فعال شدن rw باید مراقب پر بودن فیفو نیز باشیم! در هر لحظه از زمان اگر فقط خوانده شود یک واحد از تعداد داده های داخل فیفو کم میشود امام اگر همزمان هم یک داده نوشته برعکس اگر فقط خوانده شود در تعداد داده های داخل فیفو تغییری ایجاد نمیشود

در تست بنچ ان برای ایجاد 1024 تا داده به ناچار از حلقه ی تکرار شونده استفاده میشود و تا پر شدن فیفو این داده ها با فعال بودن Wr روی فیفو نوشته شده و در نهایت از فیفو طی 1024 کلاک بعدی خوانده میشود و فیفو خالی میگردد




نتایج شبیه سازی و waveform ها

در ابتدا خالی بودن فیفو و بعد از نوشتن یک داده روی ان و روند پر شدن



پر شدن فیفو بعد از نوشتن 1024 داده روی ان



شروع به خواندن کردن مجموعه ی $\mathbf{0}$ و $\mathbf{1}$ و ... داده های ورودی

