"به نام یزدان پاک"

گزارش کار آزمایش اول

اعضای گروه:

سارا تاجرنيا 9831016

كيانا آقا كثيرى 9831006

محمد چوپان 9831125

نویسنده گزارش: محمد چوپان

تاریخ آزمایش: 99/12/13

تاریخ تحویل گزارش:99/12/21

شرح آزمایش:

خروجیهای مورد انتظار آزمایش:


انتظار می رود دانشجویان بتوانند سخت افزار شکل ۱ را توصیف کرده و واحد تست مربوط یه آن را نیز بنویسند.

و توصیفهای انجام شده در شبیهساز بدون خطا کامپایل و شبیهسازی شوند.

خروجیهای این آزمایش عبارت است از:

- تحویل درستی عملکرد مدار موردنظر
- پیادهسازی طراحی ذکر شده، کامپایل و شبیهسازی آن

شكل 1:



شكل 1: صورت ازمايش

توضيح آزمايش:

ابتدا با استفاده از گیت های تعریف شده مدار جمع کننده نیمه را به صورت بالا طراحی میکنیم.

سپس برای نوشتن test bench آن در زبان Behavioral VHDL آن را تعریف کرده و در آن component HA را تعریف میکنیم.

سپس port های مربوطه را وصل کرده و signal های مرتبط با ورودی را تعریف کرده و مقادیر مختلف را تست می کنیم.

Behavioral HA:

```
30 --use UNISIM.VComponents.all;
31
32 entity HA is
       Port ( Il : in STD LOGIC;
33
               IO : in STD LOGIC;
34
               S : out STD LOGIC;
35
36
               C : out STD LOGIC);
37 end HA;
38
39 architecture Behavioral of HA is
40
41
42 begin
43
     S<=Il xor I0;
     C<=Il and I0;
44
45
46 end Behavioral;
47
شکل 2: توصیف جمع کننده نیمه در سطح گیت
```

Test Bench of HA:

Behavioral HA_tb:

```
ENTITY HA th IS
END HA_tb;
ARCHITECTURE behavior OF HA_tb IS
    -- Component Declaration for the Unit Under Test (UUT)
    COMPONENT HA
    PORT (
         Il : IN std_logic;
        I0 : IN std_logic;
        S : OUT std logic;
        C : OUT std_logic
    END COMPONENT;
   --Inputs
   signal Il : std_logic := '0';
   signal I0 : std_logic := '0';
   --Outputs
   signal S : std logic;
   signal C : std_logic;
```

```
-- Instantiate the Unit Under Test (UUT)

uut: HA PORT MAP (

I1 => I1,

I0 => I0,

S => S,

C => C

);

I1<='0','1' after 100 ns ,'0' after 200 ns,'1' after 300 ns;

I0<='0','0' after 100 ns ,'1' after 200 ns,'1' after 300 ns;

-- Clock process definitions

-- Stimulus process

END;
```

شکل 3: تست بنچ جمع کننده نیمه

Result of simulation in isim:



شکل 4: نتیجه شبیه سازی جمع کننده نیمه

جمع كننده كامل:

ابتدا با استفاده جمع کننده نیمه و شکل 1 مدار جمع کننده کامل را به صورت بالا طراحی میکنیم. سپس برای نوشتن test bench آن در زبان Behavioral VHDL آن را تعریف کرده و در آن component FA

سپس port map های مربوطه را وصل کرده و port map میکنیم.

signal های مرتبط با ورودی را تعریف کرده و مقادیر مختلف را تست می کنیم.

Behavioral FA:

```
use onisin.voomponends.aii,
entity FA is
    Port ( Il : in STD LOGIC;
           I0 : in STD LOGIC;
           Cin : in STD LOGIC;
           S : out STD LOGIC;
           Cout : out STD LOGIC);
end FA;
architecture Behavioral of FA is
   signal S HA1: STD LOGIC;
   signal C_HA1: STD LOGIC;
  signal S HA2: STD LOGIC;
  signal C HA2: STD LOGIC;
   component HA is
   Port ( Il : in STD_LOGIC;
          I0 : in STD LOGIC;
           S : out STD LOGIC;
           C : out STD LOGIC);
end component HA;
begin
   HA1 :HA port map (I1=>I1, I0=>I0, S=>S_HA1, C=>C_HA1);
   HA2 :HA port map (I1=>S HA1, I0=>Cin, S=>S HA2, C=>C HA2);
   S<=S HA2;
   Cout<=C HA2 OR C HA1;
end Behavioral;
```

شکل5: توصیف جمع کننده کامل در سطح گیت


Test Bench of FA:

Behavioral FA_tb:

```
ENTITY FA th IS
   END FA tb;
   ARCHITECTURE behavior OF FA tb IS
3
9
         -- Component Declaration for the Unit Under Test (
)
2
         COMPONENT FA
         PORT (
3
                Il : IN std logic;
4
               IO : IN std logic;
5
                Cin : IN std logic;
5
                S : OUT std logic;
               Cout : OUT std logic
3
9
              );
        END COMPONENT:
)
2
       --Inputs
3
       signal I1 : std logic := '0';
       signal IO : std logic := '0';
5
       signal Cin : std logic := '0';
       --Outputs
3
       signal S : std_logic;
       signal Cout : std_logic;
BEGIN
   -- Instantiate the Unit Under Test (UUT)
   uut: FA PORT MAP (
        I1 => I1,
        IO => IO,
        Cin => Cin,
        S => S,
        Cout => Cout
  II<="0",'1" after 100 ns ,'0" after 200 ns,'1" after 300 ns,'0" after 400 ns ,'1" after 500 ns,'0" after 600 ns ,'1" after 700 ns;
   IO<='0','0' after 100 ns ,'1' after 200 ns,'1' after 300 ns,'0' after 400 ns ,'0' after 500 ns,'1' after 600 ns ,'1' after 700 ns;
   Cin<='0','0' after 100 ns ,'0' after 200 ns,'0' after 300 ns,'1' after 400 ns ,'1' after 500 ns,'1' after 600 ns ,'1' after 700 ns;
   -- Clock procss definitions
END;
```

شكل 6: تست بنج جمع كننده كامل

Result of simulation in isim:



شكل 7: نتيجه شبيه سازى جمع كننده كامل (آزمايش)

نتیجه گیری:

به طور کلی هدف از این آزمایش یاد گیری زبان VHDL و کار با آن بود که با طراحی یک جمع کننده نیمه و یک جمع کننده نیمه و یک جمع کننده کامل این کار انجام شد.