Conception de circuits numériques et architecture des ordinateurs

Frédéric Pétrot



Année universitaire 2022-2023

C1	Codage des nombres en base 2, logique booléenne,
	portes logiques, circuits combinatoires
C2	Circuits séquentiels
C3	Construction de circuits complexes
C4	Micro-architecture et fonctionnement des mémoires
C5	Machines à état
C6	Synthèse de circuits PC/PO
C7	Optimisation de circuits PC/PO
C8	Interprétation d'instructions - 1
C9	Interprétation d'instructions - 2
C10	Interprétation d'instructions - 3
C11	Introduction aux caches

Plan détaillé du cours d'aujourd'hui

- 1 Contexte et préambule
 - Contexte
 - Préambule
- Processeur et jeu d'instruction
 - Introduction
 - Jeu d'instructions
 - Modes d'adressage

Plan

- 1 Contexte et préambule
 - Contexte
 - Préambule
- Processeur et jeu d'instruction
 - Introduction
 - Jeu d'instructions
 - Modes d'adressage

- Contexte et préambule

_ Contexte

Intérêt

Comment une suite d'octets peut-elle contrôler le monde? Les processeurs sont partout : ordinateurs, mais aussi télécommunications, voitures, avions, centrales nucléaires, drones, missiles, satellites, t-shirts, écouteurs, lave linges, lampes, routes, serrures, ...

Contexte et préambule

- Contexte

Mise en contexte

Langages de programmation

Assurent une certaine portabilité du code Reposent sur des librairies de fonctions conscientes du matériel

Génération des binaires

Compilateur : génère du code textuel optimisé adapté à la machine Assembleur : transforme le code textuel en code binaire Éditeur de lien : fusionne les fichiers binaires en un exécutable

Système d'exploitation

Donne accès aux services du matériel Procède au chargement des fichiers exécutables en mémoire

Processeur

Lit l'instruction à l'adresse du reset dès la mise sous tension Interprète les instructions jusqu'à extinction de l'alimentation

—Contexte et préambule

L Préambule

Préambule

Retour sur PC/PO

Algorithme effectuant l'addition ou la soustraction de données en fonction d'une entrée pm

```
1 while true do

2 | switch pm do

3 | case 0 do S := I_0 + I_1;

4 | case 1 do S := I_0 - I_1;

5 | end switch

6 end while
```

- *I*₀ et *I*₁, entrées de données du circuit
- pm, entrée qui contrôle si l'on fait plus ou moins

Comment indiquer la séquence d'entrée?

En la stockant dans un tableau de bascules externes

L Préambule

Préambule

Nouvelles variables

- t[n], tableau de n bits représentant les opérations successives à effectuer, externe à la PO
- c, compteur initialement à 0, permettant d'indiquer le bit à lire dans le tableau, interne à la PO

```
1 while true do

2 | op := t[c];

3 | c := c + 1;

4 | switch op do

5 | case 0 do S := I_0 + I_1;

6 | case 1 do S := I_0 - I_1;

7 | end switch

8 end while
```

- *I*₀ et *I*₁, entrées de données du circuit
- op, opération contenant le bit d'indice c lu à partir du tableau externe

L Préambule

Préambule

Modifications

On désire à présent ajouter multiplication et division, et faire ces calculs à l'aide de 8 registres internes de 16 bits

- op $\in \{00 \equiv +, 01 \equiv -, 10 \equiv \times, 11 \equiv \div\}$
- \blacksquare r[8], tableau de 8 registres de 16 bits, interne
- r[i] := r[j] op r[k]

Comment spécifier ces registres?

Ajouter leurs indices à chaque opération, pour indiquer registres à utiliser en entrée (source) et en sortie (destination)

Ainsi:

■
$$t[i]$$
 contient $2 + 3 \times \log_2 8 = 11$ bits $\begin{vmatrix} 10 & 9 & 8 & 7 \\ op & ds \end{vmatrix}$

 $t[i]_{10..9} = \text{op, } t[i]_{8..6} = dst, t[i]_{5..3} = src_1, t[i]_{2..0} = src_0$

Contexte et préambule

L Préambule

Préambule

```
 \begin{array}{llll} \textbf{1} & \textbf{while} \ true \ \textbf{do} \\ \textbf{2} & i := t[c]; \\ \textbf{3} & c := c+1; \\ \textbf{4} & \textbf{switch} \ i_{10..9} \ \textbf{do} \\ \textbf{5} & \textbf{case} \ 00 \ \textbf{do} \ r[i_{8..6}] := r[i_{5..3}] + r[i_{2..0}]; \\ \textbf{6} & \textbf{case} \ 01 \ \textbf{do} \ r[i_{8..6}] := r[i_{5..3}] - r[i_{2..0}]; \\ \textbf{7} & \textbf{case} \ 10 \ \textbf{do} \ r[i_{8..6}] := r[i_{5..3}] \times r[i_{2..0}]; \\ \textbf{8} & \textbf{case} \ 11 \ \textbf{do} \ r[i_{8..6}] := r[i_{5..3}] \div r[i_{2..0}]; \\ \textbf{9} & \textbf{end switch} \\ \textbf{10} & \textbf{end while} \\ \end{array}
```

- i contient l'ensemble des informations permettant :
 - de connaître l'opération à exécuter
 - d'identifier les opérandes sources et destination de l'opération

Séquence d'opérations

Que l'on peut définir de l'extérieur en chargeant t t contient un programme composé d'instructions successives

Plan

- 1 Contexte et préambule
 - Contexte
 - Préambule
- Processeur et jeu d'instruction
 - Introduction
 - Jeu d'instructions
 - Modes d'adressage

Introduction

Introduction

Problématique:

Qu'est-ce qu'un programme vu du matériel?

- suite de bits de format ad-hoc spécifiant un comportement le jeu d'instructions
- « traduction » de ce comportement en commandes matérielles
- but : modification de l'état de la machine

Problématique:

Comment exécuter des programmes?

Solution:


- décoder les instructions pour connaître leur sémantique
- réaliser les changements induits par l'instruction

Implantation sous forme PC/PO



Introduction

Moyens de communications



Introduction

Classification

- Mémoire d'instructions et de données partagées : architecture de Von Neumann John Von Neumann, génie Hongrois naturalisé Américain, inventeur de cette structuration, 1903-1957.
- Mémoire d'instructions et de données séparées : architecture Harvard Du nom de l'université dans laquelle elle a été définie en 1944.

Leu d'instructions

Contenu de la mémoire

Tout est affaire d'interprétation!

cf cours numéro 1

- données de tous types
- y compris les instructions

Instructions

Suite de *n* octets (plutôt que bits)

- interprétés par le matériel
- précisant :
 - les opérations à effectuer et leurs opérandes opération op_dest, op_src1, op_src2, ...
 - le séquencement entre instructions par défaut l'instruction suivante!

L Jeu d'instructions

Ressources

Opérateurs

Unités fonctionnelles usuelles : ALU $(+, -, \lor, \land, \oplus, ...)$ Unités plus complexes : \times , \div , entières ou flottantes Unités flottantes : \equiv , $\sqrt[4]{-}$, exp, log, ...


Opérandes

- registres
- cases mémoires

— leu d'instructions

Ressources

Répartition spatiale



¹ Ensimag

— leu d'instructions

Registres

Toujours

- pointeur de programme (program counter ou PC)
- instruction
- registre d'état : flags, interruptions, exceptions, etc.

Spécifiques, suivant les processeurs

- accumulateur : registre destination des opérations de l'ALU
- pointeur de pile : indique base de la pile Utile pour les appels de fonctions

Généralistes, dépendant des processeurs

- registres à usage général : organisés en « banc de registres »
- peuvent être utilisés comme accumulateurs et pointeur de pile

└─ Jeu d'instructions

ISA: Instruction Set Architecture

ISA : Ensemble exhaustif des instructions supportées

- sémantique : ce que fait l'instruction
- syntaxe : comment spécifier l'instruction et ses opérandes

Mnémonique

- représentation textuelle des instructions
- permet de faire de la programmation dite assembleur
- doit être traduit en langage machine

Critères de choix dans la définition d'un ISA:

- doit fournir un support efficace aux langages de programmation
- doit pouvoir être implanté efficacement
- régulier et complet

```
- Processeur et jeu d'instruction
```

Leu d'instructions

ISA

Différents types d'instructions

Opérations arithmétiques et logiques

```
add, sub, sll, sra, inc, mov, ...
```

Transfert de données entre registre et mémoire

```
ldw, ldb, stw, stb, ...
```

Déroutement du programme

```
Sauts inconditionnels: jmp, ba
```

Sauts conditionnels: jcc, bcc (cc: code conditions)

Appel et retour de fonction :

```
call, jal
return, jr
```

Ensimag فرويي

Leu d'instructions

ISA: Différents types

Nombre d'opérandes explicites : 0, 1, 2, 3

Pour l'opération op soit ⊥

■ à pile : op

accumulateur:op addr

■ «2 adresses »: op %ri, %rj

« 3 adresses »: op %ri, %rj, %rk

 $push(pop \perp pop)$

 $acc := acc \perp mem[addr]$

%ri := %ri⊥%rj

%ri := %rj⊥%rk

Langage machine

Format binaire codant l'instruction et ses opérandes

Pas de portabilité du code binaire

Chaque processeur (ou famille) possède son ISA propre

un code pour un type de processeur ne tourne pas sur un autre type de processeur

Modes d'adressage

Modes d'adressage

Définit **où** l'on va chercher une instruction

Absolu

jmp address : pc := address

Relatif à PC

jmp offset : pc := pc + offset

Registre

jmp %ri:pc:= %ri

Indirect registre

jmp (%ri) : pc := mem[%ri]

Modes d'adressage

Modes d'adressage

Ou un opérande

Registre

mov %ri, %rj:%rj:= %ri

Immédiat

mov \$12, %rj : %rj := 12

Absolu ou direct

mov %ri, address: mem[address] := %ri
mov address, %ri: %ri := mem[address]

Indirect

mov %ri, (address) : mem[mem[address]] := %ri

Modes d'adressage

Modes d'adressage

Indirect registre + déplacement

mov offset(%ri), %rj:%rj := mem[%ri + offset]

Indirect registre + auto-incrément / auto-décrément

mov (%ri)+, %rj: %rj:= mem[%ri], %ri:= %ri+1 mov (%ri)-, %rj: %rj:= mem[%ri], %ri:= %ri-1

Indirect registre + index + déplacement

mov offset(%ri, %rk), %rj: %rj := mem[%ri + %rk + offset]

Et encore d'autres!

95% des besoins couverts en 1 instruction par : registre, immédiat et indirect registre + déplacement

Modes d'adressage

Résumé

Processeur

Charge des données en mémoire considérées comme des instructions Passe implicitement de l'instruction courante à l'instruction suivante

Stratégie

Interprète des *instructions* décrites sous forme binaire Agissant sur des opérandes implicites ou explicites Opérandes en registre et/ou mémoire dont l'adresse peut être calculée de manière complexe