Conception et exploitation des processeurs

Frédéric Pétrot



Équipe pédagogique : Julie Dumas, Claire Maiza, Olivier Muller, Frédéric Pétrot, Lionel Rieg (resp.), Manu Selva et Sebastien Viardot

Année universitaire 2021-2022

C1	Présentation du projet CEP et rappels de VHDL
<u> </u>	Chaîne de compilation et assembleur RISC-V
C 3	Conventions pour les appels de fonctions
24	Gestion des interruptions par le logiciel



- 1 Introduction
- 2 Architecture système
- 3 Processeur
- 4 Fournitures initiales et objectifs
- 5 VHDL
- Description structurelle
- Description comportementale
- 8 Résumé



Introduction

Objectif:

Conception d'un ordinateur minimaliste


Comprenant:

- un processeur
- de la mémoire
- des périphériques simples : LEDs, boutons poussoir, interrupteurs
- des périphériques moins simples : horloge, ...
- des périphériques complexes : contrôleur HDMI, ...



Introduction

Challenge, ...





ructure du cours Introduction Architecture système Processeur Fournitures initiales et objectifs VHDL Description structurelle Description comportem

Introduction

Comment?

Conception du processeur

- ► ISA: RISC-V rv32i
- stratégie de conception : PC/PO, cf. cours Circuits numériques et éléments ...
- langage de conception : VHDL
- sur les cartes Zybo de digilent (autour d'un FPGA Xilinx Zynq-7000)

Notez bien : on ne part pas d'une feuille blanche, ...

Conception de l'environnement


- utilisation de blocs existants : mémoire par ex.
- conception de périphériques : VHDL
- utilisation d'un « bus » permettant la connexion des composants



- 1 Introduction
- 2 Architecture système
- 3 Processeur
- 4 Fournitures initiales et objectifs
- 5 VHDL
- Description structurelle
- Description comportementale
- 8 Résumé



Structure processeur + périphériques





Mise en œuvre de la mémoire

Mémoire RAM synchrone : ce n'est pas un bloc combinatoire!

Positionne addr => datain disponible au cycle suivant
Positionne addr/dataout/we=1 => dataout échantillonné clk↑
Comportement registre, toujours lisible lorsque we=0

Impact vital!

- sur la lecture de l'instruction à exécuter (ifetch) positionner pc dans un état, mettre à jour ir dans le suivant
- ▶ sur la lecture de la donnée lors d'un lw positionner ad dans un état, mettre à jour rd dans le suivant



Mise en œuvre du bus de communication

Bus pour accès différents composants : principes

Écriture combinatoire :

- processeur positionne mem_addr/mem_dataout/mem_we=1/mem_ce=1
- bus décode adresses pour calcul bus_ce(i) et bus_we(i) (mutuellement exclusifs)
- ▶ mem_dataout échantillonné par composant avec bus_ce(i) = 1 et bus_we(i) = 1 sur clk ↑

Lecture séquentielle :

- processeur positionne mem_addr/mem_we=0/mem_ce=1
- Sur clk ↑, composants produisent bus_datai(i)
- bus utilise ce(i) du cycle précédent pour choisir quel signal produire sur mem_datain



- 1 Introduction
- 2 Architecture système
- 3 Processeur
- 4 Fournitures initiales et objectifs
- 5 VHDL
- 6 Description structurelle
- Description comportementale
- 8 Résumé



Processeur

Rappel des caractéristiques globales de l'architecture rv32i :

- bus de données et d'adresse sur 32 bits
- ▶ taille de l'instruction : 32 bits
- ISA 3-adresses
- 32 registres opérandes des instructions, notés x0 à x31
 - registres x1 à x31 : usage général
 - registre x0 : vaut toujours o
- registre pc : adresse de l'instruction suivante
- registre ir : instruction en cours d'exécution
- registre ad : adresse effective lors d'un accès mémoire



Rappel des formats

Où récupérer l'information dans l'instruction

- registre
 - 5 bits dans l'instruction, 1, 2 ou 3 fois, pour désigner un registre
- immédiat
 - 5 bits dans l'instruction, pour les décalages
 - 12 bits dans l'instruction, différentes interprétations possibles
 - 20 bits dans l'instruction, pour les sauts inconditionnels
- indirect registre + déplacement
 - 5 bits pour identifier le registre x_i plus 12 bits pour la constante
 - accès mémoire et sauts indirects
- relatif à pc
 - 12 bits pour les branchements conditionnels
 - 20 bits pour les sauts absolus




Structure du cours Introduction Architecture système Processeur Fournitures initiales et objectifs VHDL Description structurelle Description comportem

Détail de l'encodage des instructions

31	30 25	24 21	20	19	1514 12	211 8	7	6 0	
f	unct7	rs	2	rs1	funct3	rd		opcode	R
									_
imm[11:0]			rs1	funct3	rd		opcode	I	
									_
im	n[11:5]	rs	2	rs1	funct3	imm[4:	:0]	opcode	S
									_
imm[12]	imm[10:5]	rs	2	rs1	funct3	imm[4:1]	imm[11]	opcode	В
									_
imm[31:12]						rd		opcode	U
									_
imm[20]	imm[10	:1]	imm[11]	imm	[19:12]	rd		opcode	J



Processeur



Debug minimal: x31 toujours visible sur les LEDs Sélection d'un quartet parmi 8 grâce aux interrupteurs


int ₂	int₁	int _o	LED ₃₀
0	0	0	pout _{3o}
0	0	1	pout ₇₄
0	1	0	pout ₁₁₈
0	1	1	pout ₁₅₁₂
1	0	0	pout ₁₉₁₆
1	0	1	pout ₂₃₂₀
1	1	0	pout ₂₇₂₄
1	1	1	pout ₃₁₂₈



Structure du cours Introduction Architecture système Processeur Fournitures initiales et objectifs VHDL Description structurelle Description comportem


Processeur

Partie opérative






Processeur





Processeur

Partie contrôle



États	Opérations	
INIT	pc ← 0x1000	
PREFECTCH	$mem_addr \leftarrow pc$	
	émission de pc sur le bus d'adresse	
FETCH	$\texttt{ir} \leftarrow \texttt{mem_datain}$	
	réception ir sur bus données	
DECODE	pc ← pc + 4 ¹	
	décodage de ir	
LUI	$rd \leftarrow ir_{31\cdots 12} 0^{12}, mem_addr \leftarrow pc$	
	émission de pc sur le bus d'adresse	

^{1.} pc n'est pas toujours incrémenté dans l'état **DECODE**

Note

1 état entre positionnement pc et reception ir exemple états **PREFECTCH** et **LUI**



- Introduction
- 2 Architecture système
- 3 Processeur
- 4 Fournitures initiales et objectifs
- 5 VHDL
- 6 Description structurelle
- Description comportementale
- 8 Résumé



Fournitures initiales

Partie contrôle: automate d'états

- interface complètement spécifiée
- registre d'état
- squelette fonction transition et fonction génération

Partie opérative : interconnexion d'unités fonctionnelles

- interface complètement spécifiée
- comportement complètement spécifié, et majoritairement fourni
- sauf : calcul des conditions de saut et interruptions

Outils disponibles

- outils de développement croisés pour RISC-V: asm, cc, ld, objdump, ...
- base de tests profs (activé lors des git push): validation du comportement des instructions évaluation de la qualité de vos propres tests



Objectifs en terme d'instructions

Séance	Instruction typique	Famille
1	États : FETCH, DECODE,	
	Inst.: lui, addi	
	Programme : Afficher valeur sur LEDs	
	add, sll	sub, or, and, xor, srl, sra
2	addi, slli	andi, ori, xori, srli, srai
	auipc	
	Programme : Compteur sur LEDs Chenillard minimaliste sur LEDs	
3	jal	jalr
	beq	bne, blt, bltu,
	Programme : Chenillard à motif (rotation) Multiplication Egyptienne	ble, bleu
4	lw, sw	
	slt	sltu, slti, sltiu
	Système : HDMI	
	Programme : tracé de droite "Bresenham"	
5	PO: interruption 1 source	
	mret	
	Programme : démonstration d'interruption	
	Jackpot : jouer à space invaders	

Partie contrôle:

« Factorisez » si possible les états de l'automate

- lw et sw doivent toutes deux calculer une adresse effective
- de nombreuses instructions utilisant l'ALU peuvent être factorisées

Partie opérative :

- ajout du calcul des conditions
- ajout du support des interruptions



Objectifs

Méthode

- 1 En premier lieu
 - lire le cahier des charges complètement une première fois
- Ensuite
 - ► faire les étapes dans l'ordre imposé
 - choisir quelques extensions en fonction de vos objectifs et vitesse de progression


Vérification et suivi

- développer des tests unitaires : vérifier implantation de chaque instruction vs la spécification
- outil de validation web fourni permet de voir votre progression ce n'est pas un outil de test!



Structure du cours Introduction Architecture système Processeur Fournitures initiales et objectifs VHDL Description structurelle Description comporteme

Et voilà!





- 1 Introduction
- 2 Architecture système
- 3 Processeur
- 4 Fournitures initiales et objectifs
- 5 VHDL
- 6 Description structurelle
- Description comportementale
- 8 Résumé



VHDL

VHDL: VHDL is a Hardware Description Language

Descriptions synthétisables

- structurelles
- comportementales
 - flot de données
 - séquentielles

Certaines « tournures » peuvent ne pas être réalisables en matériel!




- 1 Introduction
- 2 Architecture système
- 3 Processeur
- 4 Fournitures initiales et objectifs
- 5 VHDL
- 6 Description structurelle
- Description comportementale
- 8 Résumé



2021-2022

De base : Déjà vue moult fois

```
entity BOX is
   port(A, B, C : in
                        std_logic;
        D
                : out
                        std_logic);
end BOX:
architecture STRUCTURAL
                         of BOX is
   signal S1 : std_logic;
   component XOR2
      port(IO, I1 : in
                          std_logic;
                          std_logic);
           Π
                  : out
   end component;
   component AND2
      port(IO, I1 : in
                          std_logic;
                          std_logic);
                  : out
   end component:
begin
   BLOC1 : XOR2
      port map(B, A, S1);
   BLOC2 · AND2
      port map(IO=>C, I1=>S1, O=>D);
end STRUCTURAL:
```





- Introduction
- 2 Architecture système
- 3 Processeur
- 4 Fournitures initiales et objectifs
- 5 VHDL
- Description structurelle
- 7 Description comportementale
- 8 Résumé



2021-2022

Exprime un comportement séquentiel ou concurrent

Séquentiel

- processus, avec liste de sensibilité process(i0, i1, sel) ...
- instructions similaires à celles d'Ada :
 - instructions conditionnelles: if, case
 - boucles: loop, for, while
- variables internes au processus x := v: affecte immédiatement y dans x

Concurrent

- affectations hors de tout processus :
 - a <= b xor c;
- instructions spécifiques :
 - sélection combinatoire: with ... select ..., when ... else ...



Attention!

Production de matériel lors de la synthèse


- ▶ ifs produisent des multiplexeurs, cases produisent des décodeurs, ...
- ► loop, for, while produisent autant d'éléments que d'itérations de boucles, ... Si cœur de boucles complexes, alors beaucoup de matériel



Notion fondamentale : l'assignation notée <=

Assignation dite postée

<= prend effet lorsque tous les membres de droite ont été évalués a <= b; b <= a échangent les contenus de a et b Temps de l'évaluation = Δ -cycle



```
D \le C and (A \times B):
peut s'écrire
X \le A \times B:
D \le C \text{ and } X:
ou encore
D \le C and X:
X \le A \text{ xor } B:
```

Assignation ré-évaluée si événement sur membre de droite => Comportement idem portes logiques



Notion fondamentale : liste de sensibilité

```
process(a, b, c, d, ...):
process ré-évalué si événement sur signal de la liste de sensibilité
```

Tous signaux lus dans le process processus combinatoire, typique pour fonction de transition/génération de FSM

```
process(CUR_STATE, A, B, C, D)
begin
  case CUR STATE is
    when SO =  if A ... then
                   NXT_STATE <= S1
                else
                    NXT_STATE <= S2
                end if:
    when S1 \Rightarrow \dots
  end case:
end process:
```

Quelques signaux lus dans le process ⇒ processus mémorisant

```
entity DFF is ... end DFF;
architecture SEQ of dff is
begin
    process(ck)
    begin
        if rising_edge(ck) then
            q \le d
        end if:
    end process:
end SEQ:
```



Séquentiel

```
architecture SEQ of MUX is
begin
process(I0, I1, I2, I3, SEL)
begin
  case SEL is
    when 0 => 0 <= 10:
    when 1 \Rightarrow 0 <= I1:
    when 2 \Rightarrow 0 \leq 12:
    when others =>
                0 <= I3:
  end case:
end process;
end SEQ;
```

Concurrent

```
architecture CUR of MUX is
begin
with SEL select
  0 \le 10 \text{ when } 0,
        I1 when 1.
        I2 when 2.
        I3 when others:
end CUR;
```

Note : affectation concurrente ≡ process avec membres de droite dans liste de sensibilité et affectant membre de gauche



Autres éléments mémorisants

Reset synchrone

Reset asynchrone, à éviter

```
entity DFF is ... end DFF;
architecture SEQ of dff is
begin
    process(ck, reset)
    begin
    if reset = '1' then
        q <= '0';
    elsif rising_edge(ck) then
        q <= d
        end if;
    end process;
end SEQ;</pre>
```

Attention!

Vérifiez que les affections de q sont toutes conditionnées par le même front d'horloge, sinon latches => pas bon!

Types et attributs

Définition de types dérivés

```
subtype w32 is std_logic_vector(31 downto 0);
type w32_vec is array (natural range <>) of w32;
```

Définition de types énumérés

```
type STATE_TYPE is ( INIT, -- 00 FETCH, -- 01 DEDCODE -- 10 );
```



Types et attributs

Définition d'agrégats

```
type PO_status is record
   IR : w32;
   JCOND : boolean;
   -- Compléter pour les interruptions :
   IT : boolean;
end record;
```

Typiquement utilisé pour simplifier l'écriture des connexions



Types et attributs

Attributs : chaque élémént connaît des choses sur lui-même (introspection)



Fonctions

Fonctions : intégrées lors de la synthèse

```
Définition

function is_br_or_auipc(ir : w32)
    return boolean is
begin
    if ir(6 downto 0) = "...." or ir(6 downto 0) = "...." then
        return true;
    else
        return false;
    end if:
```

Utilisation

end function is_br_or_auipc;

- 1 Introduction
- Architecture système
- Processeur
- 4 Fournitures initiales et objectifs
- VHDL
- Description structurelle
- Description comportementale
- 8 Résumé



2021-2022

Résumé

Langage spécifique

- à la production de matériel
- avec une sémantique du temps
- simulable
- synthétisable (sous ensemble que nous utiliserons)

