
Encodage des instructions rv32im

Les tables suivantes présentent sous forme compacte les 6 formats des instructions rv32im codées sur 32 bits : le format R pour les opérations registre-registre, le format I pour les opérations immédiates courtes et les « loads », le format S pour les « stores », le format B pour les opérations de saut conditionnel, le format U pour les opérations immédiates longues, et le format J pour les opérations de saut inconditionnel.

		31 25	24 20	19		15	14 12	11 7	6		0
Format	R	funct7	rs2		rs1		funct3	rd		opcode	
		31	20	19		15	14 12	11 7	6		0
Format	Ι	imm[11:	0]		rs1		funct3	rd		opcode	
		31 25	24 20	19		15	14 12	11 7	6		0
Format	S	imm[11:5]	rs2		rs1		funct3	imm[4:0]		opcode	
		31 30 25	24 20	19		15	14 12	11 8 7	6		0
Format	В	imm[12 10:5]	rs2		rs1		funct3	imm[4:1 11]		opcode	
		31					12	11 7	6		0
Format	U		imm[31:12]					rd		opcode	
		31					12	11 7	6		0
Format	J	imm	[20 10:1 11	19:	12]			rd		opcode	

Construction des constantes immédiates rv32im

Les tables suivantes présentent sous forme compacte les 5 types de constantes immédiates produites à partir des instructions rv32im. Dans le RISC-V les constantes immédiates sont toujours étendues de signe. Certains formats construisent la valeur de la constante à partir de la valeur immédiate contenu dans l'instruction de manière assez peu conventionnelle. On introduit donc une constante intermédiaire (cst) dans la notation pour faciliter la description.



Description des instructions rv32im

- le processeur possède 32 registres de 32 bits chacun, notés x0 à x31;
- aucune instruction n'utilise de registre implicite;
- le registre x0 peut être écrit, mais il vaut néanmoins toujours '0'.

— add —

encodage

31	25	5 24	20	19	1	15	14	12	11		7	6		0	
	0000000	rs	32		rs1		000)		rd		01:	10011		1

action

Addition registre registre signée.

syntaxe

add rd, rs1, rs2

description

Les contenus des registres rs1 et rs2 sont ajoutés pour former un résultat sur 32 bits qui est placé dans le registre rd.

opération

 $\mathtt{rd} \leftarrow \mathtt{rs1} + \mathtt{rs2}$

format R

— addi —

encodage

31	20	19 15	14 12	11		7	6		0	
imm[11:0]		rs1	000		rd		(0010011		

action

Addition registre immédiat signée.

syntaxe

addi rd, rs1, imm

description

Le contenu du registre rs1 est ajouté à l'immédiat sur 12 bits étendu de signe pour former un résultat sur 32 bits qui est placé dans le registre rd.

opératior

$$rd \leftarrow rs1 + (IR_{31}^{20} \parallel IR_{31...20})$$

format I

— and —

encodage

31	25	24 20	19 15	14 12	11 7	6 0	
	0000000	rs2	rs1	111	rd	0110011	7

action

Et bit-à-bit registre registre

syntaxe

and rd, rs1, rs2

description

Un et bit-à-bit est effectué entre les contenus des registres rs1 et rs2. Le résultat est placé dans le registre rd.

 $\mathtt{rd} \leftarrow \mathtt{rs1} \ and \ \mathtt{rs2}$

format R

— andi —

encodage

31 20	19	15	14 12	11	7	6		0
imm[11:0]	rs1		111	rd		0010	011	

action

Et bit-à-bit registre immédiat

syntaxe

andi rd, rs1, imm

description

La valeur immédiate sur 16 bits subit une extension de zéros. Un et bit-à-bit est effectué entre cette valeur étendue et le contenu du registre rs1 pour former un résultat placé dans le registre rs2.

opération

$$rd \leftarrow (IR_{31}^{20} \parallel IR_{31...20})$$
 and rs1

format I

— auipc —

encodage

31	12	11	7	6		0
	imm[31:12]	rd			0010111	

action

Addition d'un immédiat aux bits de poids fort de pc.

syntaxe

auipc rd, imm

description

La valeur immédiate sur 20 bits décalée à gauche de 12 bits, avec injection de zéros. La constante ainsi obtenue est ajoutée à pc et le résultat est stocké dans rd.

opération

$$\mathtt{rd} \leftarrow (\mathtt{IR}_{31...12} \parallel 0^{12}) + \mathtt{pc}$$

format U

— beq —

encodage

31	25 2	4 20	19	15 14	12 11	7	6	0
imm[12	10:5]	rs2	rs1	00		4:1 11]	1100011	

action

Branchement si registre égal registre

syntaxe

beq rs1, rs2, label

description

Les contenus des registres rs1 et rs2 sont comparés. S'ils sont égaux, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

```
\mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0)

\mathtt{rs1} = \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst}
```

format B

— bge —

encodage

31 25	24 20	19 15	14 12	11 7	6	0
imm[12 10:5]	rs2	rs1	101	imm[4:1 11]	1100011	

action

Branchement si supérieur ou égal, comparaison signée

syntaxe

```
bge rs1, rs2, label
```

description

Les valeurs contenues dans les registres rs1 et rs2 sont considérés comme signées. Si le contenu du registre rs1 est supérieur ou égal à celui du registre rs2, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$$\mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0)$$

$$\mathtt{rs1} \ge \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst}$$

format B

— bgeu —

encodage

31	25	24 20	19	15 14 1	2 11	7	6	0
imm[12	10:5]	rs2	rs1	111	imm[4:1	[11]		

action

Branchement si supérieur ou égal, comparaison non-signée

syntaxe

```
bge rs1, rs2, label
```

description

Les valeurs contenues dans les registres rs1 et rs2 sont considérés comme non-signées. Si le contenu du registre rs1 est supérieur ou égal à celui du registre rs2, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

$$\begin{array}{l} \mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0) \\ \mathtt{rs1} \geq \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst} \end{array}$$

format B

— blt —

encodage

31	25	24	20	19	15	14	12	11	7	6		0	
imm[12 10):5]	r	s2	rs1		10	00	imm	[4:1 11]		1100011		

action

Branchement si strictement inférieur, comparaison signée

syntaxe

```
blt rs1, rs2, label
```

description

Les valeurs contenues dans les registres rs1 et rs2 sont considérés comme signées. Si le contenu du registre rs1 est strictement inférieur à celui du registre rs2, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

```
\mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0)

\mathtt{rs1} < \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst}
```

format B

— bltu —

encodage

31 25	24 20	19 15	14 12	11 7	6	0
imm[12 10:5]	rs2	rs1	110	imm[4:1 11]	1100011	

action

Branchement si strictement inférieur, comparaison non-signée

syntaxe

```
bltu rs1, rs2, label
```

description

Les valeurs contenues dans les registres rs1 et rs2 sont considérés comme non-signées. Si le contenu du registre rs1 est strictement inférieur à celui du registre rs2, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

```
\begin{array}{l} \mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0) \\ \mathtt{rs1} < \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst} \end{array}
```

format B

— bne —

encodage

31 25	24 20	19 15	14 12	11 7	6 0
imm[12 10:5]	rs2	rs1	001	imm[4:1 11]	1100011

action

Branchement si registre différent de registre

syntaxe

```
bne rs1, rs2, label
```

description

Les contenus des registres rs1 et rs2 sont comparés. S'ils sont différents, le programme saute à l'adresse correspondant à l'étiquette. La constante cst construite (de manière assez exotique) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

$$\mathtt{cst} = (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_7 \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{11...8} \parallel 0)$$

$$\mathtt{rs1} \neq \mathtt{rs2} \Rightarrow \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst}$$

format B

— div —

encodage

31	25	24 20	19 15	14 12	11 7	6	0
	0000001	rs2	rs1	100	rd	0110011	

action

Division entière signée

syntaxe

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres en complément à deux (signés). Le quotien resultant de la division est placé dans le registre rd.

opération

$$rd \leftarrow \frac{rs1}{rs2}$$

format R

— divu —

encodage

3:	1 25	24 20	19 15	14 12	11 7	6	С
	0000001	rs2	rs1	101	rd	0110011	٦

action

Division entière non-signée

syntaxe

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres non-signés. Le quotien resultant de la division est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow \frac{0 \| \mathtt{rs1}}{0 \| \mathtt{rs2}}$$

format R

— mret —

encodage

3	1 25	24 20	19 15	14 12	11 7	6	С
Γ	0011000	00010	00000	000	00000	1110011	٦

action

Retour d'exception (ou d'interruption)

syntaxe

mret

description pour les extensions

Le programme saute à l'adresse stockée dans le registre mepc. Le bit mie du registre mstatus prend la valeur du bit mpie de ce même registre, et mpie est mis à '1'.

opération

```
\begin{aligned} & \text{pc} \leftarrow \text{mepc} \\ & \text{mstatus}_3 \leftarrow \text{mstatus}_7 \\ & \text{mstatus}_7 \leftarrow 1 \end{aligned} format X
```

— jal —

encodage

31	12 11	7 6	0
imm[20 10:1 11 19:12]	rd		1101111

action

Saut ou appel de fonction inconditionnel immédiat

syntaxe

```
jal rd, label
```

description

L'adresse de l'instruction suivant le jal est sauvée dans le registre rd. On effectue un simple saut (sans sauvegarder l'adresse de retour) en choissisant x0 pour rd. Le programme saute inconditionnellement à l'adresse correspondant à l'étiquette. La constante cst construite (de manière tout aussi exotique mais cependant différente de celle des branchements) à partir de l'imm represente la distance, en avant ou en arrière, à laquelle il faut sauter. Cette distance est calculée par l'assembleur.

opération

```
\begin{array}{l} \mathtt{rd} \leftarrow \mathtt{pc} + 4 \\ \mathtt{cst} = (\mathtt{IR}_{31}^{12} \parallel \mathtt{IR}_{19...12} \parallel \mathtt{IR}_{20} \parallel \mathtt{IR}_{30...25} \parallel \mathtt{IR}_{24...21} \parallel 0) \\ \mathtt{pc} \leftarrow \mathtt{pc} + \mathtt{cst} \end{array}
```

format J

— jalr —

encodage

31	20 19	15 14 12	11 7	6	0
imm[11:0]	rs1	000	rd	1100111	

action

Saut ou appel de fonction inconditionnel registre plus immédiat

syntaxe

```
jalr rd, imm(rs1)
```

description

Le programme saute à l'adresse contenue dans le registre rs1 auquel la constante sur 12 bits étandue de signe a été ajoutée, puis le bit de poids faible mis à zéro. L'adresse de l'instruction suivant le jalr est sauvée dans le registre rd. Si rd est x0, l'instruction est un simple saut.

opération

```
\begin{array}{c} \texttt{rd} \leftarrow \texttt{pc} + 4 \\ \texttt{pc} \leftarrow (\texttt{rs1} + (\texttt{IR}_{31}^{20} \parallel \texttt{IR}_{31...20}))_{31...1} \parallel 0 \\ \text{format} \quad I \end{array}
```

— lb —

31	20 19	15	14 12	11 7	6	0
imm[11:0]		rs1	000	rd	0000011	

action

Lecture d'un octet signé de la mémoire

syntaxe

```
lb rd, imm(rs1)
```

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le contenu de cette adresse subit une extension de signe et est ensuite placé dans le registre rd.

opération

```
\texttt{rd} \leftarrow \; \text{mem}[(\texttt{IR}_{31}^{20} \parallel \texttt{IR}_{31...20}) + \texttt{rs1}]_7^{24} \parallel \; \text{mem}[(\texttt{IR}_{31}^{20} \parallel \texttt{IR}_{31...20}) + \texttt{rs1}]_{7...0} \\ \text{format} \; \; \texttt{I} \; \\
```

— lbu —

encodage

31	20	19 15	14 12	11 7	6 0
	imm[11:0]	rs1	100	rd	0000011

action

Lecture d'un octet non-signé de la mémoire

syntaxe

```
lbu rd, imm(rs1)
```

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le contenu de cette adresse est étendu avec des zéros et est ensuite placé dans le registre rd.

opération

```
\mathrm{rd} \leftarrow 0^{24} \parallel \ \mathrm{mem}[(\mathrm{IR}_{31}^{20} \parallel \mathrm{IR}_{31...20}) + \mathrm{rs1}]_{7...0}
```

format I

— lh —

encodage

31	20	19	15	14	12	11		7	6	0	
imm[11:0]		rs1		00:	1		rd		0000011		

action

Lecture d'un demi-mot signé de la mémoire

syntaxe

```
lh rd, imm(rs1)
```

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le demi-mot contenu à cette adresse subit une extension de signe et est ensuite placé dans le registre rd. Attention, le bit de poids faible de l'adresse résultante doit être à zéro.

opération

$$\texttt{rd} \leftarrow \; \mathsf{mem}[(\texttt{IR}_{31}^{20} \parallel \texttt{IR}_{31...20}) + \texttt{rs1}]_{15}^{16} \parallel \; \mathsf{mem}[(\texttt{IR}_{31}^{20} \parallel \texttt{IR}_{31...20}) + \texttt{rs1}]_{15...0} \\ \mathsf{format} \; \; \mathsf{I} \; \;$$

— lhu —

31	20 19 1	5 14 12	11 7	6	0
imm[11:0]	rs1	101	rd	0000011	

action

Lecture d'un demi-mot non-signé de la mémoire

syntaxe

```
lhu rd, imm(rs1)
```

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le demi-mot contenu à cette adresse est étendu de zéros et est ensuite placé dans le registre rd. Attention, le bit de poids faible de l'adresse résultante doit être à zéro.

opération

$$\mathtt{rd} \leftarrow 0^{16} \parallel \mathtt{mem}[(\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...20}) + \mathtt{rs1}]_{15...0}$$

format I

— lui —

encodage

31 12	11 7	6		0
imm[31:12]	rd		0110111	

action

Lecture d'une constante dans les poids forts

syntaxe

lui rd, imm

description

La constante immédiate de 20 bits est décalée de 12 bits à gauche, et complétée de zéros. La valeur ainsi obtenue est placée dans rd.

opération

$$\mathtt{rd} \leftarrow (\mathtt{IR}_{31...12} \parallel 0^{12})$$

format U

-1w

encodage

31	20	19 15	1	4 12	11		7	6	0
imm[11:0]		rs1	Γ	010		rd		0000011	

action

Lecture d'un mot de la mémoire

syntaxe

lw rd, imm(rs1)

description

L'adresse de chargement est la somme de la valeur immédiate sur 12 bits étendue de signe, et du contenu du registre rs1. Le contenu de cette adresse est placé dans le registre rd. Attention, les deux bits de poids faible de l'adresse résultante doivent être à zéro.

opération

$$\mathtt{rd} \leftarrow \ \mathtt{mem}[(\mathtt{IR}^{20}_{31} \parallel \mathtt{IR}_{31...20}) + \mathtt{rs1}]$$

format I

— mul —

3:	L 25	24 20	19 15	14 12	11 7	6)
	0000001	rs2	rs1	000	rd	0110011	

action

Multiplication registre registre, poids faibles

syntaxe

```
mul rd, rs1, rs2
```

description

Le contenu du registre rs1 est multiplié par le contenu du registre rs2, et les 32 bits de poids faible du résultat de l'opération sont placés dans rd.

opération

$$\mathtt{rd} \leftarrow [\mathtt{rs1} \times \mathtt{rs2}]_{31...0}$$

format R

— mulh —

encodage

31	25	24 20	19 15	14 12	11 7	6	0
	0000001	rs2	rs1	001	$^{ m rd}$	0110011	

action

Multiplication registre registre, opérandes signés, poids forts

syntaxe

mulh rd, rs1, rs2

description

Le contenu du registre rs1 est multiplié par le contenu du registre rs2, tous deux considérés comme signés, et les 32 bits de poids fort du résultat de l'opération sont placés dans rd.

opération

$$rd \leftarrow [rs1 \times rs2]_{63...32}$$

format R

— mulhsu —

encodage

31	25	24 20	19 15	14 12	11 7	6 0
	0000001	rs2	rs1	010	rd	0110011

action

Multiplication registre registre, premier opérande signé, second non signé, poids forts

syntaxe

mulhsu rd, rs1, rs2

description

Le contenu du registre rs1 considéré comme signé est multiplié par le contenu du registre rs2 considéré comme non-signé, et les 32 bits de poids fort du résultat de l'opération sont placés dans rd.

opération

$$rd \leftarrow [rs1 \times (0 \parallel rs2)]_{63...32}$$

format R

— mulhu —

31	25	24 20	19 15	14 12	11 7	6)
	0000001	rs2	rs1	011	rd	0110011	٦

action

Multiplication registre registre, opérandes non-signés, poids forts

svntaxe

```
mulhu rd, rs1, rs2
```

description

Le contenu du registre rs1 est multiplié par le contenu du registre rs2, tous deux considérés comme non-signés, et les 32 bits de poids fort du résultat de l'opération sont placés dans rd

opération

$$rd \leftarrow [(0 \parallel rs1) \times (0 \parallel rs2)]_{63...32}$$

format R

— or —

encodage

31	25	24 20	19 15	14 12	11 7	6 0	
	0000000	rs2	rs1	110	rd	0110011	7

action

Ou bit-à-bit registre registre

syntaxe

description

Un ou bit-à-bit est effectué entre les contenus des registres rs1 et rs2. Le résultat est placé dans le registre rd.

opération

 $\texttt{rd} \leftarrow \texttt{rs1} \; \texttt{or} \; \texttt{rs2}$

format R

— ori —

encodage

;	1 20	19 15	14 12	11 7	6 0	
	imm[11:0]	rs1	110	rd	0010011	7

action

Ou bit-à-bit registre immédiat

syntaxe

description

La valeur immédiate sur 12 bits est étendue de signe. Un ou bit-à-bit est effectué entre cette valeur étendue et le contenu du registre rs1 pour former un résultat placé dans le registre rd.

opération

$$rd \leftarrow (IR_{31}^{20} \parallel IR_{31...20}) \text{ or } rs1$$

format I

— rem —

31	25	24 20	19 15	14 12	11 7	6	0
	0000001	rs2	rs1	110	rd	0110011	

action

Reste de la division entière signée

syntaxe

```
rem rd, rs1, rs2
```

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres en complément à deux (signés). Le reste de la division est placé dans le registre rd.

opération

 $rd \leftarrow rs1 \mod rs2$

format R

— remu —

encodage

3	1 25	24 20	19 15	14 12	11 7	6 0
	0000001	rs2	rs1	111	rd	0110011

action

Reste de la division entière non-signée

syntaxe

```
remu rd, rs1, rs2
```

description

Le contenu du registre rs1 est divisé par le contenu du registre rs2, le contenu des deux registres étant considéré comme des nombres non-signés. Le reste de la division est placé dans le registre rd.

opération

```
\mathtt{rd} \leftarrow (0 \parallel \mathtt{rs1}) \bmod (0 \parallel \mathtt{rs2})
```

format R

— sb —

encodage

31	25	24	20	13	15	14	12	11	7	6	0
imm[11:5]		rs2		rs1		000)	imm[4:0]		0100011	

action

Écriture d'un octet en mémoire

syntaxe

```
sb rs2, imm(rs1)
```

description

La constante cst construite à partir de l'imm est étendue de signe et sommé avec le contenu du registre rs1. L'octet de poids faible du registre rs2 est écrit à l'adresse ainsi calculée.

opération

$$\begin{split} \mathtt{cst} &= (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...25} \parallel \mathtt{IR}_{11...7}) \\ \mathtt{mem} [\mathtt{cst} + \mathtt{rs1}] \leftarrow \mathtt{rs2}_{7...0} \end{split}$$

format S

— sh —

3		24 20	19 15	14 12	11 7	6 0)
	imm[11:5]	rs2	rs1	001	imm[4:0]	0100011	

action

Écriture d'un demi-mot en mémoire

syntaxe

```
sh rs2, imm(rs1)
```

description

La constante cst construite à partir de l'imm est étendue de signe et sommée avec le contenu du registre rs1. Les deux octets de poids faible du registre rs2 sont écrit à l'adresse ainsi calculée. Le bit de poids faible de cette adresse doit être à zéro.

opération

```
\begin{split} \mathtt{cst} &= (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31\dots 25} \parallel \mathtt{IR}_{11\dots 7}) \\ \mathtt{mem}[\mathtt{cst} + \mathtt{rs1}] \leftarrow \mathtt{rs2}_{15\dots 0} \end{split}
```

format S

— sll —

encodage

3	31 25		19 15	14 12	11 7	6	0	
	0000000	rs2	rs1	001	${\tt rd}$	0110011		

action

Décalage à gauche

syntaxe

description

Le registre rs1 est décalé à gauche de la valeur immédiate codée dans les 5 bits du rs2, des zéros étant introduits dans les bits de poids faibles. Le résultat est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow \mathtt{rs1}_{31-\mathtt{rs2}_{4...0}...0} \parallel 0^{\mathtt{rs2}_{4...0}}$$

format R

— slli —

encodage

31	25	24 20	19 15	14 12	11 7	6	0
	0000000	shamt	rs1	001	rd	0010011	

action

Décalage à gauche immédiat

syntaxe

description

Le registre rs1 est décalé à gauche du nombre de bits spécifiés par l'immédiat shamt, des zéros étant introduits dans les bits de poids faibles. L'immédiat shamt occupe les bits habituellement utilisés pour coder rs2. Le résultat est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow \mathtt{rs2}_{31-shamt...0} \parallel 0^{shamt}$$

format R

— slt —

encodage

31 25	24 20	19 15	14 12	11 7	6)
0000000	rs2	rs1	010	rd	0110011	

action

Comparaison signée registre registre

syntaxe

```
slt rd, rs1, rs2
```

description

Le contenu du registre rs1 est comparé au contenu du registre rs2, les deux valeurs étant considérées comme des quantités signées. Si la valeur contenue dans rs1 est inférieure à celle contenue dans rs2, alors rd prend la valeur '1', sinon il prend la valeur '0'.

opération

$$\mathtt{rs1} < \mathtt{rs2} \Rightarrow \mathtt{rd} \leftarrow 0^{31} \parallel 1$$
 $\mathtt{rs1} \geq \mathtt{rs2} \Rightarrow \mathtt{rd} \leftarrow 0^{32}$

format R

— slti —

encodage

31	20	19	15	14 12	11	7	6	0
	imm[11:0]	rs1		010	${\tt rd}$		0010011	

action

Comparaison signée registre immédiat

syntaxe

description

Le contenu du registre rs1 est comparé à la valeur immédiate sur 12 bits qui a subit une extension de signe, les deux valeurs étant considérées comme des quantités signées. Si la valeur contenue dans rs1 est inférieure à celle de l'immédiat étendu, alors rd prend la valeur '1', sinon il prend la valeur '0'.

opération

$$\begin{split} \mathtt{rs1} &< (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...20}) \Rightarrow \mathtt{rd} \leftarrow 0^{31} \parallel 1 \\ \mathtt{rs1} &\geq (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...20}) \Rightarrow \mathtt{rd} \leftarrow 0^{32} \end{split}$$

format I

- sltiu -

encodage

31		20 19	15	14 12	11 7	6	0
	imm[11:0]		rs1	011	rd	0010011	

action

Comparaison non-signée registre immédiat

syntaxe

description

Le contenu du registre rs1 est comparé à la valeur immédiate sur 12 bits qui a subit une extension de signe. Les deux valeurs sont considérées comme des quantités non-signées. Si la valeur contenue dans rs1 est inférieure à celle de l'immédiat étendu, alors rd prend la valeur '1', sinon il prend la valeur '0'.

$$(0 \parallel \text{rs1}) < (0 \parallel (\text{IR}_{31}^{20} \parallel \text{IR}_{31...20})) \Rightarrow \text{rd} \leftarrow 0^{31} \parallel 1$$

 $(0 \parallel \text{rs1} \ge 0 \parallel (\text{IR}_{31}^{20} \parallel \text{IR}_{31...20})) \Rightarrow \text{rd} \leftarrow 0^{32}$

format I

- sltu -

encodage

31	25	24 20	19 15	14 12	11 7	6 0
	0000000	rs2	rs1	011	rd	0110011

action

Comparaison non-signée registre registre

syntaxe

sltu rd, rs1, rs2

description

Le contenu du registre rs1 est comparé au contenu du registre rs2, les deux valeurs étant considérés comme des quantités non-signées. Si la valeur contenue dans rs1 est inférieure à celle contenue dans rs2, alors rd prend la valeur '1', sinon il prend la valeur '0'.

opération

$$(0 \parallel \mathtt{rs1}) < (0 \parallel \mathtt{rs2}) \Rightarrow \mathtt{rd} \leftarrow 0^{31} \parallel 1$$

 $(0 \parallel \mathtt{rs1}) > (0 \parallel \mathtt{rs2}) \Rightarrow \mathtt{rd} \leftarrow 0^{32}$

format R

— sra —

encodage

31	25	24 20	19 15	14 12	11 7	6 0
	0100000	rs2	rs1	101	rd	0110011

action

Décalage à droite arithmétique registre

syntaxe

description

Le registre rs1 est décalé à droite du nombre de bits spécifiés dans les 5 bits de poids faible du registre rs2, le signe de rs1 étant introduit dans les bits de poids fort ainsi libérés. Le résultat est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow \mathtt{rs1}_{31}^{\mathtt{rs2}_{4...0}} \parallel \mathtt{rs1}_{31...\mathtt{rs2}_{4...0}...0}$$

format R

— srai —

encodage

31	25	24 20	19 15	14 12	11 7	6	0	
	0100000	shamt	rs1	101	rd	0010011		

action

Décalage à droite arithmétique immédiat

syntaxe

sra rd, rs1, shamt

description

Le registre rs1 est décalé à droite de la valeur immédiate codée dans les 5 bits du champ shamt, le bit de signe du registre étant introduit dans les bits de poids fort. Le résultat est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow \mathtt{rs1}^{shamt}_{31} \parallel \mathtt{rs1}_{31...shamt}$$

format R

— srl —

encodage

31	25	24 20	19 15	14 12	11 7	6	0
	0000000	rs2	rs1	101	rd	0110011	

action

Décalage à droite logique registre

syntaxe

srlv rd, rs2, rs1

description

Le registre rs1 est décalé à droite du nombre de bits spécifiés dans les 5 bits de poids faible du registre rs2, des zéros étant introduits dans les bits de poids fort ainsi libérés. Le résultat est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow 0^{\mathtt{rs2}_{4...0}} \parallel \mathtt{rs1}_{31...\mathtt{rs2}_{4...0}}$$

format R

— srli —

encodage

31	25	24 20	19 15	14 12	11 7	6	0	
	0000000	shamt	rs1	101	rd	0010011		

action

Décalage à droite logique immédiat

syntaxe

description

Le registre rs1 est décalé à droite de la valeur immédiate codée dans les 5 bits du champ shamt, des zéros étant introduits dans les bits de poids fort. Le résultat est placé dans le registre rd.

opération

$$\mathtt{rd} \leftarrow 0^{shamt} \parallel \mathtt{rs1}_{31...shamt}$$

format R

— sub —

encodage

31	25	24 20	19 15	14 12	11 7	6 0
	0100000	rs2	rs1	000	rd	0110011

action

Soustraction registre registre signée

syntaxe

sub rd, rs1, rs2

description

Le contenu du registre rs2 est soustrait du contenu du registre rs1 pour former un résultat sur 32 bits qui est placé dans le registre rd.

opération

$$\texttt{rd} \leftarrow \texttt{rs1} - \texttt{rs2}$$

format R

— sw —

encodage

3	1 25	24 20	19 15	14 12	11 7	6	0
	imm[11:5]	rs2	rs1	010	imm[4:0]	0100011	

action

Écriture d'un mot en mémoire

syntaxe

```
sw rs2, imm(rs1)
```

description

La constante cst construite à partir de l'imm est étendue de signe et sommé avec le contenu du registre rs1. La mot contenu dans le registre rs2 est écrit à l'adresse ainsi calculée.

opération

$$\begin{split} \mathtt{cst} &= (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31\ldots 25} \parallel \mathtt{IR}_{11\ldots 7}) \\ \mathtt{mem}[\mathtt{cst} + \mathtt{rs1}] \leftarrow \mathtt{rs2} \end{split}$$

format S

— xor —

encodage

31	25	24 20	19 15	14 12	11 7	6 0
	0000000	rs2	rs1	100	rd	0110011

action

Ou-exclusif bit-à-bit registre registre

syntaxe

description

Un ou-exclusif bit-à-bit est effectué entre les contenus des registres rs1 et rs2. Le résultat est placé dans le registre rd.

opération

```
rd \leftarrow rs1 \ xor \ rs2
```

format R

— xori —

encodage

31		20 19		15 14	12	11	7	3	0	
	imm[11:0]		rs1		100	rd		0010011		

action

Ou-exclusif bit-à-bit registre immédiat

syntaxe

xori rd, rs1, imm

description

La valeur immédiate sur 12 bits subit une extension de signe. Un ou-exclusif bit-à-bit est effectué entre cette valeur étendue et le contenu du registre rs1 pour former un résultat placé dans le registre rs2.

opération

$$\mathtt{rd} \leftarrow (\mathtt{IR}_{31}^{20} \parallel \mathtt{IR}_{31...20}) \ \mathtt{xor} \ \mathtt{rs1}$$

format I