# Conception de circuits numériques et architecture des ordinateurs

### Frédéric Pétrot



Année universitaire 2022-2023

C1	Codage des nombres en base 2, logique booléenne,
	portes logiques, circuits combinatoires
C2	Circuits séquentiels
C3	Construction de circuits complexes
C4	Micro-architecture et fonctionnement des mémoires
<b>C5</b>	Machines à état
C6	Synthèse de circuits PC/PO
<b>C7</b>	Optimisation de circuits PC/PO
C8	Interprétation d'instructions - 1
<b>C9</b>	Interprétation d'instructions - 2
C10	Interprétation d'instructions - 3
C11	Introduction aux caches



# Plan détaillé du cours d'aujourd'hui

- 1 Processeur et jeu d'instruction
  - Introduction
  - Relation ISA/Architecture
  - Encodage des instructions

### Plan

- 1 Processeur et jeu d'instruction
  - Introduction
  - Relation ISA/Architecture
  - Encodage des instructions

Introduction

### Introduction

# Rappel de l'épisode précédent

- Interprétation de données binaires considérées comme des instructions
- Lues implicitement et en séquence
- ISA défini les changement d'états de la machine qu'induit chaque instruction

Introduction

# ISA: exemples typiques

Usage:  $f = a \times b - (a + c \times b)$  a, b, c variables en mémoire,  $%r_i, %r_j$  registres du processeur stack HP3000, Sun picojava, ...
accu mostek 6502, Motorola 68H12,
Microchip PIC, ...
2-addr Motorola 68K, Intel x86, ...
3-addr MIPS rx00, Sun Sparc Vx,
IBM Power, ARM Vx, ...

stack	accu	2-addr	3-addr	3-addr-ld/st
push a	clear	xor %r1, %r1	mult %r1, b, c	ld %r1, c
push b	add c	add %r1, b	add %r1, %r1, a	ld %r2, b
mult	mult b	mult %r1, c	mult %r2, a, b	mult %r1, %r1, %r2
push a	add a	add %r1, a	sub f, %r2, %r1	ld %r3, a
push c	st x	xor %r2, %r2		add %r1, %r1, %r3
push b	clear	add %r2, b		mult %r2, %r2, %r3
mult	add a	mult %r2, a		sub %r3, %r2, %r1
add	mult b	sub %r2, %r1		st %r3, f
sub	sub x	mov f, %r2		
pop f	st f			

-Relation ISA/Architecture

### Influence de l'ISA sur l'architecture : Machine à Pile

Instru	cti	$\alpha$	ne.
ıııətı u	LLI	υı	ıə

push a pop a cpush n add

sub mult

De plus, pour chaque instruction Incrémentation de pc

Chargement de l'instruction suivante

push(mem[a]) mem[a] := pop

push(mem[pc + 1])

push(pop + pop)

push(pop - pop) $push(pop \times pop)$ 

pc := pc + 1

ir := mem[pc]

— Relation ISA/Architecture

### Influence de l'ISA sur l'architecture : Machine à Pile

# Encodage des instructions

		push a	000
In at we at a w		pop a	001
7-5	s sur des octets	cpush n	010
OPCODE	00000	add	100
		sub	101
		mult	110

Pour push a et pop, les 2 octets suivants contiennent l'adresse Pour cpush, l'octet suivant contient la constante

### Ressources

Instructions sur 8 bits Memoire programme et données de 65536 ( $2^{16}$ ) octets

Ensimag أورير

```
Processeur et jeu d'instruction
Relation ISA/Architecture
```


```
1 state := RESET;
while true do
       switch state do
           case RESET do
               state := FETCH, PC := @reset
           case FETCH do
               state := DECODE, IR := MEM[PC], PC := PC + 1
           case DECODE do
               switch IR<sub>7..5</sub> do
                    case 00- do state := GETLADDR;
10
                    case 010 do state := PUSHC;
11
                    case 1- - do state := OP1;
12
               end switch
13
           case GETLADDR do
14
               state := GETHADDR, ADDR_{7...0} := MEM[PC], PC := PC + 1
15
           case GETHADDR do
16
               if IR_5 = 0 then state := PUSH;
17
               else state := POP;
18
               ADDR_{15} 7 := MEM[PC], PC := PC + 1
19
           case ... do ...;
20
      end switch
31
```

Relation ISA/Architecture

```
1 state := RESET;
2 while true do
       switch state do
           case ... do ...;
           case PUSHC do state := FETCH, push(MEM[PC]), PC := PC + 1;
20
           case OP1 do state := OP2, top := pop();
21
           case OP2 do state := OP3, pot := pop();
22
           case OP3 do
23
                switch IR<sub>6 5</sub> do
24
                    case 00 do state := ADD;
25
                    case 01 do state := SUB;
26
                    case 10 do state := MULT;
27
                end switch
28
           case ADD do state := FETCH, push(pot + top);
29
           case SUB do state := FETCH, push(pot - top);
30
           case MULT do state := FETCH, push(pot \times top);
31
       end switch
32
  end while
```

Relation ISA/Architecture

## Influence de l'ISA sur l'architecture : Machine à Pile



Relation ISA/Architecture

Instructions

### Influence de l'ISA sur l'architecture : Machine à Accumulateur

clear
add a
sub a
mult a
st a

sub n mult n

add n

Incrémentation de pc Chargement de l'instruction suivante accu := 0accu := accu + mem[a]

accu := accu - mem[a]

 $accu := accu \times mem[a]$ mem[a] := accu

 $accu := accu + ir_{3..0}$ 

 $accu := accu - ir_{3..0}$  $accu := accu \times ir_{3..0}$ 

pc := pc + 1

ir := mem[pc]

- Relation ISA/Architecture

### Influence de l'ISA sur l'architecture : Machine à Accumulateur

## **Encodage des instructions**

Instructions sur des octets 3-0 7–4 OPCODE nnnn

0000 add a 1000 mult a 1001 sub a 1010 1011 st a add n 1100 mult n 1101 sub n 1110

clear

Pour opérations mémoire, 2 octets suivants contiennent adresse Pour opérations avec constante,  $-8 \le n \le +7$ 

#### Ressources

Instructions sur 8 bits Memoire programme et données de 65536 (2<sup>16</sup>) octets

Ensimao

Relation ISA/Architecture


```
1 state := RESET;
2 while true do
      switch state do
           case RESET do state := FETCH, PC := @reset;
           case FETCH do state := DECODE, IR := MEM[PC], PC := PC + 1;
           case DECODE do
               switch IR<sub>7</sub> 4 do
                    case 0000 do state := CLEAR;
                    case 10- do state := GETLADDR;
                    case 1100 do state := ADDC;
10
                    case 1101 do state := MULTC;
11
                    case 1110 do state := SUBC;
12
               end switch
13
           case GETLADDR do
14
               state := GETHADDR, ADDR_{7-0} := MEM[PC], PC := PC + 1
15
           case ... do ...;
16
      end switch
28
  end while
```

- Relation ISA/Architecture

```
1 state := RESET;
2 while true do
       switch state do
           case ... do ...;
4
           case GETHADDR do
16
                switch IR_{5/4} do
17
                    case 00 do state := ADD;
18
                    case 01 do state := MULT;
19
                    case 10 do state := SUB;
20
                end switch
21
                ADDR_{15} = MEM[PC], PC := PC + 1
22
           case ADD do state := FETCH, accu := accu + MEM[ADDR];
23
            case MULT do state := FETCH, accu := accu \times MEM[ADDR];
24
            case SUB do state := FETCH, accu := accu - MEM[ADDR];
25
            case ST do state := FETCH, MEM[ADDR] := accu;
26
           case ADDC do state := FETCH, accu := accu + IR_3^4 || IR_{3..0};
27
           case MULTC do state := FETCH, accu := accu \times IR_3^4 || IR_{3..0};
28
           case SUBC do state := FETCH, accu := accu - IR_3^4 || IR_{3..0};
29
       end switch
30
  end while
```

Relation ISA/Architecture

## Influence de l'ISA sur l'architecture : Machine à Accumulateur



—Encodage des instructions

# **Encodage des instructions**

### Dépend :

- du nombre d'opérations
- du nombre d'opérandes
- du nombre de registres
- des modes d'adressage

### Peut être:

- de taille variable les instructions peuvent aller de 1 à 13 octets par exemple (x86) et possèdent des formats différents
- de taille fixe toute les instructions ont la même taille, i.e. 32 bits (ARM) mais ne possèdent pas pour autant le même format

Encodage des instructions

# **Encodage des instructions**

## 2-adresses, 4 registres, instruction sur 8 bits

2 bits par registre

MSB à 0, opérations entre 2 registres

MSB à 1, opérations entre 1 registre et la mémoire opérande stocké après l'instruction (1 ou 2 octets)

### Exemples:

add %r1, %r0

add %r2, \$12

add %r3, addr

### formats d'instruction

Regs: 7-4 3-2 1-0 OPCODE Rs Rd

Const : | 7-4 | 3-2 | 1-0 | 7 - 0 | OPCODE | 00 | Rd | CSTE

Mém : 7-4 3-2 1-0 7 - 0 7 - 0 OPCODE 00 Rd ADDRL ADDRH

– Encodage des instructions

Résumé

# Implantation des processeurs

- Choix d'un ISA
- Choix de formats d'instructions adaptés
- Implantation « naturelle » sous la forme Partie Contrôle/Partie Opérative