بسمه تعالى





درس مدارهای منطقی و سیستمهای دیجیتال ۱ مدارهای تکلیف کامپیوتری دوم: طراحی و پیادهسازی ALU با استفاده از ماژولهای ترکیبی

دانشکدگان فنی دانشگاه تهران دانشکده مهندسی برق و کامپیوتر دکتر بیژن علیزاده نیمسال اول سال تحصیلی ۱۴۰۳-۰۴ دستیار آموزشی: علیرضا سقائیان، محمدامین علینژاد aminalinejad80@gmail.com, a.saghaeian13@gmail.com

۱. مقدمه

واحد محاسبه و منطق (Arithmetic Logic Unit یا ALU) یکی از اجزای اصلی هر سیستم پردازشی است. در این سیستم ALU مسئول انجام عملیات ریاضی (مانند جمع و تفریق) و عملیات منطقی (مانند AND و OR) است. هدف از این پروژه، طراحی و پیادهسازی یک ALU ساده است که بتواند ۴ عملیات اصلی زیر را انجام دهد:

- ۱. جمع دو عدد ۴ بیتی
- ۲. تفریق دو عدد ۴ بیتی
- ۳. یافتن مقدار حداقل (min) بین دو عدد
- ۴. یافتن مقدار حداکثر (max) بین دو عدد

این پروژه شامل طراحی سختافزاری با استفاده از ماژولهای ترکیبی مانند Carry Look-Ahead Adder و کروژه شامل طراحی سختافزاری با استفاده از مفاهیم کدگذاری (Encoder/Decoder) و نمایش خروجی بر روی نمایشگر Segment خواهد بود.

۲. اهداف پروژه

- آشنایی با مفهوم ALU و نحوه عملکرد آن
- پیادهسازی مدارهای ترکیبی برای انجام عملیات ریاضی و منطقی
 - درک مفاهیم کدگذاری (One-Hot Encoding & Decoding)
- ترکیب ماژولهای ساختهشده در پروژههای قبلی با خواستههای یک پروژه جدید

۳. سیستم ورودی و خروجی

در این پروژه، اعداد ورودی شما باید به صورت One-Hot تعریف شوند و برای انجام محاسبات ریاضیاتی و منطقی در این پروژه در قسمت در ALU، باید به وسیله یک Encoder این اعداد One-Hot را به Binary تبدیل کنید. لذا در این پروژه در قسمت ورودی از یک 4-to-16 Decoder و در بخش خروجی از یک 16-to-4 Encoder و در بخش خروجی پایانی به صورت One-Hot باشد و محاسبات میانی بر روی اعداد باینری ۴ بیتی انجام شود.

توجه داشته باشید که محاسبات ما در ساختار 2's Complement انجام خواهد شد لذا محدوده اعداد باینری شما بین Λ تا V خواهد بود.

۴. واحد محاسباتی

پس از آمادهسازی سیگنالهای ورودی و دریافت ۲ عدد ۴ بیتی باینری، اکنون وارد واحد ALU شده تا هر یک از محاسبات خواسته شده را انجام دهیم.

در ALU واحدهای محاسباتی متنوعی وجود دارد که بسته به خواست کاربر می توان از آنها بهره برد. مشخص کردن نوع محاسبات به وسیله یک سیگنال ۳ بیتی به نام Opcode انجام می شود. این سیگنال که نقش یک المان کنترلی را دارد، تعیین می کند تا کدام یک از خروجی های واحدهای محاسباتی مورد استفاده قرار گیرد و عملا دستور انجام شونده در ALU را تعیین می کند. لیست Opcode ها و عملکرد آنها به شرح جدول ۱ است:

Instruction	Opcode	Operation
ADD	001	Result = inp1 + inp2
SUB	010	Result = inp1 - inp2
Min (by adder)	011	Result = $min (inp1, inp2)$
Max (by adder)	100	Result = $max (inp1, inp2)$
Min (by comparator)	101	Result = $min (inp1, inp2)$
Max (by comparator)	110	Result = $max (inp1, inp2)$
Move	111	Result = inp2

جدول ۱- مشخصه هر Opcode و عملكرد آن


در این پیادهسازی ذکر چند نکته حائز اهمیت است که در ادامه آنها را مرور میکنیم:

- ۱. به صورت کلی سیگنال Opcode توسط المانهای کنترلی در یک سیستم تولید میشوند. اما در این پروژه با توجه به اینکه یک سیستم بزرگ و چندجانبه نداریم، وظیفه تولید این سیگنال برعهده شماست. در Test Bench خود باید مقادیر مختلف مختلف را بررسی کنید.
- ۲. برای تشکیل ساختار یک ALU، باید یک جمع کننده ۴، Carry Lookahead Adder بیتی در سطح گیت
 را پیاده سازی کرده و از آن در ماژول ALU خود Instance بگیرید. همچنین این کار را برای یک

- مقایسه کننده ۴ بیتی نیز انجام داده و ابتدا ساختار آن را به صورت Gate Level پیادهسازی کنید. سپس از آن در ماژول ALU خود instance بگیرید.
- ۳. در صورت بروز Overflow در انجام محاسبات، لازم است تا بتوانید آن را شناسایی کرده و پاسخ بدست
 آمده را براساس Overflow رخ داده اصلاح کنید.
- ۴. همانطور که در جدول ۱ مشاهده می شود، از ۲ روش برای یافتن مقدار کمینه و بیشینه استفاده شده است. در یک حالت شما تنها مجاز به استفاده از ماژول جمع کننده موجود در ALU برای یافتن مقدار Extreme هستید. در حالت دیگر تنها امکان استفاده از ماژول مقایسه کننده را دارید. در پیاده سازی خود حتما به این محدودیت ها توجه کنید.
- ۵. در نهایت و در دستور Move شما باید داده ورودی دوم را مستقیما بر روی خروجی قرار دهید. توجه داشته باشید که محاسباتی بر روی آن انجام نمی شود.

۴. پیادهسازی سیستم نهایی

در نهایت در یک ماژول جداگانه که با نام Top_Module آن را نام گذاری می کنید باید از تمام المان های Top_Module و Decoder و ALU خود Instance گرفته و سیستم کلی خود را تشکیل دهید. سیگنال های ورودی و خروجی این سیگنال ۳ سیگنال ۱۶ سیگنال ۳ سیگنال ۲ سیگنال ۲ سیگنال ۲ سیگنال ۳ Opcode و یک سیگنال خروجی ۱۶ بیتی به صورت One-Hot است.



شکل ۱- شماتیک سیستم کلی شامل ورودیها و خروجی

۵. بخش امتیازی*

با استفاده از Segment طراحی شده در تکلیف کامپیوتری اول و اعمال تغییرات لازم در صورت نیاز، عدد خروجی بدست آمده را بر روی Segment نمایش دهید.

۶. خواستههای پروژه

- ۱. طراحی شماتیک سیستم خود را در فایل گزارش کار نمایش داده و توضیحاتی در مورد هر بخش و عملکرد آن ارائه کنید.
- کدها به زبان Verilog نوشته شده و ساختار Modular و سلسه مراتبی آن حفظ شود. به طور مثال حتما
 کد جمع کننده CLA را ابتدا به صورت Gate Level در یک ماژول جداگانه تعریف کرده و از آن در ساختار ALU خود Instance بگیرید و در نهایت از ماژول ALU در سیستم نهایی
- ۳. با نوشتن یک Test Bench مناسب، تمامی حالات عملکرد ALU را بررسی کرده و حداقل به ازای دو سری ورودی مختلف، صحت هر هفت عملیات سیستم را ارزیابی کنید. محاسبات لازم برای صحتسنجی عملکرد را همراه با شکل موج خروجی در گزارش کار قرار دهید.
- ۴. فایل نهایی شما باید شامل کدهای وریلاگ، طراحی شماتیک انجامشده و گزارش کار باشد و نتیجه نهایی
 به صورت یک فایل zip با فرمت DLD_CA#2_StudentNumber.zip تحویل داده شود.

با آرزوی بهترینها برای شما