



پروژه کامپیوتری اول درس مدار منطقی

محمد امین رشید 810102454

Logic Gates



الف) در این بخش ابتدا جدول های کارنو مپ را برای هر خروجی رسم کردم (مجموعاً 7 تا) و با توجه به عکس زیر، مشخص کردم که هر یک از خروجی ها به ازای چه مقادیری روشن (1) و به ازای چه مقادیری خاموش میماند (0) و به ازای چه مقادیری don't care است یعنی فرقی نمی کند که آن segment روشن باشد یا خاموش باشد. منظورم از مقادیر عدد ورودی است که به صورت wxyz قرار گرفته است. طبیعتاً این عدد بین 0 تا 15 می باشد پس مقادیر 10 تا 15 don't care تولید میکنند زیرا نهایت خروجی ما عدد 9 است.



$\frac{yz}{wx}$	00	01	11	10
00	1	0	d	1
01	0	1	d	1
11	1	1	d	d
10	1	1	d	d

Segment a

$\frac{yz}{wx}$	00	01	11	10
00	1	1	d	1
01	0	1	d	1
11	0	0	d	d
10	0	1	d	d

Segment f

$\frac{yz}{wx}$	00	01	11	10
00	1	1	d	1
01	1	0	d	1
11	1	1	d	d
10	1	0	d	d

Segment b

$\frac{yz}{wx}$	00	01	11	10
00	0	1	d	1
01	0	1	d	1
11	1	0	d	d
10	1	1	d	d

Segment g

$\frac{yz}{wx}$	00	01	11	10
00	1	0	d	1
01	0	0	d	0
11	0	0	d	d
10	1	1	d	d

Segment e

$\frac{yz}{wx}$	00	01	11	10
00	1	1	d	1
01	1	1	d	1
11	1	1	d	d
10	0	1	d	d

Segment c

$\frac{yz}{wx}$	00	01	11	10
00	1	0	d	1
01	0	1	d	1
11	1	0	d	d
10	1	1	d	d


Segment d

سپس با پیدا کردن min SOP هر خروجی با استفاده از کارنو مپ میتوانیم ، مدار گیت لول هر segment را به صورت مجزا رسم کنیم. برای پیدا کردن min SOP از don't care ها هم استفاده شده تا به صورت حداکثری مدار optimize شود.

$w \backslash z$	00	01	11	10
00	1	0	d	1
01	0	1	d	1
11	1	1	d	d
10	1	1	d	d

Segment a


$$a = w + y + xz + \overline{x}\overline{z}$$



$w \backslash z$	00	01	11	10
00	1	1	d	1
01	1	0	d	1
11	1	1	d	d
10	1	0	d	d

Segment b


$$b = \overline{x} + yz + \overline{y}\overline{z}$$



$w \backslash z$	00	01	11	10
00	1	1	d	1
01	1	1	d	1
11	1	1	d	d
10	0	1	d	d

Segment c


$$c = \overline{y} + z + x$$



$\frac{w}{yz}$	00	01	11	10
00	1	0	d	1
01	0	1	d	1
11	1	0	d	d
10	1	1	d	d

Segment d


$$d = w + \bar{x}y + \bar{x}\bar{z} + y\bar{z} + x\bar{y}z$$



$\frac{w}{yz}$	00	01	11	10
00	1	0	d	1
01	0	0	d	0
11	0	0	d	d
10	1	1	d	d

Segment e


$$e = y\bar{z} + \bar{x}\bar{z}$$



$\frac{w}{yz}$	00	01	11	10
00	1	1	d	1
01	0	1	d	1
11	0	0	d	d
10	0	1	d	d

Segment f


$$f = w + \bar{y}\bar{z} + x\bar{z} + x\bar{y}$$



w\z	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	1	0	0	0
10	1	1	0	0

Segment g

$$g = w + x\bar{y} + y\bar{z} + \bar{x}y$$



در رسم مدار ها از گیت های NOT و AND و OR استفاده شده است تا به ازای هر خروجی Min Sum of Products داشته باشیم.


ب) در این بخش با استفاده از زبان system verilog شروع به کدزنی این ماژول میکنم. ابتدا 3 تا سیم (wire) ایجاد میکنم تا خروجی not ورودی هایم باشند که به صورت زیر میباشد:

```

1  `timescale 1ns/1ns
2  module sevenSegmentDecoder(input logic w,x,y,z , output logic [6:0] out);
3
4      wire not_w , not_x , not_y, not_z;
5
6      not #(2) N1 (not_w, w);
7      not #(2) N2 (not_x, x);
8      not #(2) N3 (not_y, y);
9      not #(2) N4 (not_z, z);
10
11  endmodule

```

سپس باید با استفاده از $wxyz$ و نقیض هر یک از این 4 تا ورودی، ترم‌های لازم برای مدارمان بسازیم. برای اینکار از گیت AND استفاده میکنم. با توجه به شکل زیر که نمای کلی مدار را نشان میدهد، متوجه میشویم که به 9 تا گیت and نیاز داریم و واضح است که باید 9 تا سیم برای خروجی گیت‌ها تولید کنیم که اینجا از یک آرایه 9 تایی از جنس wire تشکیل میدهم.



آرایه را terms نامگذاری کردم و هر سیم را به خروجی هر یک از گیت‌ها متصل کردم و ورودی‌های هر گیت را مشخص کردم.

```

11
12     wire [1:9] terms;
13
14     and #(2) (terms[1],x,z); //xz
15     and #(2) (terms[2],not_z,not_x); //~x.~z
16     and #(2) (terms[3],y,z); //yz
17     and #(2) (terms[4],not_y,not_z); //~y.~z
18     and #(2) (terms[5],not_x,y); //~x.y
19     and #(2) (terms[6],y,not_z); //y.~z
20     and #(2) (terms[7],x,not_y,z); //x.~y.z
21     and #(2) (terms[8],x,not_z); //x.~z
22     and #(2) (terms[9],x,not_y); //x.~y

```

در نهایت با توجه به اینکه a,b,c,d,e,f,g با or شدن چه چیز هایی تشکیل شده اند، از 7 تا گیت or استفاده میکنیم تا خروجی آن ها مقادیر out را مشخص کند.

```

or #(3) (out[0],w,not_x,terms[1],terms[2]); //a
or #(3) (out[1],not_x,terms[3],terms[4]); //b
or #(3) (out[2],not_y,not_z,not_x); //c
or #(3) (out[3],w,terms[5],terms[2],terms[6],terms[7]); //d
or #(3) (out[4],terms[6],terms[2]); //e
or #(3) (out[5],w,terms[4],terms[8],terms[9]); //f
or #(3) (out[6],w,terms[9],terms[6],terms[5]); //g

```

ج) با نوشتن تست بنچ مناسب همه حالات ممکن را تست میکنم. دوباره timescale را همانند ماژول قبلی روی نانوثانیه تنظیم میکنیم. سپس با ورودی ها و خروجی را با logic تعریف میکنم. در خط ششم این کد ، این ماژول را به ماژول اصلی وصل میکنم تا از اینجا بتوانیم مقادیر آنجا را تغییر دهیم. سپس با استفاده از initial ، فرآیند اجرای کد در این بخش را به صورت ترتیبی میکنیم. در آن یک for استفاده کردم تا بتوانم هر بار با delay مناسب ، ورودی ام را تغییر دهم. حدود number از صفر تا 9 است . delay را هم برابر 18ns قرار دادم تا خروجی ها در هر مرحله تثبیت شود.

{w,x,y,z}=number


این سینتکس ، هر بیت number در حالت باینری را به ورودی هایمان وصل میکند.


```


1  timescale 1ns/1ns
2  module sevensegmentDecoder_TB;
3      logic w,x,y,z;
4      logic [6:0] out;
5
6      sevenSegmentDecoder SSD(w,x,y,z,out);
7
8      initial begin
9          for(int number=0 ; number<10 ; number+=1)begin
10
11              {w,x,y,z}=number;
12              #18;
13          end
14      end
15  endmodule
16
17

```

پس از simulate کردن و اضافه کردن wave ، نمودار زمانی قابل مشاهده می باشد.همانطور که معلوم است مقادیر 0 تا 9 به درستی خروجی داده شده است.برای مثال در ثانیه 20ns خروجی ما به شکل 0000110 می باشد و نشان میدهد وقتی عدد 1 باشد،فقط b و c یک می باشند و بقیه 0 هستند که کاملاً با sevensegment مطابقت دارد.



به راحتی میتوانیم مقادیر سیگنال را با شکل زیر مقایسه کنیم. (مقادیر سیگنال از چپ به راست به صورت 1,2,3,4,5,6,7,8,9 است..



اکنون می‌خواهیم تست بنچ جدیدی بنویسم که 3 تا ورودی مختلف بدهم و تاخیر هارا و نحوه محاسبه آن هارا تحلیل کنم. تست بنچ جدید را به صورت زیر مینویسم:


```

1  `timescale 1ns/1ns
2  module new_sevensegmentDecoder_TB;
3      logic w=0,x=0,y=0,z=0;
4      logic [6:0] out;
5
6      sevenSegmentDecoder SSD(w,x,y,z,out);
7
8      initial begin
9
10         #8;
11         {w,x,y,z}=6;
12         #8;
13         {w,x,y,z}=4;
14         #8;
15     end
16
17 endmodule
18

```

که ابتدا رشته ورودی به صورت 0000 می باشد سپس در خط بعد از 8 نانوثانیه این رشته به صورت 0110 می شود. و بعد از 8 نانو ثانیه رشته ورودی به 0100 تغییر میکند.

خروجی timing diagram به صورت زیر می باشد:



تغییر اول: مقادیر خروجی از xxxxxxx به 0111111 تغییر میکند و علتش هم مقدار دهی اولیه wxyz است که در خط سوم نوشته ام. که در نهایت 6 نانو ثانیه طول میکشد تا مقادیر پایدار شود به این

دلیل که critical path از یک not و از یک and و از یک or تشکیل شده است که مقدار تاخیر آن ها به ترتیب 1 و 2 و 3 است که در نهایت جمع آن ها 6 است.


در کل میتوان گفت که مسیر های ممکن از یک متغیر تا خارج شدنش به شکل زیر است:

1. ->not-> and->or (critical path) (6ns)
2. ->and->or (5ns)
3. ->not->or (4ns)
4. ->or(3ns)

میدانیم بیت های خروجی به صورت gfedcba و به ازای صفر شدن 4 بیت ورودی باید تنها g صفر شود و بقیه 1 شوند. از ثانیه صفر مقداردهی ما شروع میشود. پس از 4 نانو ثانیه بیت های b و c یک میشوند. علتش با توجه به مدار های رسم شده در بالا مشخص است. critical path گیت های وابسته به c مسیر 3 است. و گیت های وابسته به بیت b , طولانی ترین مسیر، همان مسیر 1 است ولی با توجه به اینکه برای گیت or یک شدن یکی از ورودی ها برای یک شدن خروجی کافیست 4 نانو ثانیه طول میکشد.

سپس در لجزه 5 نانو ثانیه بیت g صفر می شود. زیرا همه ورودی های گیت or باید صفر شوند. و وردی گیت OR همان خروجی گیت AND است. برای گیت اند صفر شدن یکی از ورودی ها کفایت میکند. هر گیت اند در این مدار حداقل یک ورودی دارد که به گیت not وابسته نیست پس مدت زمان این مسیر همان مسیر 2 است و 5 نانوثانیه طول میکشد.


اما سایر بیت ها برای 1 شدن نیاز دارند تا طولانی ترین مسیر هم طی شود تا مقادیرشان پایدار شود که یان با توجه به مدار های رسم شده کاملاً مشخص است.




تغییر دوم:

در ثانیه 8 سیگنال های ورودی را تغییر میدهیم (x و y را 1 میکنیم). میدانیم که خروجی ما از 0111111 باید به 1111101 تغییر پیدا کند. یعنی بیت g یک شود و بیت b صفر شود.

با توجه به عکس زیر، بیت g پس از 5 نانوثانیه تغییر میکند و بیت b پس از 6 نانوثانیه تغییر میکند.







تغییر سوم:

در این قسمت تنها بیت y صفر میشود. و میدانیم که خروجی ما باید از 1111101 به 1100110 تغییر پیدا کند. یعنی بیت a صفر شود و بیت b یک شود و بیت های d و e هم صفر شوند.

تحلیل زمانی روی مدار:




د) اکنون در یک فایل دیگر رفتار منطقی گیت هارا به صورت behavioral تعریف میکنم و از | برای or و & برای and و از ~ برای گیت not استفاده میکنم و با توجه به معادله های منطقی بالا کد زیر را میزنم:

```
1  `timescale 1ns/1ns
2  module behavioral_sevenSegmentDecoder(input logic w,x,y,z , output logic [6:0] out);
3      assign out[0]= w|y|(x&z)|(~x&~z); //a
4      assign out[1]=~x|(y&z)|(~y&~z); //b
5      assign out[2]=~y|z|x; //c
6      assign out[3]=w|(~x&y)|(~x&~z)|(y&~z)|(x&~y&z); //d
7      assign out[4]=(y&~z)|(~x&~z); //e
8      assign out[5]=w|(~y&~z)|(x&~z)|(x&~y); //f
9      assign out[6]=w|(x&~y)|(y&~z)|(~x&y); //g
10
11  endmodule
```

سپس تست بنچ را به صورت زیر تغییر میدهیم(در یک فایل جدید):

```
1  `timescale 1ns/1ns
2  module behavioral_sevenSegmentDecoder_TB;
3      logic w,x,y,z;
4      logic [6:0] out;
5
6      behavioral_sevenSegmentDecoder SSD(w,x,y,z,out);
7
8      initial begin
9          for(int number=0 ; number<10 ; number+=1)begin
10
11              {w,x,y,z}=number;
12              #18;
13          end
14      end
15  endmodule
16
```

کد را کامپایل کرده و simulate میکنم
در نهایت داریم:



در این بخش چون تاخیر نگذاشتیم، به محض تغییر سیگنال های ورودی، output، ما به شکل صحیح درست خواهد شد.

The end.