به نام خدا



گزارش کار پروژه درس طراحی کامپیوتری سیستم های دیجیتالی موضوع پروژه: پیاده سازی cache به روش way associative

دی ماه ۱۴۰۲

اعضای گروه :


محمد امین طهماسبی نیا

مرتضى پوررمضان

آریان قهار پور

۱. آشنایی با پروژه

در این پروژه گروه از روش 2 way associative برای پیاده سازی cache استفاده کرده ایم. در پروژه ما سه ماژول اصلی به نام های ama_ram, ama_cache, ama_cache_ram ساخته شده است که هر کدام توضیح داده خواهد شد. همانطور که در شکل شماره یک مشاهده می شود آدرس های که به سمت حافظه cache ارسال می شوند ۱۰ بیتی بوده که ۵ بیت آن مربوط به index و ۵ بیت دیگر برای tag است. که توضیحات بیشتر آن در ادامه داده خواهد شد. در شکل ماژول های ram و ram نشان داده شده و منطق اصلی کد مشخص است. آدرس به حافظه موقت داده می شود ، اگر در آدرس مورد نظر دیتایی موجود بود بازگردانده می شود و اگر نبود از ram خواهد شده و در cache نوشته می شود و سپس دیتا به بازگردانده می شود. جزئیات آن در ادامه بحث خواهد شد.



شكل ۱: ساختار كلى پروژه cache

۲.آدرس

آدرس در پروژه ما از دو بخش index و index تشکیل شده است. ۵ بیت برای index و ۵ بیت برای tag هر tag برای tag برای tag برای tag برای نشان دهنده سطری در cache است از همین رو حافظه موقت ما ۳۲ سطر دارد.قسمت tag برای مشخص کردن این است که کدام قسمت از cache برای خواندن انتخاب شده در واقع در ساختار cache به نوعی انگار دو حافظه موقت به هم چسبیده اند. که بیشتر در بخش خود توضیح داده خواهد شد. آدرس ها در حافظه ram هم به یک سطر خاص اشاره می کنند که به دلیل ۱۰ بیتی بودن کل آدرس ما ram از ۲۰۲۴ سطر تشکیل شده است.

RAM.T

RAM یا Random Access Memory حافظه اصلی سیستم ما است که از یک آرایه دو بعدی ۱۲ در Clk, بیتی تشکیل شده است. ماژول از سه سیگنال ورودی و یک خروجی دارد. سه سیگنال ورودی ما ۱۰۲۴ بیتی تشکیل شده است. ماژول از سه سیگنال ورودی و یک خروجی دارد. سه سیگنال ورودی ما ۲۰۲۴ بیتی تشکیل شده است. پس از rd, address هستند که rd برای اجازه خواندن از رم است و آدرس نیز آدرس خانه مورد نظر است. پس از خواندن از خانه متناظز از data_array آن را به سیگنال خروجی data_out می دهیم.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.numeric_std.ALL;
22
23
      entity ama ram is
            Port ( rd : in STD_LOGIC;
clk : in STD_LOGIC;
address : in STD_LOGIC_VECTOR (9 downto 0);
25
26
                       data_out : out STD_LOGIC_VECTOR (11 downto 0)
      end ama_ram;
30
31
32
      architecture Behavioral of ama_ram is
      type data_array_data is array (1023 downto 0) of STD_LOGIC_VECTOR (11 downto 0);
      signal data_array: data_array_data;
      constant data_array_init : data_array_data := (
                  0 to 9 => "100010101000",
10 to 19 => "010101010101",
39
40
                  20 to 29 => "001100110011"
30 to 39 => "111000111000"
                  20 to 29 => "001100110011,
30 to 39 => "111000111000",
40 to 49 => "000111000111",
42
43
                  50 to 59 => "10101010101010",
60 to 69 => "110011001100",
44
45
                  70 to 79 => "011001100110"
80 to 89 => "0000000000001"
46
                  90 to 99 => "1111111111110",
others => (others => 'U')
49
      data_array <= data_array_init;</pre>
      process (clk) begin
if rd = '1' then
               data out <= data array(to integer(unsigned(address)));
56
           end if
      end process;
     end Behavioral;
```

شکل ۲: کد ama_ram

Cache.

ماژول cache که در پروژه ما به نام ama_cache ثبت شده از چهار سیگنال ورودی و دو خروجی تشکیل شده است. سیگنال address یکی از سیگنال های ورودی است که آدرس مورد نظر برای خواندن از cache یکی از سیگنال wr برای نوشتن در cache تعبیه شده در زمانی که آدرس مورد نظر در cache یافت نشد و از ram دیتا گرفته شده و در cache نوشته می شود. این نوشتن و گرفتن دیتای جدید از طریق data_in انجام می شود.

در حافظه cache نیز از یک آرایه دو بعدی ۳۲ در ۳۴ تحت عنوان cache تعبیه شده که در واقع محل ذخیره سازی اطلاعات است هر index که از address استخراج می شود به یک سطر از این tag و tag و و way associative) cache بودن یعنی داشتن دو tag و آرایه اشاره می کند و با توجه با ساختار index (ache بودن یعنی داشتن دو tag و tag ها می رود و دیتا را می یابد. این دو tag و data در هر سطر) بعد از یافتن index به سراغ چک کردن tag ها می رود و دیتا را می یابد. این دو data که گفته شد برای چک شدن از هر row که با توجه به index انتخاب می شود، برداشته می شوند و درون tagA, tagB, dataA, dataB ریخته می شود.

```
library IEEE;
    use IEEE STD LOGIC 1164 ALL;
   use IEEE.numeric std.ALL;
    -- Uncomment the following library declaration if using
   -- arithmetic functions with Signed or Unsigned values
    --use IEEE.NUMERIC STD.ALL;
    -- Uncomment the following library declaration if instantiating
10 -- any Xilinx primitives in this code.
    --library UNISIM;
11
12
    --use UNISIM.VComponents.all;
13
14
    entity ama cache is
        Port ( address : in STD LOGIC VECTOR (9 downto 0);
15
                wr : in STD LOGIC;
16
                clk : in STD_LOGIC;
17
                data in : in STD LOGIC VECTOR(11 downto 0);
18
                data_out : out STD_LOGIC_VECTOR(11 downto 0);
19
20
                hit miss: out STD LOGIC
21
22
   end ama cache;
23
   architecture Behavioral of ama_cache is
24
25
        type data_array_data is array (31 downto 0) of STD_LOGIC_VECTOR (33 downto 0);
26
27
         signal data_array: data_array_data := (others => (others => 'U'));
         signal index: STD LOGIC VECTOR (4 downto 0);
28
        signal tag: STD LOGIC VECTOR (4 downto 0);
29
30
        signal tagA: STD LOGIC VECTOR (4 downto 0);
31
        signal dataA: STD_LOGIC_VECTOR(11 downto 0);
signal tagB: STD_LOGIC_VECTOR(4 downto 0);
signal dataB: STD_LOGIC_VECTOR(11 downto 0);
32
33
34
         signal row: STD LOGIC VECTOR (33 downto 0);
35
```

شکل ۳: کد ama_cache

بعد از چک کردن سیگنال Wr (صفر بودنش به این منظور است که هنگام خواندن از data و mis است) و استخراج tag و tag و address به سراغ حلقه های پی در پی می رویم تا tag و address را از سطر مورد نظر استخراج کنیم. شماری که حلقه ها پیش میروند با توجه به طول tag و tag مشخص شده است(۱۲ بیت برای data و ۵ بیت برای tag) برای مثال در حلقه ابتدایی که در قطعه کد زیر مشخص است از ۱۰ تا ۴ برای یافتن tag قسمت اول سطر مورد نظر است و از ۵ تا ۱۶ برای data پس از آن است. در ادامه پس از جدا کردن قطعه های tag و tag بس از چک کردن تگ ها می رویم اگر tag آدرس با tag یکی بود یعنی دیتای مورد نظر در دارد و آن را درون data_out خواهد ریخت و سیگنال hit_miss که نشان دیتای مورد نظر را دارد و آن را درون bata_out به این معنی است که cache دیتای دیتای دیتای دیتای دیتای دیتای این معنی است که cache دیتای دورد نظر را داشته و آن را مستقیم بازگردانده است.

```
37 begin
38
        process (clk) begin
39
40
             if (wr = '0') then
41
                 for i in 0 to 9 loop
42
43
                     if (i < 5) then
                         index(i) <= address(i);
44
45
                         tag(i-5) \ll address(i);
46
47
                     end if;
                 end loop;
48
49
                row <= data_array(to_integer(unsigned(index)));
50
51
                for i in 0 to 4 loop
52
53
                     tagA(i) <= row(i);
                end loop;
54
55
                 for i in 5 to 16 loop
56
57
                     dataA(i-5) \ll row(i);
                 end loop;
58
59
                for i in 17 to 21 loop
60
61
                     tagB(i-17) <= row(i);
62
                 end loop;
63
64
                 for i in 22 to 33 loop
                     dataB(i-22) <= row(i);
65
                 end loop;
66
67
                if (tag = tagA) then
68
69
                    data out <= dataA;
                    hit_miss <= '1';
70
71
                 elsif (tag = tagB) then
                    data_out <= dataB;
72
73
                    hit miss <= '1';
74
75
                   hit miss <= '0';
76
                 end if;
77
78
79
            end if:
80
```

شکل ۴ : کد ama_cache

۱.۴. نوشتن درون cache در صورت نبودن دیتای مورد نظر

در صورت نبود دیتای مورد نظر در سطر اشاره شده اگر دیتای قسمت اول (dataA) خالی بود. آنگاه در آن مقدار ram خوانده شده است را قرار می دهیم. در صورتی که قسمت اول نیز پر بود این کار را با قسمت دوم دیتا (dataB) انجام میدهیم. لازم به ذکر است که در این میان در صورتی که مقدار data_in) انجام میدهیم. لازم به ذکر است که در این میان در صورتی که مقدار درون هر یک از بخش های دیتای مورد نظر قرار گرفت tag آن بخش نیز به مقدار tag در آدرس دریافتی تغییر می کند. همان گونه که در قطعه کد زیر مشخص است ابتدا tag درون پنج بیت اول هر کدام از بخش های انتخاب شده ریخته می شود.

```
82
             if ( wr = '1') then
                 for i in 0 to 9 loop
 84
                     if (i < 5) then
 85
                          index(i) <= address(i);
 86
 87
 88
                          tag(i-5) <= address(i);
 89
                      end if;
                 end loop;
 90
 91
 92
                 row <= data_array(to_integer(unsigned(index)));
 93
                 for i in 0 to 4 loop
 94
 95
                      tagA(i)  <= row(i);
 96
                 end loop;
 97
                 for i in 5 to 16 loop
 98
                      dataA(i-5) \ll row(i);
 99
100
                 end loop;
101
                 for i in 17 to 21 loop
102
103
                      tagB(i-17) \ll row(i);
                 end loop;
104
105
                 for i in 22 to 33 loop
106
                     dataB(i-22) <= row(i);
107
108
                 end loop;
109
110
                 if dataA'length = 0 then
111
112
                     tagA <= tag ;
113
                    for j in 0 to 4 loop
114
                       row(j) <= tagA(j);
115
116
                     end loop;
117
                    for j in 5 to 16 loop
                       row(j) <= data_in(j-5);
118
119
                    end loop;
120
121
                 elsif dataB'length = 0 then
122
123
124
                     tagB <= tag;
                    for j in 17 to 21 loop
```

شکل ۵: کد ama_cache

2.4. پر بودن هر دو خانه و نحوه انتخاب بین آنها

در صورت پر بودن هر دو خانه آنگاه از الگوریتمی که گروه برای آن طراحی کرده است استفاده می کنیم برای اینکار می شد از الگوریتم های آماده که برای مثال همواره قدیمی ترین مقدار را پاک می کردند و دیتای جدید را در آن می نوشتند استفاده کرد. اما گروه تصمیم بر انجام این بخش با خلاقیت خود و روش خود کرده است.

3.4. توضيح الگوريتم مورد نظر

در صورتی که هر دو خانه پر باشند در خانه مربوط بخش دوم B نوشته خواهد شد. ولی قبل از آن مقدار A در بخش B و دیتای این بخش را به درون بخش A شیفت می دهیم (به نوعی شیفت چپ) با اینکار عملا هر بار که نیاز باشد دوبا ره در این خانه نوشته شود دیتایی که جدید تر نوشته شده باقی خواهد ماند. و دیتای قدیمی تر از درون A حدید رفت.

```
for j in 17 to 21 loop
125
126
                        row(j) <= tagB(j);
                     end loop;
127
                     for j in 22 to 33 loop
128
129
                        row(j) <= data_in(j-22);
130
                     end loop;
131
132
                  for j in 0 to 4 loop
133
134
                       row(j) <= tagB(j);
                   end loop;
135
136
                   for j in 5 to 16 loop
                       row(j) <= dataB(j-5);
137
138
                  end loop;
139
                  for j in 17 to 21 loop
140
                       row(j) <= tag(j-17);
141
                   end loop;
142
143
                   for j in 22 to 33 loop
144
                       row(j) <= data in(j-22);
                   end loop;
145
146
               end if:
                data_array(to_integer(unsigned(index))) <= row;
147
           end if:
148
149
150
         end process;
151
152 end Behavioral;
```

ama_cache شکل ۶: کد

ama_cache_ram .

در این بخش ما به توضیح ماژول پایانی پروژه می پردازیم به نام ama_cache_ram در این ماژول ما از دو ماژول قبلی استفاده کرده ایم در واقع این ماژول برای اتصال بین ama_cache و ama_ram طراحی شده است. این ماژول از سه سیگنال ورودی و دو سیگنال خروجی تشکیل شده است. سیگنال های ورودی ما hit و result هستند که در مورد آنها توضیحات لازم داده شد و اما سیگنال های خروجی که cache و مستند که یکی دیتای خواسته شده در آدرس مورد نظر است و دیگری وضعیت cache را نشان می دهد.

باتوجه به شکل زیر ابتدا هر دو کامپوننت ama_ram و ama_cache تعریف شده اند و از آنها در ادامه بین begin و بلاک process یک نمونه از هر کدام ساخته شده است. سیگنال های میانی مورد نظر برای اتضال بین آنها نیز تعریف شده به نام های :

cache_data_out, ram_data_out, hit_miss_result, red, wrt, data

که کاربرد هر کدام در ادامه توضیح داده خواهد شد.

Cache_data_out : همان طور که از نام آن پیداست این سیگنال دیتای خروجی از cache را دار است.

Ram_data_out : همان طور که از نام آن پیداست این سیگنال دیتای خروجی از ram را دارا است.

Hit_miss_result : این سیگنال وضعیت hit و یا miss و یا cache شدن درون کامپوننت Hit_miss_result و باثر صفر باشد یعنی cache در آدرس مورد نظر دیتای ما را نداشته و نیاز است از ram درون آن نوشته شود. Wrt گفته شد که اگر دیتای مورد نظر یافت نشد یعنی زمانی که سیگنال کامپیوننت cache که مربوط به نوشتن در آن است یک شد در خانه مورد نظر نوشته شود. اگر سیگنال کامپیوننت cache که مربوط به نوشتن در آن است یک شد در خانه مورد نظر نوشته شود. اگر سیگنال hit_miss_result یک باشد یعنی دیتا درون cache بوده و آن را به ama_cache_ram) پاس می دهد.

Red : این سیگنال مربوط به سیگنال خواندن از ram است که درون این کامپوننت تعبیه شده و توضیحات آن داده شد.

Wrt : این سیگنال مربوط به سیگنال نوشتن درون cache است که اجازه نوشتن درون cache را چک می کند. Data : این سیگنال برای مقدار دهی به سیگنال data_in کامپوننت cache است. سیگنالی که دیتای جدید را از رم درون cache می نویسد. مقدار ابتدایی آن ۱۲ بیت صفر است زیرا ممکن است نیازی به نوشتن درون cache نباشد و باید این سیگنال مقدار اولیه داشته باشد.

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
 6 entity ama cache ram is
        Port ( clk : in STD LOGIC;
           rd : in STD LOGIC;
8
 9
               address : in STD_LOGIC_VECTOR (9 downto 0);
               result : out STD LOGIC VECTOR (11 downto 0);
10
               hit : out STD LOGIC
11
12
13 end ama_cache_ram;
14
15 architecture Behavioral of ama_cache_ram is
16
17
   signal cache data out : std logic vector(11 downto 0);
18
19 component ama cache is
20
       port ( address : in STD_LOGIC_VECTOR(9 downto 0);
               wr : in STD LOGIC;
21
22
               clk : in STD LOGIC;
               data_in : in STD_LOGIC_VECTOR(11 downto 0);
23
               data out : out STD LOGIC VECTOR (11 downto 0);
24
               hit miss: out STD LOGIC
25
26
               );
   end component;
27
28
29 signal ram_data_out : std_logic_vector(11 downto 0);
30
31 component ama ram is
       port ( rd : in STD LOGIC;
32
33
           clk : in STD LOGIC;
              address : in STD LOGIC VECTOR (9 downto 0);
34
              data_out : out STD_LOGIC_VECTOR(11 downto 0)
35
36
37 end component;
38
   signal hit miss result: STD LOGIC := '0';
39
40
41 signal red : STD LOGIC := '0';
42 signal wrt : STD_LOGIC := '0';
43 signal data : STD_LOGIC_VECTOR(11 downto 0) := "000000000000";
44
45
   begin
46
47 cache: ama cache port map (
            address => address,
                      شکل ۷ : کد ama_cache_ram
```

در ادامه درون بلاک process با چک کردن سیگنال hit_miss_result متوجه وضعیت کامپوننت cache و تصمیم بر نوشتن درون آن یا دادن خروجی آن به خروجی اصلی می شود.

در صورت صفر بودن مقدار red و wrt برای خواندن و نوشتن درون رم و cache به یک تبدیل می شوند و دیتای خروجی ram درون سیگنال data_in که به data_in درون cache اتصال دارد ریخته می شود و خروجی result داده می شود. در غیر این صورت خروجی cache به cache داده می شود یعنی که دیتا درون cache بوده است.

```
49
            wr => wrt,
            clk => clk,
50
            data in => data,
51
            data_out => cache_data_out,
            hit_miss => hit_miss_result
53
54 );
55
56 ram : ama_ram port map(
            rd => red,
57
            clk => clk,
58
            address => address,
59
60
            data out => ram data out
61 );
62
63 process (clk) begin
      if (hit_miss_result = '0') then
64
          red <= '1';
65
          data <= ram data out;
         wrt <= '1';
67
          result <= ram data out;
68
69
       else
          result <= cache data out;
70
71
       end if;
72
73
74 end process;
75
76 end Behavioral;
```

ama_cache_ram شکل ۸: کد

۶. تست بنچ

در فایل تست بنچ خود ماژول ama_cache_ram را استفاده کردیم و از آن یک نمونه ساختیم. در ابتدا آدرس خانه ی که می دانیم درون آن نوشته نشده است را به ماژول مورد نظر می دهیم و تا درون cache نوشته شود و سپس آدرس همان خانه را به آن می دهیم تا این دفعه از cache دیتای خواسته شده را به ما بدهد.

```
1 -- TestBench Template
      LIBRARY ieee;
 3
      USE ieee.std logic 1164.ALL;
 4
 5
      USE ieee.numeric std.ALL;
 6
     ENTITY testbench IS
 7
 8
     END testbench;
      ARCHITECTURE behavior OF testbench IS
10
11
      -- Component Declaration
12
13
              COMPONENT ama cache ram is
              Port ( clk : in STD LOGIC;
14
15
               rd : in STD LOGIC;
               address : in STD_LOGIC_VECTOR (9 downto 0);
16
              result : out STD LOGIC VECTOR (11 downto 0)
17
18
               );
              END COMPONENT;
19
20
21
   --Inputs
22
23 signal clk : std logic;
24 signal rd : std logic;
25 signal address : std_logic_vector(9 downto 0);
26
27
28 -- Outputs
29 signal result : std logic vector(11 downto 0) := "000000000000";
30
   -- Clock period definitions
31
32 constant clk period : time := 10 ns;
33
34
35 BEGIN
36
37
   -- Component Instantiation
38 cache ram: ama cache ram PORT MAP(
          clk => clk,
39
40
          rd => rd,
          address => address,
41
          result => result
42
43
    );
```

شكل ٩: كد تست بنچ


```
45
      clk_process :process
46
      begin
         clk <= '0';
47
         wait for clk_period/2;
48
         clk <= '1';
49
         wait for clk_period/2;
50
     end process;
51
52
53
     -- Test Bench Statements
        tb : PROCESS
54
55
        BEGIN
56
57
           rd <= '0';
           address <= "0000000000";
58
59
60
           wait for 100 ns;
61
           rd <= '1';
62
           address <= "0000000000";
63
64
65
           wait for 100 ns;
66
           rd <= '1';
67
           address <= "0000001001";
68
69
           wait for 100 ns;
70
71
           rd <= '1';
72
73
           address <= "0000001001";
74
           wait for 100 ns;
75
76
           rd <= '1';
77
           address <= "0000010100";
78
79
80
           wait for 100 ns;
81
82
           rd <= '1';
           address <= "0000010100";
83
84
85
           wait for 100 ns;
86
           rd <= '1';
87
           address <= "0000011110";
88
```

شکل ۱۰: کد تست بنچ

```
90
            wait for 100 ns;
 91
              rd <= '1';
 92
             address <= "0000011110";
 93
 94
 95
             wait for 100 ns;
 96
             rd <= '1';
 97
             address <= "0000101000";
 98
 99
              wait for 100 ns;
100
101
             rd <= '1';
102
             address <= "0000101000";
103
104
             wait for 100 ns;
105
106
             rd <= '1';
107
             address <= "0000111000";
108
109
             wait for 100 ns;
110
111
             rd <= '1';
112
             address <= "0000111000";
113
114
115
             wait for 100 ns;
116
117
             rd <= '1';
             address <= "0000111110";
118
119
120
             wait for 100 ns;
121
             rd <= '1';
122
             address <= "0000111110";
123
124
             wait for 100 ns;
125
126
             rd <= '1';
address <= "0000000000";
127
128
129
130
             wait for clk_period; -- wait until global set/reset completes
131
132
133
134
          END PROCESS tb;
       -- End Test Bench
135
```

شكل ١١: تست بنچ

در شکل موج مشخص است که با توجحه به آدرس داده شده دیتا باز گردانده می شود



شكل ۱۲: شكل موج

