
## بسم الله الرحمن الرحيم

شماره دانشجویی : ۴۰۲۱۰۵۸۱۳ و ۴۰۲۱۰۶۶۰۴

عرفان تیموری و محمدرضا منعمیان



## Practical 1




شرح پیاده سازی مدار جمع کننده و تفریق کننده:

برای طراحی این مدار ابتدا یک full adder به صورت زیر طراحی کردیم تا در ادامه از آن استفاده کنیم:

واضح است که این full adder دو بیت ورودی a, b و همچنین بیت cin را میگیرد و خروجی آن به این صورت است:


$$S = a + b + c_{in}$$

$$C_{out} = ab + ac_{in} + bc_{in}$$






حالا با استفاده از ٤ تا از مدار های بالا به صورت تجمیعی یک مدار میسازیم که با توجه به بیت کنترلی داده شده جمع یا تفریق ٤ بیتی را انجام میدهد. همچنین علاوه بر جواب نهایی مقدار carry, borrow نیز خروجی میدهد. مدار نهایی را در زیر مشاهده میکنیم:




حال که مدار خواسته شده را در Logisim طراحی کردیم از منوی FPGA گزینه Download Synthesize را انتخاب می کنیم:





## حال از گزینه setting زبان سنتز را به Verilog تغییر میدهیم:



و در آخر با استفاده از گزینه Execute و سپس Done فایل نهایی برای ما ساخته می شود.

یک پوشه به نام Logisim\_evolution\_workspace در محلی که ما در قسمت settingتعیین کردیم ساخته می شود و حالا برای تست کردن آن از اسکریپت synth\_valid .shاستفاده می کنیم:

```
MOLYSS V.

Hogis: workspace: /heme/arfan/logis:s_evolution_markspace

Sopins: ['b', 'sub_notabl': 'a']

Mutpins: ['cout', 'a']

[anin] INTO com. church logis: figs. pui. Reporter - Building setlist for sheet "fullabler"

[anin] INTO com. church logis: figs. pui. Reporter - Circuit: "fullabler" passed DRC check.

[anin] INTO com. church logis: figs. pui. Reporter - Circuit: "fullabler" passed DRC check.

[anin] INTO com. church logis: figs. pui. Reporter - Circuit: "fullabler" passed DRC check.

[anin] INTO com. church logis: figs. pui. Reporter - Circuit: "main" has 9 nets and 8 boses.

[anin] INTO com. church logis: figs. pui. Reporter - Circuit: "main" has 9 nets and 3 boses.

[anin] INTO com. church logis: figs. pui. Reporter - Circuit: "main" has 9 nets and 3 boses.

[anin] INTO com. church logis: figs. pui. Reporter - The Board ALCHITEY_MI_10 has:

[anin] INTO com. church logis: figs. pui. Reporter - Button(s)

[anin] INTO com. church logis: figs. pui. Reporter - I Suricis(s)

[anin] INTO com. church logis: figs. pui. Reporter - I Suricis(s)

[anin] INTO com. church logis: figs. pui. Reporter - I Suricis(s)

[anin] INTO com. church logis: figs. pui. Reporter - I Suricis(s)

[anin] INTO com. church logis: figs. pui. Reporter - I Suricis(s)

[anin] INTO com. church logis: figs. pui. Reporter - Creating SU. file: /home/sefan/logis:.avalution_morkspace/schematic.circ.tom/main/verlig/pates/ADC_GATE_v

[anin] INTO com. church logis: figs. pui. Reporter - Creating SU. file: /home/sefan/logisis.avalution_morkspace/schematic.circ.tom/main/verlig/pates/ADC_GATE_v

[anin] INTO com. church logis: figs. pui. Reporter - Creating SU. file: /home/sefan/logisis.avalution_morkspace/schematic.circ.tom/main/verlig/pates/ADC_GATE_v

[anin] INTO com. church logis: figs. pui. Reporter - Creating SU. file: /home/sefan/logisis.avalution_morkspace/schematic.circ.tom/main/verlig/pates/ADC_GATE_v

[anin] INTO com. church logis: figs. pui. Reporter - Creating SU. file: /home/sefan/logisis.avalution_morkspace/schematic.circ.tom/main/ve
```