
# به نام خدا

شماره دانشجویی : ۴۰۲۱۰۶۶۰۴ و۴۰۲۱۰۵۸۱۳

عرفان تیموری و محمدرضا منعمیان



# Practical2



سوال اول)

زبان RTL زیر برای طراحی مدار در اختیار ما قرار گرفته شده است. ابتدا به تحلیل دستور ها و کارکرد آن میپردازیم.

$$R2 \leftarrow -R1$$

$$R2 \leftarrow R1\&R2$$

$$R2 \leftarrow -R2$$

$$R2 \leftarrow R1 + R2$$

#### عملکرد مدار

در این مدار ابتدا با ۱ شدن سیگنال load مقدار in1 در رجیستر R1 ذخیره می شود. سپس مقدار ذخیره شده در R1 قرینه شده و در مرحله دوم با R1 می شود. در نهایت پاسخ به دست آمده قرینه شده و با مقدار اولیه R1 جمع می شود.

هر کدام از این عملیات ها در یک پالس ساعت انجام می شود و بنابراین برای رسیدن به پاسخ نهایی نیاز به ۵ کلاک داریم.

اما عملکرد اصلی مدار چه خواهد بود؟

در دو مرحله اول یعنی قرینه کردن مقدار in1 و and کردن این قرینه با خودش نتیجه ای که حاصل می شود عدد۳۲ بیتی است که تنها بیت یک آن اولین بیت ۱ از سمت راست در in1 است. برای مثال اگر بیت i ام in1 اولین بیت ۱ از سمت آن باشد در پایان مرحله دوم در رجیستر R2 همه بیت ها به جز بیت i ام صفر است .

حالا در دو مرحله بعدی در عمل R1-R2 انجام می شود پس در پایان ۴ کلاک عددی که در R2 ذخیره میشود همان عدد R1 است با این تفاوت که اولین بیت سمت راست یک آن به صفر تبدیل شده است.

برای مثال اگر ورودی ۱۱۱ باشد خروجی ۱۱۰ خواهد شد.البته توجه داریم که ورودی و خروجی ۳۲ بیتی هستند و مقدار out1 خروجی نهایی است.

### طراحی مدار


برای طراحی کردن مدار به خاطر اینکه دستورات باید در ۴ کلاک انجام شوند نیاز به یک شمارنده داریم که از  $\cdot$  تا ۳ را بشمرد و با استفاده از یک MUX اینکه چه چیزی وارد R2 شود انتخاب شود.

برای مثال اگر شمارنده صفر بود باید قرینه R1 اگر شمارنده برابر ۱ شد R1&R2 همچنین اگر شمارنده ۲ شد قرینه R2 و اگر شمارنده ۳ شد R2 باید در R2 ذخیره شود.



همچنین سیگنال load برای ورودی دادن به R1 استفاده میشود و وقتی دوباره صفر شد با کلاک زدن که عملا یک پین است که ۱ و صفر میشود عملیات ها پشت سر هم انجام میشوند.

توجه داریم که به خاطر درست نبودن شمارنده خود Logisim یک شمارنده دو بیتی با استفاده از MUX و رجیستر طراحی کریم.




در ادامه خروجی تست مدار توسط وریلاگ داده شده را مشاهده میکنیم:



سوال دوم)

#### عملکرد مدار

در این سوال به پیاده سازی یک تقسیم کننده پرداختیم. البته نه به روش عادی تفریق متوالی بلکه با توجه به فلوچارت زیر:



شكل Flowchart : ۱ تقسيم كننده

همانطور که مشاهده می کنیم در این روش ابتدا با ۱ شدن سیگنال start رجیستر های a,b,q مقدار دهی خواهند شد. توجه داریم که باید مقسوم را در رجیستر b و مقسوم علیه را در رجیستر q قرار داد و همچنین در ابتدا مقدار رجیستر و را برابر صفر کرد.

این الگوریتم تقسیم با کنار هم قرار دادن a,q و شیفت به چپ دادن آنها در هر مرحله عمل می کند. توجه داریم که در مداری که ما طراحی کردیم در ابتدا شمارنده نه با ۶۴ بلکه با ۳۲ مقدار دهی می شود به این خاطر که در پیاده سازی مدار هر حلقه در یک کلاک انجام شده و برای انجام تقسیم دو عدد ۳۲ بیتی ۳۲ بار شیفت کافی است پس باید ۳۲ بار کلاک زد. احتمالا منظور فلوچارت سوال این بوده که هر حلقه در دو کلاک انجام شود یعنی در یک کلاک شیفت به چپ و در یک کلاک بررسی شرط و نتیجه اش که ما این موارد را در یک کلاک انجام دادیم.



الگوریتم در هر مرحله a,q را کنار هم قرار داده حال این عدد ۶۴ بیتی را یکی به چپ شیفت داده و در مرحله بعد اگر مقدار a بزرگتر بود a = a = a و همچنین بیت کم ارزش a برابر a خواهد شد و با a بار انجام دادن این مراحل در آخر می توانیم مقدار باقی مانده تقسیم را در a و مقدار خارج قسمت را در رجیستر a مشاهده کنیم.

## طراحی مدار

حال به نحوه طراحی مدار میپردازیم:

از یک شمارنده استفاده کردیم و وقتی سیگنال start یا done یک شد مقدار مناسب را به صورت انتخابی توسط یک شمارنده استفاده کردیم و وقتی سیگنال start یا start یک MUX در رجیستر load می کنیم یعنی اگر start برابر ۱ شد مقدار ۳۲ و اگر done ۱ شد و start صفر بود که به معنی اتمام فرآیند تقسیم است صفر را در شمارنده load می کنیم.

و همچنین با متصل کردن صفر به up/down شمارنده به صورت نزولی میشمارد.


در یک بلاک مجزا یک شیفتر ساختیم تا برای شیفت به چپ دادن a,q از آن استفاده کنیم بدین صورت که کم ارزش ترین بیت q را صفر کرده و هر بیت q جدید را از بیت قبلی اش می گیریم. همچنین بیت ۳۲ ام p نیز به عنوان کم ارزش ترین بیت a قرار داده و بقیه بیت های a را نیز یکی به چپ شیفت می دهیم. توجه داریم در ساخت این shifter از splitter بهره بردیم.

برای مقدار دهی رجیستر های a,q از دو MUX برای هر کدام استفاده کردیم بدین صورت که MUX اول نشان میدهد اگر سیگنال start فعال بود که مقدار صفر در رجیستر a و مقدار dividend در رجیستر a ذخیره شود. اما اگر سیگنال start فعال نبود ابتدا شیفت به چپ ها با شیفتر ساخته شده انجام می شود سپس اگر  $a \geq b$  بود (که این را با استفاده از یک comparator بررسی می کنیم) مقدار a = a - b شده و همچنین برای ۱ کردن بیت آخر a نیز مقدار جدید آن را با a a کنیم. اگر هم که شرط برقرار نبود که مقادیر شیفت یافته شده توسط MUX انتخاب می شوند.


مقادیر خروجی نیز با استفاده از tree state buffer وقتی سیگنال done فعال شد از رجیستر های مناسب خوانده می شود.



# در زیر مدار طراحی شده را مشاهده میکنیم:



### همچنین shifter طراحی شده:





#### همچنین خروجی تست مدار را نیز مشاهده میکنیم:

```
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Circuit "main" passed DRC check
[main] INFO com.cburch.logisim.fpga.gui.Reporter - The Board ALCHITRY AU IO has:
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 6 Button(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 3 DIPSwitch(s)
main] INFO com.cburch.logisim.fpga.gui.Reporter - 32 Led(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - 1 SevenSegmentScanning(s)
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohama
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohama
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohama
main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohama
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohaman
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohama
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohama
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohama
main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Counter" in circuit
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit
main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohama
main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mohama
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/moh
HW2/tb2.v /home/mohamamdreza/logisim_evolution_workspace/Q2p.circ.tmp
ACCEPTED
       200 /
                    200
nohamandreza@mylove:-/CA/SUI_CA_4032_ProfAsadt_Judgement_SystemS
```