
بسم الله الرحمن الرحيم

۴۰۲۱۰۵۸۱۳و۲۱۰۶۶۰۴

عرفان تیموری و محمدرضا منعمیان



practical 6



شرح تمرین :


در این تمرین قرار بر این است که پردازنده قبلی را به حالت چند سایکلی تبدیل کنیم در ضمن به pipline نیز توجه کنیم و همه دستورات در ۵ مرحله انجام شوند.

به این صورت که در مرحله اول instruction fetch انجام می شود در ادامه instruction decod سپس واحد لین عملیات خود را انجام می دهد. (اگر در عملیات های تقسیم و ضرب بودیم تا زمانی که ins_done یک نشده بود در این state باید بمانیم.)

در ادامه واحد D_mem را داریم و در آخر نوبت write back است.

توجه داریم بعضی از دستورات هر ۵ استیت را نیاز ندارند بنابراین در بعضی از استیت های آنها عملیات های بی اهمیت انجام میشود.

برای کنترل کردن بودن در این ۵ مرحله از روش one_hot با استفاده از ۵ D_FF استفاده کردیم. که به صورت زیر است :







توجه داریم برای چند سایکله کردن پردازنده باید یک سری رجیستر به پردازنده اضافه شود:

یعنی بعد از واحد حافظه دستور یک رجیستر به نام IR قرار می دهیم . بعد از واحد حافظه داده نیز یک رجیستر به نام A,B خواهیم داشت.

از خروجی ALU نیز یک رجیستر به نام AluOut خواهیم ساخت. Data path این پردازنده به صورت زیر است:








واحد کنترلی خیلی تفاوتی نخواهد کرد . فقط سیگنال های کنترلی مناسب ۴ دستور اضافه شده در نظر گرفته می شود (مانند is_mul) . همچنین به این خاطر که در state های مناسب باید سیگنال های کنترلی مقدار مناسب داشته باشند برخی از سیگنال ها مخصوصا سیگنال های write را با state های مناسب and می کنیم.

پیاده سازی واحد کنترل و همچنین استفاده از آن در datapath به شکل زیر است:



نتیجه تست به صورت زیر است:

```
tpc: 18
tpc: 18
tpc: 18
tpc: 19
Load 686080fe
tpc: 20
nem: [1f9]: 0[1fa]: 0[1fb]: 0[1fc]: 0[1fd]: 0[1fe]:
ACCEPTED
51 / 51
nohamandreza@nylove: /Ch/SUT_CA_4032_ProfAsadi_Judgement_System=master$
```