


به نام خداوند بخشنده بخشایگر

عرفان تیموری و محمدرضا منعمیان

شماره دانشجویی : ۴۰۲۱۰۶۶۰۴ و ۴۰۲۱۰۵۸۱۳



Practical 4



شرح پیاده سازی:

در این تمرین با استفاده از ALU ای که در تمرین ۳ طراحی کردیم یک پردازنده کوچک single cycle که از برخی دستورات R-format و I-format پشتیبانی می کند طراحی کردیم.

از ما خواسته شده بود دستورات زیر را پیاده کنیم :

Instruction	Type	Opcode	Funct	Notes
add	R-Type	000000	100000	$rd = rs + rt$
addi	I-Type	001000	—	$rt = rs + imm$ (sign-extended)
sub	R-Type	000000	100010	$rd = rs - rt$
or	R-Type	000000	100101	$rd = rs rt$ (bitwise OR)
and	R-Type	000000	100100	$rd = rs \& rt$ (bitwise AND)
xor	R-Type	000000	100110	$rd = rs \wedge rt$ (bitwise XOR)
sll	R-Type	000000	000100	$rd = rs \ll rt$ (logical shift left)
srl	R-Type	000000	000110	$rd = rs \gg rt$ (logical shift right)
sra	R-Type	000000	000111	$rd = rs \ggg rt$ (arithmetic shift right, sign-extended)

مشاهده می کنیم دستورات ضرب و تقسیم که alu تمرین ۳ قابلیت انجام آن را داشت در این پردازنده پیاده نشده است بنابراین alu ما همه دستورات خواسته شده را می تواند در یک کلاک انجام دهد.

ورودی jin داده شده در عمل همان دستور است که به صورت زیر کد گشایی می شود (این کار با استفاده از splitter انجام شده است) :

اگر R-format باشد :




اگر I-format باشد:



مشاهده می کنیم که همیشه ۶ بیت بالایی یعنی بیت ۳۱ تا ۲۶ opcode ما هست که باید با توجه به آن سیگنال ورودی alu را مشخص کنیم.

همچنین مشاهده می‌شود که عملگر دوم عملیات در دستورات R-format و I-format متفاوت است یعنی در اولی رجیستر rt و در دومی مقدار immediate ۱۶ بیتی که در بیت ۰ تا ۱۵ دستور قرار دارد عملگر دوم هست بنابراین این مورد نیز با استفاده از یک MUX مشخص شده است .

همچنین توجه داریم هر بار pc با یک جمع می‌شود تا در کلاک بعدی دستور بعد از حافظه خوانده شود.





اما برای پیاده سازی واحد کنترلی با توجه به ۶ بیت opcode و همچنین 6 بیت funct عمل می‌کنیم :

aluop ای که alu ساخته شده در تمرین ۳ داشت به شرح زیر است:

- ADD = 0
- SUB = 1
- MUL = 2
- DIV = 3
- AND = 4
- OR = 5
- XOR = 6
- CLO = 7
- CLZ = 8
- SLL = 9
- SRL = 10
- SRA = 11
- ROTR = 12

بنابراین اگر دستور I-format بود (تشخیص آن با چک کردن ۱ بودن بیت چهارم opcode است) چون تنها دستور این نوع addi است واحد کنترلی باید برای alu=0000 alu (کد جمع قرار دهد). حال اگر دستور R-format بود باید به ۶ بیت funct توجه شود :

عملیات	6 بیت funct	4 بیت aluop
add	100000	0000
sub	100010	0001
or	100101	0101
and	100100	0100
xor	100110	0110
sll	000100	1001
srl	000110	1010
sra	000111	1011

حال با توجه به جدول زیر بر اساس funct باید ۴ بیت aluop را با استفاده از مدارهای ترکیبی مشخص کنیم که به صورت زیر خواهد شد :

$$aluop_3 = \overline{funct_5}$$


$$aluop_2 = funct_5 \& funct_2$$

$$aluop_1 = funct_1 \& funct_2$$



$$\begin{aligned}
 aluop_0 = & \overline{func_5} \& \overline{func_2} \& \overline{func_0} \& func_1 \\
 & + \overline{func_5} \& func_2 \& \overline{func_1} \& \overline{func_0} \\
 & + \overline{func_5} \& func_2 \& func_1 \& \overline{func_0} \\
 & + \overline{func_5} \& func_2 \& func_1 \& func_0
 \end{aligned}$$

واحد کنترلی را در زیر مشاهده می‌کنیم:



همچنین پاس شدن تست را نیز مشاهده می‌کنیم:

```

Q1lp.circ.tmp/main/verilog/circuit/jtag_ram64.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/erfan/logisim_evolution_workspace/
Q1lp.circ.tmp/main/verilog/circuit/jtag_ram512.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/erfan/logisim_evolution_workspace/
Q1lp.circ.tmp/main/verilog/gates/AND_GATE_4_INPUTS.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/erfan/logisim_evolution_workspace/
Q1lp.circ.tmp/main/verilog/gates/OR_GATE_4_INPUTS.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/erfan/logisim_evolution_workspace/
Q1lp.circ.tmp/main/verilog/circuit/Control_Unit.v
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "main" has a gated clock co
nnection!
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/erfan/logisim_evolution_workspace/
Q1lp.circ.tmp/main/verilog/circuit/main.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/erfan/logisim_evolution_workspace/
Q1lp.circ.tmp/main/verilog/toplevel/logisimTopLevelShell.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/erfan/logisim_evolution_workspa
ce/Q1lp.circ.tmp/main/scripts/vivadoCreateProject.tcl
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/erfan/logisim_evolution_workspa
ce/Q1lp.circ.tmp/main/scripts/vivadoGenerateBitStream.tcl
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/erfan/logisim_evolution_workspa
ce/Q1lp.circ.tmp/main/scripts/vivadoLoadBitStream.tcl

HW4/tb.v /home/erfan/logisim_evolution_workspace/Q1lp.circ.tmp
ACCEPTED
21 / 21
    
```