
توضيحات آزمايش


در این آزمایش پردازنده ARM به صورت پایپلاین پیادهسازی میشود. دیاگرام این پردازنده به صورت زیر است:



این پردازنده دارای 13 دستور اصلی است. پیادهسازی باید در زبان وریلاگ باشد و در نهایت پس از شبیهسازی در نرمافزار ModelSim با استفاده از نرمافزار Quartus سنتز میشود و روی FPGA قرار میگیرد. سپس، با استفاده از یک تستبنچ، پردازنده پیادهسازی شده تست میشود. از اهداف این آزمایش میتوان به یادگیری نحوه عیبیابی و تست مدارهای سختافزاری طراحی شده اشاره کرد.

جلسه دوم

در این جلسه سه ماژول اجرای عملیات (EXE)، مموری (MEM) و ذخیره پاسخ (WB) پیادهسازی میشوند:



ماژول EXE

این ماژول از 4 بخش اصلی تشکیل شده است:

Val2Generator .1

این بخش که وظیفه محاسبه اپرند دوم ALU را دارد، دارای 4 ورودی زیر است:

:MemInst

این ورودی که از OR شدن نتیجه MEM_R_EN و MEM_W_EN بدست میآید، نشان میدهد که آیا دستور فعلی مربوط به خواندن یا نوشتن در مموری است یا خیر.

:Imm

این بیت، بیت شماره 25 دستور است که نشان میدهد آیا اپرند دوم از نوع immediate است یا شماره رجیستر را نشان میدهد.

:ShifterOperand

این ورودی شامل 12 بیت سمت راست دستور فعلی است.

:ValRm

یک ورودی 32 بیتی است که از خروجی دوم رجیستر فایل تامین میشود.

همچنین، این ماژول شامل 1 خروجی 32 بیتی است که ورودی دوم ALU را مشخص میکند. تعدادی حالت مختلف برای این ماژول وجود دارد:

- 1. اگر دستور مربوط به مموری باشد، خروجی مقدار Sign-Extend شده 12 بیت Shifter Operand است.
- 2. اگر مقدار Imm برابر با 1 باشد، 8 بیت سمت راست Shifter Operand به مقدار دو برابر 4 بیت سمت چپ Shifter Operand به صورت دایرهای و از سمت راست شیفت میخورد.
- در حالت بعدی 4 بیت سمت راست Shifter Operand نشان دهنده شماره رجیستر است که از قبل مقدار این رجیستر در قالب ورودی ValRm وارد این ماژول شده است. در این حالت، بیت 5 و 6 ورودی ValRm و SSR و ROR) را مشخص میکند و سپس مقدار Shifter Operand نوع شیفت (Shifter Operand شیفت میخورد.
 - 4. حالت دیگری نیز وجود دارد که بنابر صورت سوال، نیازی به پیادهسازی آن نیست.

کد این ماژول در ادامه آورده شده است:

```
module Val2Generator(
    input memInst, imm,
    input [31:0] valRm,
    input [11:0] shifterOperand,
    output reg [31:0] val2
);
    integer i;
    always @(memInst or imm or valRm or shifterOperand) begin
        val2 = 32'd0;
        if (memInst) begin // LDR, STR
            val2 = {{20{shifterOperand[11]}}}, shifterOperand};
        else begin
            if (imm) begin // immediate
                val2 = \{24'd0, shifterOperand[7:0]\};
                for (i = 0; i < 2 * shifterOperand[11:8]; i = i + 1) begin
                    val2 = {val2[0], val2[31:1]};
            end
            else begin // shift Rm
                case (shifterOperand[6:5])
                    2'b00: val2 = valRm << shifterOperand[11:7]; // LSL</pre>
                    2'b01: val2 = valRm >> shifterOperand[11:7]; // LSR
                    2'b10: val2 = valRm >>> shifterOperand[11:7]; // ASR
                    2'b11: begin
                                                                    // ROR
                        val2 = valRm;
                        for (i = 0; i < shifterOperand[11:7]; i = i + 1) begin
                            val2 = \{val2[0], val2[31:1]\};
                    end
                    default: val2 = 32'd0;
                endcase
            end
        end
    end
endmodule
```

ALU .2

این ماژول دو اپرند 32 بیتی، یک دستور 4 بیتی و یک بیت carryln را به عنوان ورودی میگیرد و یک خروجی 32 بیتی به همراه یک خروجی 4 بیتی برای Status Register تولید میکند. مقادیر رجیستر Status به همراه توضیحاتشان در بخش قبل آزمایش ذکر شدهاند. واحد عملیات (ALU) میتواند عملیاتهای زیر را انجام دهد:

- MOV .1
- MVN .2
- ADD .3
- ADC .4
- SUB .5
- SBC .6
- AND .7
- ORR .8
- EOR .9

نوع عملیات با توجه به ورودی 4 بیتی exeCmd مشخص میشود. کد این ماژول در ادامه آورده شده است:

```
module ALU #(
    parameter N = 32
) (
   input [N-1:0] a, b,
   input carryIn,
    input [3:0] exeCmd,
    output reg [N-1:0] out,
   output [3:0] status
);
   reg c, v;
   wire z, n;
    assign status = \{n, z, c, v\};
   assign z = \sim |out;
    assign n = out[N-1];
    wire [N-1:0] carryExt, nCarryExt;
    assign carryExt = \{\{(N-1)\{1'b0\}\}\}, carryIn\};
    assign nCarryExt = \{\{(N-1)\{1'b0\}\}, \sim carryIn\};
    always @(exeCmd or a or b or carryIn) begin
        out = \{N\{1'b0\}\};
        c = 1'b0;
        case (exeCmd)
            4'b0001: out = b;
                                                     // MOV
            4'b1001: out = ~b;
                                                     // MVN
            4'b0010: \{c, out\} = a + b;
                                                     // ADD
            4'b0011: \{c, out\} = a + b + carryExt; // ADC
            4'b0100: {c, out} = a - b;
            4'b0101: {c, out} = a - b - nCarryExt; // SBC
            4'b0110: out = a & b;
                                                    // AND
            4'b0111: out = a | b;
                                                    // EOR
            4'b1000: out = a ^ b;
            default: out = \{N\{1'b0\}\};
        endcase
        v = 1'b0;
        if (exeCmd[3:1] == 3'b001) begin // ADD, ADC
            v = (a[N-1] == b[N-1]) && (a[N-1] != out[N-1]);
        end
        else if (exeCmd[3:1] == 3'b010) begin // SUB, SBC
            v = (a[N-1] != b[N-1]) && (a[N-1] != out[N-1]);
        end
    end
endmodule
```

Adder .3

این ماژول که یک جمعکننده 32 بیتی است برای محاسبه آدرس Branch مورد استفاده قرار میگیرد. ورودیهای این ماژول شامل آدرس PC+4 و مقدار Sign Extend شده 24 بیت سمت راست دستور Branch است که جمع این 2 به مرحله اول پایپلاین (IF) بازمیگردد.

ماژول MEM

این ماژول تنها شامل Data Memory است که یک ورودی 32 بیتی آدرس، یک ورودی 32 بیتی داده و بیتهای memRead و memWrite را میگیرد و در صورت لزوم همگام با کلاک دادهای در مموری نوشته میشود و یا async از آن خوانده میشود.

کد این ماژول در ادامه آورده شده است:

```
module DataMemory(
    input clk, rst,
    input [31:0] memAdr, writeData,
   input memRead, memWrite,
   output reg [31:0] readData
);
   localparam WordCount = 4096;
    reg [7:0] dataMem [0:WordCount-1]; // 4KB memory
    wire [31:0] adr;
    // Align address to the word boundary
    assign adr = \{memAdr[31:2], 2'b00\};
    integer i;
    always @(posedge clk or posedge rst) begin
            for (i = 0; i < WordCount; i = i + 1) begin
                dataMem[i] <= 8'd0;</pre>
            end
        else if (memWrite)
            \{dataMem[adr + 3], dataMem[adr + 2],
             dataMem[adr + 1], dataMem[adr] > <= writeData;</pre>
    end
    always @(memRead or adr) begin
        if (memRead)
            readData = \{dataMem[adr + 3], dataMem[adr + 2],
                         dataMem[adr + 1], dataMem[adr]};
    end
endmodule
```

لازم به ذکر است که شبیهسازی یک مموری 4 گیگ در ModelSim کار بسیار زمانبری خواهد بود و به همین دلیل از یک مموری 4 کیلوبایتی استفاده شده است.

ماژول WB

این ماژول نیز تنها با استفاده از یک Multiplexer که سلکت آن سیگنال MEM_R_EN است، دادهای که به رجیستر فایل بازمیگردد را انتخاب میکند. اگر مقداری از مموری خوانده شده باشد، این مقدار به رجیستر فایل بازمیگردد و در غیر این صورت، خروجی ALU انتخاب میشود.


ماژول TopLevel

تمامی موارد فوق در top level نیز افزوده شده و به هم متصل شدهاند:


```
StageEx stEx(
                      .clk(clk), .rst(rst),
                     .wbEnIn(wbEnOutIdEx), .memREnIn(memReadOutIdEx), .memWEnIn(memWriteOutIdEx),
                     .branchTakenIn(branchOutIdEx), .ldStatus(sOutIdEx), .imm(immOutIdEx), .carryIn(carryOut),
                     . \texttt{exeCmd} \, (\texttt{aluCmdOutIdEx}) \, , \, \, . \texttt{val1} \, (\texttt{reg1OutIdEx}) \, , \, \, . \texttt{valRm} \, (\texttt{reg2OutIdEx}) \, , \, \, . \texttt{pc} \, (\texttt{pcOutIdEx}) \, , \, . \texttt{pc} \, (\texttt{pcOutI
                      .shifterOperand(shiftOperandOutIdEx), .signedImm24(imm24OutIdEx), .dest(destOutIdEx),
                      .wbEnOut(wbEnOutEx), .memRenOut(memReadOutEx), .memWEnOut(memWriteOutEx),
                     .branchTakenOut(branchTaken), .aluRes(aluResOutEx), .exeValRm(reg2OutEx), .branchAddr(branchAddr),
                       .exeDest(destOutEx), .status(status)
);
 RegsExMem regsEx(
                     .clk(clk), .rst(rst),
                      .wbEnIn(wbEnOutEx), .memREnIn(memReadOutEx), .memWEnIn(memWriteOutEx),
                     . \verb| aluResIn (aluResOutEx)|, .. \verb| valRmIn (reg2OutEx)|, .. destIn (destOutEx)|,
                     . \verb|wbEnOut| (\verb|wbEnOutExMem|) |, | | .memREnOut| (memReadOutExMem) |, | | .memWEnOut| (memWriteOutExMem) |, | | .memREnOut| (memReadOutExMem) |, | | .memReadOutExMem|) |, | | .memReadOutExMem| |, | .memR
                     .aluResOut(aluResOutExMem), .valRmOut(reg2OutExMem), .destOut(destOutExMem)
StageMem stMem(
                     .clk(clk), .rst(rst),
                     .wbEnIn(wbEnOutExMem), .memREnIn(memReadOutExMem), .memWEnIn(memWriteOutExMem),
                     .aluResIn(aluResOutExMem), .valRm(reg2OutExMem), .destIn(destOutExMem),
                     .wbEnOut(wbEnOutMem), .memREnOut(memReadOutMem),
                      .aluResOut(aluResOutMem), .memOut(memDataOutMem), .destOut(destOutMem)
);
RegsMemWb regsMem(
                      .clk(clk), .rst(rst),
                     . \verb| aluResIn| (aluResOutMem)|, ... \verb| memDataIn| (memDataOutMem)|, ... \verb| destIn| (destOutMem)|, ... \| destIn| (destOutMem)|, ... \| destIn| (destOutMem)|, ... \| destIn| (destIn| destIn| destIn| (destIn| destIn| des
                      .wbEnOut(wbEnOutMemWb), .memREnOut(memReadOutMemWb),
                     .aluResOut(aluResOutMemWb), .memDataOut(memDataOutMemWb), .destOut(destOutMemWb)
);
 StageWb stWb(
                     .clk(clk), .rst(rst),
                     .wbEnIn(wbEnOutMemWb), .memREn(memReadOutMemWb),
                     .aluRes(aluResOutMemWb), .memData(memDataOutMemWb), .destIn(destOutMemWb),
                     .wbEnOut(wbEn), .wbValue(wbValue), .destOut(wbDest)
```

تست پردازنده


18 دستور اول برنامه محک برای تست درستی پردازنده در Instruction Memory قرار گرفتهاند. دستورات را به ترتیب بررسی میکنیم:




مقدار R0 پس از اجرای این دستور برابر با 20 شده است.




مقدار R1 پس از اجرای این دستور برابر با 4096 شده است.



مقدار R2 پس از اجرای این دستور برابر با 1073741824- شده است.



در این دستور به دلیل عدم وجود Forwarding Unit و عدم پیادهسازی Hazard Unit، مقدار قبلی R2 (2) در محاسبات دخیل میشود و به همین دلیل مقدار 4 در R3 قرار میگیرد.



به دلیل وجود اشتباه در محاسبه قبلی، carry برابر با 1 نبوده و خروجی ALU به جای 41 برابر با 40 شده است.

```
6. □SUB R5, R4, R4, LSL #2 -> R5= -123

//TopLevelTB/tl/stId/rf/rst

//TopLevelTB/tl/stId/rf/rst

--///TopLevelTB/tl/stId/rf/regFile

--///TopLevelTB/tl/stId/rf/regFile

--/// [1]

--/// [2]

--/// [3]

--/// [4]

--/// [5]


--/// [6]

--/// [7]

--/// [8]

--/// [9]
```

در این دستور نیز به دلیل ذکر شده، خروجی به جای 123- برابر با 12- شده است.



در این دستور مقدار R6 برابر با 9 شده است. دلیل این تفاوت این است که در دستور 4 باید مقدار Status در این دستور مقدار carry برابر 0 است، مقدار Register آپدیت میشد و بیت C آن برابر با 1 میشد. اما چون این اتفاق نیفتاده و carry برابر 0 است، مقدار تفاضل یکی کمتر شده و در این بخش مقدار 9 را خواهیم داشت.

8. \square ORR R7, R5, R2 -> R7 = -123

با توجه به نادرست بودن مقدار R5، مقدار R7 نیز صحیح نخواهد بود.

9. DAND R8, R7, R3 \rightarrow R8 = -2147483648

این مقدار نیز به دلیل مشابه متفاوت خواهد بود.

```
10. MVN
              R9,
                                            -> R9 = -11
                                                                         20 4096 -1073... 20 4096 -107
-/> /TopLevelTB/tl/stId/rf/regFile
                                                        20 8 192 - 10 737...
  20
                                                        8192
                                                                          4096
                                                                          -1073741824
                                                        -1073741824
                                                                          -12
                                                                          805306373
         [9]
                                                                                         -10
        [10]
                                                                          10
        [11]
                                                                          11
```

در این دستور به دلیل تفاوت یک واحدی در R6 با مقدار واقعی، R9 نیز به جای 11- برابر با 10- شده است.

11. EOR R10, R4, R5 \rightarrow R10 = -84

این مورد نیز نادرست خواهد بود.

12. CMP R8, R6

با توجه به نادرست اپرندهای این دستور، از توضیح این مورد نیز صرف نظر میشود.

همانطور که مشاهده میشود، پس از این دستور مقدار R1 برابر با 8192 شده است.

14. TST R9, R8

در این بخش R8 و R9 برابر نیستند که نتیجه در دستور بعدی خودش را نشان میدهد.

```
15. ADDEQ R2, R2, R2 -> R2 = -1073741824

15. ADDEQ R2, R2, R2 -> R2 = -1073741824

15. ADDEQ R2, R2, R2 -> R2 = -1073741824

15. ADDEQ R2, R2, R2 -> R2 = -1073741824

15. ADDEQ R2, R2, R2 -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

16. ADDEQ R2, R2, R2 -> R2 = -1073741824

17. ADDEQ R2, R2, R2 -> R2 = -1073741824

17. ADDEQ R2, R2, R2 -> R2 = -1073741824

18. ADDEQ R2, R2, R2 -> R2 = -1073741824

18. ADDEQ R2, R2, R2 -> R2 = -1073741824

18. ADDEQ R2, R2, R2 -> R2 = -1073741824

18. ADDEQ R2, R2, R2 -> R2 = -1073741824

18. ADDEQ R2, R2, R2 -> R2 = -1073741824

18. ADDEQ R2, R2, R2 -> R2 = -1073741824

18. ADDEQ R2, R2, R2 -> R2 = -1073741824

18. ADDEQ R2, R2 -> R2 = -107374
```

در اینجا چون شرط EQ صحیح نمیباشد، هیچ جمعی صورت نمیپذیرد.

```
16. MOV R0, #1024 -> R0 = 1024

//oplevelTB/tl/stid/rf/rst


--//ToplevelTB/tl/stid/rf/regFile

1024 8192 -107...
1024
8192
-1073741824
4
4
4
40
40
-12
-12
-16
-12
-16
-17
```

در اینجا نیز مقدار RO برابر با 1024 شده است.

17. STR R1, [R0], #0	-> MEM[1024] =	8192
/TopLevelTB/tl/stId/rf/dk	St0	
/TopLevelTB/tl/stId/rf/rst	St0	
-/ /TopLevelTB/tl/stId/rf/regFile	1024 8192 -107	(1024 8192 -1073741824 4 40 -12 9 8053063
±-4 [0]	1024	(1024
+ - ♦ [1]	8192	8192
<u> </u>	-1073741824	-1073741824
± - → [3]	4	4
(4) (-2) (5)	40	40
	-12	-12
<u>-</u>	9	9
□- / [7] □- / [8]	805306373	805306373
	14.	4
	-10 -36	-10
+	-36	-36
[12]	12	12
±-4 [13]	13	13
14	14	14
→ /TopLevelTB/tl/stMem/mem/mem20	8192	0 8192
→ TopLevelTB/tl/stMem/mem/memAdr	1024	20
■ /TopLevelTB/tl/stMem/mem/writeData	1024	8192 20
/TopLevelTB/tl/stEx/alu/c	0	
/TopLevelTB/tl/stMem/mem/memWrite	St0	
/TopLeveITB/tl/stMem/mem/memRead	St1	
	0	8192
	1024	20 (1024
// TopLevelTB/tl/stEx/alu/v	0	

در اینجا به دلیل عدم وجود Forwarding Unit و عدم پیادهسازی Hazard Unit، مقدار 8192 در خانه 20-ام مموری نوشته میشود زیرا مقدار 1024 تازه به استیج EXE رسیده است و مقدار 20 است که در استیج MEM حضور دارد.



همانطور که مشاهده میشود، پس از این دستور مقدار R11 برابر با 8192 شده است.

نتیجه سنتز در کوارتس

Flow Summary		
Flow Status	Successful - Fri Apr 07 00:49:30 2023	
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition	
Revision Name	ARM	
Top-level Entity Name	ARM	
Family	Cyclone II	
Device	EP2C35F672C6	
Timing Models	Final	
Total logic elements	0 / 33,216 (0 %)	
Total combinational functions	0 / 33,216 (0 %)	
Dedicated logic registers	0 / 33,216 (0 %)	
Total registers	0	
Total pins	418 / 475 (88 %)	
Total virtual pins	0	
Total memory bits	0 / 483,840 (0 %)	
Embedded Multiplier 9-bit elements	0 / 70 (0 %)	
Total PLLs	0/4(0%)	