

گزارش طراحی و شبیه سازی پروژه الکترونیک ۲ (فاز اول)

نام و نام خانوادگی: محمد مهدی فتوحی شماره دانشجویی: ۴۰۳۱۰۲۳۲۲

۱ مشخصات مورد نیاز پروژه

الزامات طراحی

در این پروژه باید یک تقویت کننده طراحی شود که مشخصات زیر را برآورده کند:

پارامتر	مقدار
ولتاژ ورودی (V_{in})	$1mV$
مقاومت بار (R_{Load})	500Ω
ولتاژهای تغذیه (V_{CC}, V_{EE})	$+10V, -10V$
بهره تفاضلی (A_{vd})	$> 54dB$
نسبت پس زنی حالت مشترک ($CMRR$)	$> 80dB$
تغییرات دامنه ی خروجی پیک تا پیک	$6V$
مقاومت ورودی (R_{in})	$> 50k\Omega$
مقاومت خروجی (R_{out})	$< 5k\Omega$
توان مصرفی حالت سکون (بدون بار)	$< 60mW$

جدول نهایی بررسی مشخصات

در انتهای طراحی، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده
A_{vd}	$> 54dB$	$56/6db$
$CMRR$	$> 80dB$	$112db$
Swing	$6V_{pp}$	$7/2v$
R_{in}	$> 50k\Omega$	∞
R_{out}	$< 5k\Omega$	$54/4\Omega$
P_Q	$< 60mW$	$50/38mW$
Cost	≤ 200	104

۲ معرفی ساختار مدار و طراحی اولیه

خواسته مسئله (بخش ۱)

ساختار کلی تقویت کننده طراحی شده را معرفی کنید. مشخص کنید مدار شما شامل چه بخش هایی است:

- طبقه ورودی
 - طبقه یا طبقات میانی
 - بافر یا خروجی مورد استفاده در فاز اول
 - شبکه بایاس و آینه های جریان
- همچنین توضیح دهید چرا این ساختار را انتخاب کرده اید.


توضیح کلی: در این شبیه سازی از یک مدار دیفرانسیلی برای طبقه ورودی استفاده شده و با استفاده از یک آینه جریان بایاس شده است. در این طبقه دیفرانسیلی از یک با فعال استفاده شده تا گین افزایش یابد همچنین خود مدار دیفرانسیلی هم به صورت کسکود بسته شده است. در ادامه از یک مقاومت استفاده شده است تا گین مدار را تامین کند (یک از دلایل استفاده از با فعال و کسکود و همچنین در ادامه از زوج دارلنگتون این است تا با موازی شدن با مقاومت $120k\Omega$ اثر مقاومت باقی بماند) در اخر نیز از زوج دارلنگتون به عنوان بافر استفاده شده تا اثر لودینگ مقاومت لود را کم کند.

معرفی ساختار انتخابی

در این قسمت نوع ساختار طراحی خود را توضیح دهید. به عنوان مثال:

- آیا طبقه ورودی شما BJT است یا MOSFET؟ طبقه ورودی برای داشتن مقاومت ورودی بزرگ MOSFET بسته شده است.
- آیا از بار فعال استفاده کرده اید؟ بله استفاده شده.
- آیا تقویت کننده دو طبقه یا چند طبقه است؟ از دو طبقه گین و طبقه بافر تشکیل شده
- از چه روشی برای بایاس کردن طبقات استفاده کرده اید؟ از یک آینه جریان کسکود شده استفاده شده.

شماتیک کامل مدار



۳ تحلیل DC و طراحی بایاس

خواسته مسئله (بخش ۲)

برای مدار خود تحلیل DC انجام دهید. نقطه کار طبقات مختلف، ولتاژ گره‌ها و جریان شاخه‌های اصلی را بدست آورید و با تحلیل تئوری مقایسه کنید.

محاسبات تئوری بایاس

در این بخش محاسبات دستی مربوط به تعیین جریان‌های بایاس، ولتاژ گره‌های اصلی، و ناحیه عملکرد ترانزیستورها را وارد کنید.

Subject: _____
Date _____

$$I_{C1} = I_{C2} = \frac{0 - 0.7 - 0.7 - (-1.0)}{8.6} = 1 \text{ mA}$$

$$\rightarrow I_{C3} = I_{C4} = I_{C5} = I_{C6} = I_{C1} = 1 \text{ mA}$$

$$I_{D5} = I_{D7} = \frac{I_{C1}}{2} = 0.5 \text{ mA}$$

$$\rightarrow I_{D1} = I_{D2} = I_{D3} = I_{D4} = I_{D6} = I_{D8} = I_{D5} = 0.5 \text{ mA}$$

$$I_{C8} = I_{C5} = 1 \text{ mA}$$

$$\rightarrow I_{C7} = \frac{I_{C8}}{\beta} = \frac{1 \text{ mA}}{200} = 5 \mu \text{ A}$$

$$I_{D5} = \frac{1}{2} K_p \frac{W}{L} (V_{GS5} - 0.6)^2$$

$$V_{GS5} - 0.6 = \sqrt{\frac{2 \times 0.5 \text{ mA}}{250 \mu \text{ A} \times 100}} = 0.2 \Rightarrow V_{GS5} = 0.8 \text{ V}$$

$$\rightarrow V_{G5} = -0.7 \rightarrow V_{S5} = -1.5 \text{ V}$$

$$\rightarrow V_{G7} = V_{G5} = -0.7 \rightarrow V_{S7} = V_{S5} = -1.5 \text{ V}$$

$$V_{GS6} = V_{GS5} = 0.8 \text{ V} \rightarrow V_{G6} = V_{G8} = 0$$

$$\rightarrow V_{S6} = V_{S8} = -0.8 \text{ V} \rightarrow V_{D5} = V_{S6} = -0.8 \text{ V}$$

$$\rightarrow V_{D55} = V_{D57} = 0.7 \text{ V}$$

P4PCO

Subject: _____
Date: _____

$$V_{GS_2} = V_{GS_1} = \sqrt{\frac{2 \times 0.5 \text{ m}}{80 \mu \times 50}} \times 0.6 = 1.1 \text{ V}$$

$$\rightarrow V_{G_2} = 1.1 - 1.1 = 8.9 \text{ V} \rightarrow V_{D_4} = 8.9 \text{ V}$$

$$\rightarrow V_{G_4} = 8.9 - 1.1 = 7.8 \text{ V} \rightarrow V_{D_8} = 7.8 \text{ V}$$

$$\rightarrow V_{DS_2} = -1.1 \text{ V}, \quad V_{DS_4} = -1.1 \text{ V}, \quad V_{DS_8} = 8.6 \text{ V}$$

$$\rightarrow V_{DS_1} = -1.1 \text{ V}$$

باتوجه اینکه از خروجی دارالتران استناد می‌دهیم ($B' = 200 \times 200$) پس میان بیس و Q_7 بسیار

کمتر است و از افت ولتاژ در بیس مقاومت 120 k بی‌تأثیر می‌توانیم در نظر بگیریم.

$$V_{D_3} = V_{D_6} = V_o \approx V_b = \frac{43}{100} \times 10 = 4.3 \text{ V}$$

$$\rightarrow V_{DS_3} = -4.6 \text{ V}, \quad V_{DS_6} = 5.1 \text{ V}$$

$$V_{B_7} = 4.3 \text{ V} \rightarrow V_{E_7} = V_{B_8} = 4.3 \text{ V} - 0.65 \text{ V} = 3.65 \text{ V}$$

$$\rightarrow V_{E_8} = 3.65 - 0.65 = 3 \text{ V} \Rightarrow \boxed{V_{out} = 3 \text{ V}}$$

$$\rightarrow V_{CE_7} = 6.35 \text{ V}, \quad V_{CE_8} = 7 \text{ V}$$

P4PCO

نتایج شبیه سازی DC Point Operating

در این قسمت خروجی شبیه سازی نقطه کار DC را قرار دهید.

C:\study\term 4\Electronic 2\Project\Electronics II Project Report Template\Electronics II Project Report Template\D... X

```

--- Operating Point ---

V(n011):      -9.34497      voltage
V(n009):      -1.4947      voltage
V(n012):      -9.34278      voltage
V(n007):      -0.7         voltage
V(n013):      -9.34168      voltage
V(n004):      3.86136       voltage
V(n002):      8.88319       voltage
V(n006):      -0.776527     voltage
V(vb):        4.32174       voltage
V(n010):      -8.68968      voltage
V(vee):       -10          voltage
V(vcc):       10           voltage
V(n008):      -0.7         voltage
V(vout):      3.15465       voltage
V(vo):        4.42815       voltage
V(n001):      8.91734       voltage
V(n005):      -0.765759     voltage
V(n003):      7.83468       voltage
Ic(Q2):       0.0009866     device_current
Ib(Q2):       4.94517e-06   device_current
Ie(Q2):       -0.000991546  device_current
Is(Q2):       0            device_current
I(V1):        0            device_current
Id(M1):       -0.000491939   device_current
Ig(M1):       -0           device_current
Is(M1):       0.000491939    device_current
Ib(M1):       1.12681e-12    device_current
Id(M7):       0.000491143    device_current
Ig(M7):       0            device_current
Is(M7):       -0.000491143   device_current
Ib(M7):       -7.38945e-13   device_current
I(R4):        -8.86798e-07    device_current
I(R2):        9.96187e-05     device_current
I(R1):        0.00101043     device_current
Ic(Q4):       0.000986622    device_current
Ib(Q4):       4.94517e-06    device_current
Ie(Q4):       -0.000991567   device_current
Is(Q4):       0            device_current
I(Vee):       0.00297469     device_current
Ic(Q6):       0.000986633    device_current
Ib(Q6):       4.94517e-06    device_current
Ie(Q6):       -0.000991578   device_current
Is(Q6):       0            device_current
Id(M2):       -0.000491143   device_current
Ig(M2):       -0           device_current
Is(M2):       0.000491143    device_current

```

C:\study\term 4\Electronic 2\Project\Electronics II Project Report Template\Electronics II Project Report Template\D... X

Id (M1) :	-0.000491939	device_current
Ig (M1) :	-0	device_current
Is (M1) :	0.000491939	device_current
Ib (M1) :	1.12681e-12	device_current
Id (M7) :	0.000491143	device_current
Ig (M7) :	0	device_current
Is (M7) :	-0.000491143	device_current
Ib (M7) :	-7.38945e-13	device_current
I (R4) :	-8.86798e-07	device_current
I (R2) :	9.96187e-05	device_current
I (R1) :	0.00101043	device_current
Ic (Q4) :	0.000986622	device_current
Ib (Q4) :	4.94517e-06	device_current
Ie (Q4) :	-0.000991567	device_current
Is (Q4) :	0	device_current
I (Vee) :	0.00297469	device_current
Ic (Q6) :	0.000986633	device_current
Ib (Q6) :	4.94517e-06	device_current
Ie (Q6) :	-0.000991578	device_current
Is (Q6) :	0	device_current
Id (M2) :	-0.000491143	device_current
Ig (M2) :	-0	device_current
Is (M2) :	0.000491143	device_current
Ib (M2) :	1.09266e-12	device_current
Id (M3) :	-0.000491939	device_current
Ig (M3) :	-0	device_current
Is (M3) :	0.000491938	device_current
Ib (M3) :	4.46504e-12	device_current
Ic (Q1) :	0.000996441	device_current
Ib (Q1) :	4.99462e-06	device_current
Ie (Q1) :	-0.00100144	device_current
Is (Q1) :	0	device_current
I (Vcc) :	-0.00837408	device_current
Ic (Q5) :	0.000982232	device_current
Ib (Q5) :	4.4007e-06	device_current
Ie (Q5) :	-0.000986633	device_current
Is (Q5) :	0	device_current
Ic (Q7) :	3.46058e-05	device_current
Ib (Q7) :	1.63905e-07	device_current
Ie (Q7) :	-3.47697e-05	device_current
Is (Q7) :	0	device_current
Id (M5) :	0.000490888	device_current
Ig (M5) :	0	device_current
Is (M5) :	-0.000490888	device_current
Ib (M5) :	-7.28177e-13	device_current
Id (M6) :	0.000490888	device_current
Ig (M6) :	0	device_current
Is (M6) :	-0.000490888	device_current

C:\study\term 4\Electronic 2\Project\Electronics II Project Report Template\Electronics II Project Report Template\D... X

```

Ig (M2) :      -0      device_current
Is (M2) :      0.000491143 device_current
Ib (M2) :      1.09266e-12 device_current
Id (M3) :      -0.000491939 device_current
Ig (M3) :      -0      device_current
Is (M3) :      0.000491938 device_current
Ib (M3) :      4.46504e-12 device_current
Ic (Q1) :      0.000996441 device_current
Ib (Q1) :      4.99462e-06 device_current
Ie (Q1) :      -0.00100144 device_current
Is (Q1) :      0      device_current
I (Vcc) :      -0.00837408 device_current
Ic (Q5) :      0.000982232 device_current
Ib (Q5) :      4.4007e-06 device_current
Ie (Q5) :      -0.000986633 device_current
Is (Q5) :      0      device_current
Ic (Q7) :      3.46058e-05 device_current
Ib (Q7) :      1.63905e-07 device_current
Ie (Q7) :      -3.47697e-05 device_current
Is (Q7) :      0      device_current
Id (M5) :      0.000490888 device_current
Ig (M5) :      0      device_current
Is (M5) :      -0.000490888 device_current
Ib (M5) :      -7.28177e-13 device_current
Id (M6) :      0.000490888 device_current
Ig (M6) :      0      device_current
Is (M6) :      -0.000490888 device_current
Ib (M6) :      -5.21468e-12 device_current
Id (M4) :      -0.000491143 device_current
Ig (M4) :      -0      device_current
Is (M4) :      0.000491143 device_current
Ib (M4) :      1.09266e-12 device_current
Ic (Q8) :      0.00725677 device_current
Ib (Q8) :      3.47697e-05 device_current
Ie (Q8) :      -0.00729154 device_current
Is (Q8) :      0      device_current
I (RL) :      0.00630931 device_current
Ic (Q3) :      0.000982031 device_current
Ib (Q3) :      4.59107e-06 device_current
Ie (Q3) :      -0.000986622 device_current
Is (Q3) :      0      device_current
I (V3) :      0      device_current
Id (M8) :      0.000491143 device_current
Ig (M8) :      0      device_current
Is (M8) :      -0.000491143 device_current
Ib (M8) :      -8.61044e-12 device_current
I (R3) :      0.000100505 device_current

```


۴ تحلیل بهره تفاضلی

خواسته مسئله (بخش ۳)

بهره تفاضلی مدار را بدست آورید. برای این منظور ورودی تفاضلی مناسب اعمال کرده و مقدار A_{vd} را محاسبه کنید. نتیجه باید با شرط $A_{vd} > 54dB$ مقایسه شود.

محاسبات تئوری بهره تفاضلی

در این قسمت روابط تقریبی بهره تفاضلی را بدست آورید.

Subject:
Date:

$$\rightarrow \text{MOS: } r_{oM} = \frac{1}{0.05 \times 0.5 \text{ m}} = 40 \text{ k}\Omega$$

$$\rightarrow \text{BJT: } r_{oP} = \frac{100}{1 \text{ m}} = 100 \text{ k}\Omega$$

$$R_B = \beta r_{oP} = 20 \text{ M}\Omega$$

$$\therefore B' = 200 \times 200 = 40000 \quad (\text{for } Q_1, R_1, R_2, R_3, R_D)$$

$$R_1 = r_{oD} + B' \left(\frac{500}{R_B \parallel 500} \right) = 20 \text{ M}\Omega$$

$$R_2 = r_{oM} (1 + g_m r_{oM}) = 40 \text{ k} \times 80 = 3.2 \text{ M}\Omega = R_3$$

$$g_{m5} = \frac{2 \times I_{D5}}{V_{GS5} - V_{TH}} = \frac{1 \text{ m}}{0.2} = 5 \text{ mS}$$


$$\Rightarrow A_{vD} = g_{m5} (R_1 \parallel R_2 \parallel R_3 \parallel 144.5 \text{ k}) \times \frac{\beta' \times 0.5}{r_{oD} \times \beta' \times 0.5} \approx 700$$

P4PCO

شبیه سازی بهره تفاضلی

در این بخش توضیح دهید که چگونه ورودی تفاضلی را در شبیه سازی اعمال کرده اید. سپس نمودار یا نتایج AC را قرار دهید.

برای اعمال ورودی تفاضلی از دو منبع سینوسی با دامنه 0.5mV و اختلاف فاز 180° در جه استفاده شده است. (برای شبیه سازی AC نیز به همین صورت)



نتیجه نهایی:

- بهره تفاضلی خطی: 68.2
- بهره تفاضلی بر حسب دسی بل: $56/6\text{db}$

۵ تحلیل بهره حالت مشترک و CMRR

خواسته مسئله (بخش ۴)

بهره حالت مشترک مدار را بدست آورید و سپس نسبت پس زنی حالت مشترک را از رابطه


$$CMRR = \frac{A_{vd}}{A_{vc}}$$

محاسبه کنید. نتیجه باید با شرط $CMRR > 80\text{ dB}$ مقایسه شود.

محاسبات تئوری CMRR

در این بخش روش محاسبه بهره حالت مشترک و سپس محاسبه $CMRR$ را به صورت تحلیلی بنویسید.

Subject: _____
Date: _____



با استفاده از معادله کلاسی بدست آورده می شود:


$$|A_{vc}| = \frac{R_2 \parallel R_3 \parallel R_1 \parallel 144.5k}{\frac{1}{g_m} + 2R_B} = 3.5m$$

$$\rightarrow CMRR = \frac{A_{vd}}{A_{vc}} = 200k$$

$$\rightarrow 20 \log(200000) = 106\text{ dB}$$

نتایج شبیه سازی حالت مشترک

در این قسمت توضیح دهید چگونه ورودی حالت مشترک اعمال شده است و نتیجه شبیه سازی را قرار دهید.
برای اعمال ورودی حالت مشترک از دو منبع یکسان 1mV استفاده شده است.



نتایج نهایی:

- بهره حالت مشترک A_{vc} : $1/673\text{mV}$
- $CMRR$ خطی: 407650
- $CMRR$ بر حسب دسی بل: 112db

خواسته مسئله (بخش ۵)


مقاومت ورودی مدار را بدست آورید و با شرط $R_{in} > 50 k\Omega$ مقایسه کنید. روش اندازه گیری در شبیه سازی را به طور کامل توضیح دهید.

محاسبات تئوری مقاومت ورودی

در این بخش مدل معادل ورودی مدار را رسم کرده و مقاومت ورودی را به صورت تحلیلی محاسبه کنید. از آنجایی که در طبقه اول از ماسفت استفاده شده است و ورودی را از گیت آن دریافت می کنیم پس می توان گفت مقاومت ورودی بی نهایت است.

نتایج شبیه سازی مقاومت ورودی

در این قسمت روش شبیه سازی برای اندازه گیری R_{in} را توضیح دهید. مثلاً از نسبت ولتاژ به جریان ورودی استفاده کنید. همانطور که در تصویر مشاهده می شود جریان ورودی در حالت A صفر است پس مقاومت ورودی بی نهایت می شود.



مقدار نهایی:

$$\infty : R_{in}$$

- با اضافه کردن مقاومت R_e در امیتر ترانزیستورهای طبقه ورودی مقاومت ورودی چه تغییری میکند و این موضوع روی بهره‌ی تفاضلی و بهره‌ی مشترک چه تاثیری می‌گذارد
- بر روی مقاومت ورودی تاثیری ندارد ولی افزایش مقاومت در سورس باعث کاهش گین حالت مشترک شده و $CMR_{\frac{R}{R}}$ افزایش می‌یابد و می‌توان نویزهای مشترک را بهتر حذف کرد.

خواسته مسئله (بخش ۶)

مقاومت خروجی مدار را بدست آورید و با شرط $R_{out} < 5k\Omega$ مقایسه کنید. روش شبیه سازی و استخراج مقدار را توضیح دهید.

محاسبات تئوری مقاومت خروجی

در این قسمت مقاومت خروجی را محاسبه کنید.

Sa Date:
 Su Subject:
 Mo
 Tu
 We
 Th
 Fr

$R_1 \approx 140 k\Omega$

$I_{C7} = 5 \mu A \rightarrow r_{e7} = \frac{V_T}{I_{C7}} = 5 k\Omega$


$I_{C8} = 1 mA \rightarrow r_{e8} = \frac{25 mV}{1 mA} = 25 \Omega$

$\Rightarrow R_{out} = \frac{140 k\Omega}{200 \times 200} + \frac{5 k\Omega}{200} + 25 = \boxed{53.5 \Omega}$

نتایج شبیه سازی مقاومت خروجی

در این بخش روش شبیه سازی برای اندازه گیری R_{out} را توضیح دهید. مثلاً با صفر کردن ورودی و اعمال منبع تست در خروجی.

همانطور که گفته شد با صفر کردن منابع ورودی و اعمال یک منبع جریان تست بدون در نظر گرفتن مقاومت لود اندازه گیری شده است.



مقدار نهایی:

● $R_{out} : 54/4\Omega$

خواسته مسئله (بخش ۷)

با اعمال ورودی مناسب، بررسی کنید آیا مدار می تواند تغییرات $6V_{pp}$ را روی بار 500Ω بدون اعوجاج شدید یا کلیپینگ تأمین کند یا خیر.

پیش بینی تئوری نوسان خروجی

در این قسمت با توجه به بایاس طبقات و محدودیت های اشباع/ناحیه فعال ترانزیستورها، حداکثر نوسان خروجی قابل دستیابی را پیش بینی کنید.

: Swing

$$\therefore V_{out} \approx 1.5$$

$$\Rightarrow V_{\min} = -9,25 + 0,2 = -9,15 \text{ V}$$

$$\Rightarrow V_{\max} = 9,8 - \underbrace{0,65}_{V_{BE_{on}}} = 9,25 \text{ V}$$

برای V_0 (چون گسیطه آخر است) :

$$\Rightarrow V_{\min} = -0,8 + V_{0,6} = -0,8 + 0,2 = -0,6 \text{ V}$$

$$\max = 9 \checkmark$$

بہارِ اہل :


$$V_{out} = 3V$$

$$\min = -\sigma/\beta v$$

$$\Rightarrow \text{Swing}_{p-p} = 7.2 \text{ v}$$

نتایج شبیه سازی Transient

در این قسمت ورودی و خروجی را در شبیه سازی گذرا نمایش دهید.



نتیجه گیری:

- تغییرات خروجی پیک تا پیک: V/V
- آیا در ولتاژ خروجی مناسب که شرط دامنه تغییرات خروجی را برآورده میکند، خروجی دچار کلیپینگ شده است؟ خیر دچار کلیپینگ نشده است.

خواسته مسئله (بخش ۸)

توان مصرفی حالت سکون مدار را بدون اتصال R_{Load} محاسبه کنید و با شرط $P < 60mW$ مقایسه نمایید.

محاسبات تئوری توان

در این بخش روابط محاسبه توان مصرفی از منابع تغذیه را بنویسید:

$$P_Q = |V_{CC}I_{CC}| + |V_{EE}I_{EE}|$$

$$I_{EE} = 3 \times 1mA = 3mA \Rightarrow |P_{EE}| = 3mA \times 1V = 3mW$$

$$I_{CC} = 2 \times 0.5mA + 1mA = 2mA \Rightarrow |P_{CC}| = 2mW$$

$$\Rightarrow |P_{total} = 2mW + 3mW = 5mW|$$

نتایج شبیه سازی توان مصرفی

در این بخش جریان کشیده شده از هر منبع تغذیه را از شبیه سازی استخراج کنید و توان را بدست آورید.

پارامتر	مقدار
I_{CC}	$2.064mA$
I_{EE}	$2.974mA$
P_Q	$5.38mW$

خواسته مسئله (بخش ۹)

هزینه نهایی مدار خود را با توجه به تعداد قطعات محاسبه کنید و مشخص کنید آیا بودجه ۲۰۰ واحد رعایت شده است یا خیر.

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۸	۳	۲۴
BJT	۸	۵	۴۰
مقاومت	۴	۱۰	۴۰
خازن	۰	۴۰	۰
هزینه کل			۱۰۴

آیا بودجه رعایت شده است؟ بله رعایت شده

در صورت استفاده از اسکریپت پایتون، خروجی آن را نیز در اینجا قرار دهید.

```

File Edit Selection View Go Run Terminal Help
Cost.ipynb X
C> study > term 4 > Electronic 2 > Project > Electronics II Project Report Template > Electronics II Project Report Template > Cost.ipynb > import os
Generate Code Markdown Run All Restart Clear All Outputs Jupyter Variables Outline Python 3.14.2

elif sym_type == 'res':
    return 10.0
elif sym_type == 'cap':
    return 40.0
else:
    return 0.0

# --- Execution Block ---
TARGET_FOLDER = "."
search_pattern = os.path.join(TARGET_FOLDER, '*.asc')
asc_files = glob.glob(search_pattern)

for file in asc_files:
    filename = os.path.basename(file)
    try:
        # Read content handling encoding, but keeping it entirely in memory
        content = read_asc_content(file)
        components = parse_asc_content(content)

        # Calculate total cost
        total_cost = sum(get_cost(comp.get('Symbol_Type', '')) for comp in components)-10

        # Print only the filename and the cost
        print(f'{filename}: {total_cost}')

    except Exception as e:
        # Falls silently for non-parseable files to stick to the "only print cost" rule
        pass

[1] ✓ 0.0s
Draft24.asc: 104.0
Python

```

خواسته مسئله (بخش ۱۰)

در یک جمع بندی کوتاه توضیح دهید:

- مهم ترین چالش طراحی شما چه بود؟
- کدام مشخصه سخت تر به دست آمد؟
- اگر مدار شما همه مشخصات را برآورده نکرده، دلیل آن چیست؟
- اگر هزینه ی بیشتری داشتید چه بهبودی در طراحی اعمال می کردید؟

نتیجه گیری نهایی

در این طراحی مهم ترین چالش ها دریافت سوینگ کامل و همچنین مصرف کردن توان کافی بود که با تنظیم ولتاژ DC خروجی مشکل سوینگ برطرف شد و برای توان مصرفی نیز با کاهش جریان ورودی این مشکل هم برطرف شد .
در صورتی که با مشکل هزینه مواجه می شدم به احتمال زیاد این مشکل در اثر استفاده از خازن کوپلاژ و یا مقاومت بود که در همین طراحی سعی شد با استفاده از بار فعال و همچنین DC Coupled کردن مدار به این مشکل ها برخورد کنم .