

گزارش طراحی و ارزیابی پروژه الکترونیک ۲ (فاز دوم)

نام و نام خانوادگی: محمد مهدی فتوحی شماره دانشجویی: ۴۰۳۱۰۲۳۲۲

۱ مشخصات مورد نیاز پروژه

الزامات اصلی فاز دوم

در این فاز باید مدار کامل شده‌ی تقویت‌کننده به گونه‌ای طراحی و ارزیابی شود که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و فیدبک منفی سراسری باشد. مدار نهایی باید مشخصات زیر را برآورده کند:

مقدار	پارامتر
50Ω	مقاومت بار خروجی (R_L)
$18 \leq A_{v, \text{closed}} \leq 22$	بهره حلقه بسته در ۱ kHz
$10k\Omega$ تا $200k\Omega$	بازه مجاز مقاومت‌های R_g و R_f
$16V_{pp}$	سوییچ خروجی اصلی بدون clipping
$> 60\%$	راندمان طبقه خروجی در سوییچ $16V_{pp}$
$< 0.08\%$	THD در حالت عادی
$< 1\%$	THD در حضور منبع نویزی
$\leq 190mW$	توان مصرفی کل برای ورودی $50mV$ در ۱ kHz
$> 1M\Omega$	مقاومت ورودی تفاضلی ($R_{in, \text{diff}}$)
$< 50\Omega$	مقاومت خروجی (R_{out}) بدون R_L
$10mV$	ریپل دندانه‌اره‌ای منبع تغذیه در آزمون $PSRR$
≤ 200	هزینه مجاز مدار

جدول نهایی بررسی مشخصات

در انتهای گزارش، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده
$ A_{v,closed} $	۱۸ تا ۲۲	۱۹/۹۶
$V_{out,pp}$	$16V_{pp}$	۱۷
η_{out}	$> 60\%$	۶۵/۵۶
P_{total}	$\leq 190mW$	$141mV$
THD عادی	$< 0.08\%$	۰/۰۱۴
THD با منبع نویزی	$< 1\%$	۰/۰۲
$PSRR$	—	۷۰
$R_{in,diff}$	$> 1M\Omega$	∞
R_{out}	$< 50\Omega$	$11m\Omega$
Cost	≤ 200	۱۰۴

۲ معرفی مدار نهایی و ساختار کلی

خواسته مسئله (بخش ۱)

مدار نهایی پروژه را معرفی کنید. تأکید کنید که فقط یک مدار نهایی کامل تحویل داده شده است و این مدار شامل بخش‌های زیر است:

- ورودی تفاضلی
- طبقات تقویت ولتاژ
- مدارهای بایاس
- طبقه خروجی توان
- بار خروجی $R_L = 50\Omega$
- شبکه فیدبک منفی سراسری


همچنین توضیح دهید ترتیب تکمیل مدار چگونه بوده است؛ یعنی ابتدا افزودن طبقه خروجی و سپس اعمال فیدبک.

معرفی ساختار نهایی انتخابی

در این بخش ساختار کلی مدار خود را توضیح دهید. به عنوان مثال:

- ساختار طبقه خروجی شما چیست؟
طبقه خروجی مورد استفاده از نوع Push-Pull و در کلاس AB هست که از ترانزیستورهای قدرت Q9 , Q12 استفاده شده است همچنین دیودهای D1 , D2 برای در آستانه روشن قرار دادن بیس ترانزیستورها قرار گرفته اند .
- فیدبک از کدام گره گرفته شده و به کدام ورودی برگشته است؟
فیدبک از نوع ولتاژ-ولتاژ هست و از گره خروجی V_{out} گرفته شده است و به گیت ترانزیستور M5 در ورودی تفاضلی آورده شده است .
- چه تغییراتی نسبت به مدار فاز اول ایجاد شده است؟ (اگر از مدار فاز قبلی به کل استفاده نشده دلیل استفاده نشدن و مشکلات آن را خلاصه توضیح دهید.)
طبقه فیدبک و طبقه توان خروجی اضافه شده هست همچنین برای متقارن شدن مدار از مقاومت $R7 = 9.5k$ استفاده شده است . همچنین در آرایش آینه جریان از کسکود به دلیل نیاز نداشتن CMRR زیاد صرف نظر شده است .

شماتیک کامل مدار نهایی



خواسته مسئله (بخش ۲)

برای مدار نهایی تحلیل DC انجام دهید. نقطه کار طبقات اصلی، جریان‌های بایاس، ولتاژ گره‌های مهم و وضعیت بایاس طبقه خروجی را بررسی کنید. اگر از V_{BE} multiplier یا مدار مشابه استفاده کرده‌اید، مقدار بایاس آن را نیز گزارش کنید.

محاسبات تئوری بایاس مدار نهایی

در این قسمت محاسبات دستی مربوط به:

- جریان‌های اصلی مدار
- ولتاژ گره‌های مهم
- بایاس طبقه خروجی

را قرار دهید.

محاسبه تئوری بایاس:

$$I_{C1} = \frac{1 - 0.7}{6} = 1.55 \text{ mA}$$

$$\xrightarrow{\text{اینترپول}} I_{C3} \approx I_{C5} = I_{C6} = I_{C12} \approx 1.55 \text{ mA}$$

$$I_{D5} = I_{D6} = I_{D7} = I_{D8} = \frac{1.55}{2} = 0.775 \text{ mA} = 775 \text{ }\mu\text{A}$$

با توجه به حلقه فیدبک منفی بایاس، طره باز بسیار زیاد نمی شود و ولت خروجی نزدیک به صفر قرار می گیرد. در نظر گرفتن فرکانس ورودی در مدار

$$\rightarrow V_{out} \approx 0$$

$$\rightarrow V_{CE9} = 10 \text{ V} \quad , \quad V_{EC12} = -10 \text{ V}$$

$$\rightarrow V_{C10} = 0 - 0.7 = -0.7 \text{ V} \Rightarrow V_{CE10} = 9.3 \text{ V}$$

$$V_{C5} = -0.7 + 2 \times 0.7 = 0.7 \text{ V} \Rightarrow V_{CE5} = 10.7 \text{ V}$$

$$\rightarrow V_{E2} = 0.7 \text{ V} \quad , \quad V_{E7} = 1.4 \text{ V} \Rightarrow V_{CE2} = 9.3 \text{ V} \quad , \quad V_{CE7} = 8.6 \text{ V}$$

$$I_{D5} = 0.775 \text{ mA} \rightarrow V_{GS5} \approx 0.8 \text{ V} \rightarrow V_{C3} = -5.8 \text{ V}$$

$$V_{CE3} = 4.2 \text{ V} \quad , \quad V_{CE1} = 0.7 \text{ V}$$

$$\rightarrow V_{D5} = 0 - 0.8 = -0.8 \text{ V} \rightarrow V_{DS5} = V_{DS7} = 6.6 \text{ V} > 0.8 - 0.6$$

نتایج شبیه سازی Point Operating DC

در این قسمت خروجی شبیه سازی نقطه کار DC را قرار دهید و مقادیر مهم را استخراج کنید.

```

C:\study\term 4\Electronic 2\Project\Electronics II Project Phase2\Elec2_Project_Phase2_Release\Ph2_403102322.net X
--- Operating Point ---
V(vee) :      -10          voltage
V(vcc) :       10          voltage
V(vin) :       -5          voltage
V(vo) :       1.90983      voltage
V(n001) :      8.79051     voltage
V(n009) :     -4.99955     voltage
V(n006) :     -0.810715   voltage
V(n003) :      7.58102     voltage
V(n014) :     -0.65929     voltage
V(n013) :     -9.33356     voltage
V(n010) :     -5.82449     voltage
V(n005) :      0.680002    voltage
V(n004) :      1.36482     voltage
V(n002) :      8.72393     voltage
V(n007) :     -0.835779   voltage
V(n008) :      -5          voltage
V(vout) :     0.00909438   voltage
V(n011) :     0.0103562    voltage
V(n012) :     0.000454719  voltage
I(Vcc) :     -0.00688401   device_current
I(V1) :       0            device_current
Ic(Q7) :     1.53072e-05   device_current
Ib(Q7) :     7.08025e-08   device_current
Ie(Q7) :     -1.5378e-05   device_current
Is(Q7) :      0            device_current
Id(M5) :     0.000790291   device_current
Ig(M5) :      0            device_current
Ic(M5) :     0.000790291   device_current
Ig(M5) :      0            device_current
Ic(M5) :     0.000790291   device_current
Ib(M5) :     -4.99871e-12  device_current
Id(M6) :     0.000790291   device_current
Ig(M6) :      0            device_current
Is(M6) :     -0.000790291  device_current
Ib(M6) :     -2.75561e-12  device_current
Id(M4) :     -0.000787888  device_current
Ig(M4) :      0            device_current
Is(M4) :     0.000787888   device_current
Ib(M4) :     1.21949e-12   device_current
Ic(Q9) :     0.00197457    device_current
Ib(Q9) :     9.07191e-06   device_current
Ie(Q9) :     -0.00198364   device_current
Is(Q9) :      0            device_current
I(R1) :     0.00155559     device_current
Ic(Q3) :     0.00157818    device_current
Ib(Q3) :     7.65244e-06   device_current
Ie(Q3) :     -0.00158583   device_current
Is(Q3) :      0            device_current
Id(M8) :     0.000787888   device_current
Ig(M8) :      0            device_current
Is(M8) :     -0.000787888  device_current
Ib(M8) :     -8.40173e-12  device_current
I(D2) :     0.00164547     device_current
I(R6) :     4.54719e-08     device_current
I(V2) :      0            device_current
Ic(Q2) :     0.00331588    device_current
Ib(Q2) :     1.5378e-05     device_current
Ie(Q2) :     0.00331588    device_current

```

C:\study\term 4\Electronic 2\Project\Electronics II Project Phase2\Elec2_Project_Phase2_Release\Ph2_403102322.net		
Ic(Q2) :	0.00331588	device_current
Ib(Q2) :	1.5378e-05	device_current
Ie(Q2) :	-0.00333126	device_current
Is(Q2) :	0	device_current
Ic(Q1) :	0.00152499	device_current
Ib(Q1) :	7.65401e-06	device_current
Ie(Q1) :	-0.00153264	device_current
Is(Q1) :	0	device_current
Ic(Q5) :	0.00167672	device_current
Ib(Q5) :	7.64954e-06	device_current
Ie(Q5) :	-0.00168437	device_current
Is(Q5) :	0	device_current
Id(M1) :	-0.000790361	device_current
Ig(M1) :	-0	device_current
Is(M1) :	0.000790361	device_current
Ib(M1) :	1.28607e-12	device_current
Id(M7) :	0.000787888	device_current
Ig(M7) :	0	device_current
Is(M7) :	-0.000787888	device_current
Ib(M7) :	-5.02378e-12	device_current
I(RL) :	0.000181888	device_current
Ic(Q10) :	0.00165643	device_current
Ib(Q10) :	7.65013e-06	device_current
Ie(Q10) :	-0.00166409	device_current
Is(Q10) :	0	device_current
Ic(Q12) :	-0.00179074	device_current
Ib(Q12) :	-1.09631e-05	device_current
Ie(Q12) :	0.00180171	device_current
Is(Q12) :	0	device_current
I(R5) :	4.54719e-08	device_current
Ig(M1) :	-0	device_current
Is(M1) :	0.000790361	device_current
Ib(M1) :	1.28607e-12	device_current
Id(M7) :	0.000787888	device_current
Ig(M7) :	0	device_current
Is(M7) :	-0.000787888	device_current
Ib(M7) :	-5.02378e-12	device_current
I(RL) :	0.000181888	device_current
Ic(Q10) :	0.00165643	device_current
Ib(Q10) :	7.65013e-06	device_current
Ie(Q10) :	-0.00166409	device_current
Is(Q10) :	0	device_current
Ic(Q12) :	-0.00179074	device_current
Ib(Q12) :	-1.09631e-05	device_current
Ie(Q12) :	0.00180171	device_current
Is(Q12) :	0	device_current
I(R5) :	4.54719e-08	device_current
I(Vee) :	0.00825767	device_current
Id(M2) :	-0.000787888	device_current
Ig(M2) :	-0	device_current
Is(M2) :	0.000787888	device_current
Ib(M2) :	1.21949e-12	device_current
Id(M3) :	-0.000790361	device_current
Ig(M3) :	-0	device_current
Is(M3) :	0.000790361	device_current
Ib(M3) :	6.8241e-12	device_current
I(D1) :	0.00164547	device_current
I(R7) :	0	device_current

نتایج مهم:

- ولتاژ DC خروجی در حالت ورودی صفر: 9.1 mV
- جریان بایاس طبقه خروجی: $I(C12) = 1.8 \text{ mA}$, $I(C9) = 1.98 \text{ mA}$, $I(RL) = 0.18 \text{ mA}$

- توضیح کوتاه درباره‌ی وضعیت بایاس و پایداری آن:

جریان این مدار توسط یک آینه جریان با استفاده از یک مقاومت ساخته شده است که جریان مرجع 1.55 mA را تامین می‌کند. همچنین به دلیل وجود فیدب منفی خوب مدار پایداری خوبی نیز دارد.

خواسته مسئله (بخش ۳)

طبقه خروجی توان را معرفی و تحلیل کنید. باید نشان دهید که این طبقه به صورت یکپارچه به مدار اصلی متصل شده و برای راه اندازی بار 50Ω طراحی شده است. در این بخش نحوه اتصال، نوع ترانزیستورها، بایاس گذاری و دلایل انتخاب ساختار را توضیح دهید.

تحلیل و محاسبات تئوری طبقه خروجی

در این قسمت موارد زیر را بررسی کنید:

- نوع ساختار خروجی و دلیل انتخاب آن
- محاسبه تقریبی جریان مورد نیاز بار
- راندمان طبقه خروجی در حالت ایده آل

محاسبه تئوری طبقه خروجی:

$$A_v = 2.0 \rightarrow V_{in, peak} = 400 \text{ mV}$$

$$\rightarrow V_{L, peak} = 2.0 \times 400 \text{ mV} = 800 \text{ mV} \Rightarrow I_{L, peak} = \frac{800 \text{ mV}}{50} = 16 \text{ mA}$$

$$P_L = \frac{V_L^2}{2R_L} = \frac{8^2}{2 \times 50} = 640 \text{ mW}$$

توان متوسط تحمیلی بار:

راندمان در حالت ایده آل:

$$I_{avg} = \frac{2}{\pi} I_{L, peak} \Rightarrow P_t = V_s \left(\frac{2}{\pi} I_{L, peak} \right) = V_{L, peak} \left(\frac{2}{\pi} I_{L, peak} \right)$$

$$\therefore P_L = \frac{1}{2} V_{L, peak} \cdot I_{L, peak}$$

$$\Rightarrow \eta = \frac{P_L}{P_t} = \frac{\pi}{4} = 78\%$$

معرفی و ارزیابی طبقه خروجی

در این قسمت موارد زیر را شرح دهید:

- نحوه اتصال طبقه خروجی به طبقات قبلی

- نوع ترانزیستورهای مکمل استفاده شده

- روش بایاس طبقه خروجی

- ملاحظات طراحی برای اعمال فیدبک در مرحله بعد

طبقه خروجی مستقیم و بدون خاز کوپلاژ به مدار تقویت کننده متصل شده است و از دو ترانزیستور BJT برای سورس و سینک کردن جریان استفاده شده است به این صورت که ترانزیستور Q9 که یک ترانزیستور قدرت است وظیفه هدایت جریان در نیم سیکل مثبت را دارد و ترانزیستور Q12 وظیفه هدایت جریان در نیم سیکل منفی را دارد. همچنین برای بایاس بهتر و حذف دد زون از دو دیود استفاده شده هست. و همچنین برای اینکه ولتاژ گره خروجی در صفر بایاس شود از یک منبع -۵ ولتی در گیت M5 استفاده شده است تا با آفست ورودی اصلی متقارن شود (جریانی از منبع کشیده نمی شود چون در گیت M5 هست و توان آن صفر می شود).


خواسته مسئله (بخش ۴)

پس از افزودن طبقه خروجی، فیدبک منفی سراسری را روی مدار کامل اعمال کنید. فیدبک باید از خروجی نهایی مدار گرفته شود و به ورودی تفاضلی بازگردد. شبکه اصلی فیدبک فقط باید شامل دو مقاومت R_f و R_g باشد و بهره حلقه بسته باید تقریباً برابر ۲۰ شود.

محاسبات تئوری شبکه فیدبک

در این بخش:

- روابط بهره حلقه بسته را بنویسید
- مقادیر مناسب برای R_g و R_f را انتخاب کنید
- بررسی کنید که هر دو مقاومت در بازه $10k\Omega$ تا $200k\Omega$ قرار داشته باشند




نتایج اعمال فیدبک

مقادیر نهایی:

- $10K : R_f$
- $190k : R_g$
- محل نمونه برداری فیدبک: V_{out}
- محل اعمال فیدبک: گیت ترانزیستور M5

بهره حلقه بسته در ۱ kHz :

- $19.96 : |A_{v,closed}|$
- $26 : 20 \log |A_{v,closed}|$



خواسته مسئله (بخش ۵)


مدار کامل را در دو حالت با فیدبک و بدون فیدبک مقایسه کنید. در هر دو حالت طبقه خروجی باید در مدار باقی بماند. اگر در حالت بدون فیدبک مدار اشباع می‌شود، اثر این موضوع را بر تخمین بهره توضیح دهید.


مقایسه کیفی و کمی دو حالت

در این بخش موارد زیر را گزارش کنید:

- مقایسه شکل موج خروجی در دو حالت
- مقایسه خطی بودن
- مقایسه شروع clipping
- توضیح اثر فیدبک بر کاهش اعوجاج

در حالت فیدبک دار خروجی بدون اعوجاج تا ۱ ولت سوینگ می‌کند و ولی در حالت بدون فیدبک هم ولتاژ دی سی خروجی در صفر نیست و هم با افزایش شدید گین دچار clipping در ۲.۷ ولت می‌شود که نسبت به حالت فیدبک دار خطی‌نگی کتری دارد. به طور کلی با افزودن مدار فیدبک هم ولتاژ دی سی گره خروجی در صفر قرار می‌گیرد هم با کاهش گین مدار خطی بودن مدار افزایش می‌یابد.





خواسته مسئله (بخش ۶)

بررسی کنید آیا مدار نهایی می‌تواند روی بار 50Ω خروجی سینوسی با دامنه $16V_{pp}$ بدون clipping شدید و اعوجاج آشکار ایجاد کند یا خیر. سپس توان تحویلی به بار، توان مصرفی کل مدار و راندمان طبقه خروجی را اندازه‌گیری کنید.

محاسبات تئوری سوینگ و راندمان

در این قسمت:

- حداکثر سوینگ قابل انتظار را تخمین بزنید
- توان روی بار را از روابط تئوری محاسبه کنید

حاسبه تئوری سوینگ راندمان:
سوینگ:

$$V_{out, max} = 1 - 0,2 - 0,7 - 0,7 = 8,4 \text{ V}$$

$$V_{out, min} = -1 + 0,2 + 0,7 = -9,1 \text{ V}$$

$$V_{out, DC} = 0$$

$$\begin{array}{c} \xrightarrow{\quad} \begin{array}{c} \overline{8,4} \\ \downarrow 6,4 \\ \overline{\quad} \text{ V=0 } \\ \downarrow 9,1 \\ \overline{-9,1} \end{array} \Rightarrow \text{swing: } V_{pp, max} = 2 \times 8,4 = 16,8 \text{ V} \end{array}$$

توان روی بار:

$$P_L = \frac{V_{out, peak}^2}{2 R_L} = \frac{8^2}{2 \times 50} = 840 \text{ mW}$$


نتایج شبیه‌سازی Transient و اندازه‌گیری توان

در این قسمت موارد زیر را قرار دهید:

- دامنه ورودی لازم برای رسیدن به $16V_{pp}$

- شکل موج ورودی طبقه توان
 - شکل موج خروجی طبقه توان
 - شکل موج خروجی نهایی مدار
 - بررسی اثر فیدبک بر شروع clipping
- توضیح:

فیدبک با کاهش گین و افزایش خطی بودن مدار اعوجاج را کم کرده است و از clipping هم جلوگیری می‌کند. نمودار شکل موج ورودی طبقه توان و خروجی آن (خروجی نهایی) در ادامه آورده شده است که یک شیفت ۷۰۰ ولتی باهم تفاوت دارند.



نتایج عددی:

● دامنه ورودی مورد نیاز برای $16V_{pp}$: 400 mV

● P_{R_L} : 711 mW

• $1.083 \text{ W} : P_{\text{total}}$

• $40 \text{ mW} : P_{\text{out-stage}}$

• $65.66 \% : \eta_{\text{out}}$

$$\eta_{\text{out}} = \frac{P_{R_L}}{P_{\text{out-stage}}} \times 100\%$$

دستورات مورد استفاده در شبیه‌سازی:

```
1 .meas TRAN P_R_l RMS V(out)*I(R_load)
2 .meas TRAN P RMS V(Vcc)*I(vcc)-V(Vee)*I(vee)
```

خواسته مسئله (بخش ۷)

برای ورودی سینوسی با دامنه 50 mV و فرکانس 1 kHz ، توان مصرفی کل مدار نهایی را اندازه گیری کنید و با شرط

$$P_{\text{total}} \leq 190\text{ mW}$$

مقایسه نمایید.

اندازه گیری توان مصرفی در شرط استاندارد

در این قسمت نتیجه ی اندازه گیری توان کل مدار در شرایط استاندارد پروژه را گزارش کنید.

پارامتر	مقدار
دامنه ورودی	50 mV
فرکانس ورودی	1 kHz
توان مصرفی کل مدار	142 mW
وضعیت قبولی	درست است

```
Files loaded:
C:\study\term 4\Electronic 2\Project\Electronics II Project Phase2\Elec2_Project_Phase2_Release\Ph2_403102322.net
C:\Users\ASUS\AppData\Local\LTspice\lib\cmp\standard.dio
C:\Users\ASUS\AppData\Local\LTspice\lib\cmp\standard.bjt
C:\Users\ASUS\AppData\Local\LTspice\lib\cmp\standard.mos

P_R_1: RMS(V(Vout)*I(RL))=0.0122040886588 FROM 0 TO 0.01
P: RMS(V(Vcc)*I(vcc)-V(Vee)*I(vee))=0.141848861657 FROM 0 TO 0.01
Fourier components of V(Vout)
N-Period=1
DC component:0.00908888
```

خواسته مسئله (بخش ۸)

مقدار THD را برای مدار نهایی فیدبک دار، با حضور طبقه خروجی و بار 50Ω اندازه گیری کنید. آزمون باید برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ انجام شود. سپس همین آزمون را در حضور منبع نویزی سری شده با مقاومت های تعیین کننده جریان منابع جریان تکرار کنید.

روش اندازه گیری و تحلیل نتایج

در این قسمت روش آزمون را توضیح دهید و اگر لازم است بیان کنید که:

- چگونه به حالت ماندگار رسیده اید

در شبیه سازی حوزه زمان در ابتدای شبیه سازی نوسانات گذرا وجود دارد پس برا یرسیدن به حالت ماندگار شبیه سازی زمان کافی (در اینجا ۱۰ میلی ثانیه معادل ۱۰ دوره) را اجرا می شود و دستور تحلیل فوریه طوری تنظیم شده است که محاسبات را روی آخرین دوره های تناوب که سیگنال سینوسی پایدار شده است انجام دهد .

- منبع نویزی در چه نقاطی سری شده است

منبع ولتاژ به صورت سری با مقاومت $R_1 = 6k$ قرار داده می شود.

- چرا انتظار می رود THD در حضور نویز افزایش یابد

نوسان جریان بایاس باعث ضرب سیگنال اصلی در نویز شده و هارمونیک های اضافی در طیف فرکانسی خروجی ایجاد می کند که نسبت توان هارمونیک ها به مولفه اصلی (THD) را افزایش می دهد.

دستور پیشنهادی:

1 .FOUR 1khz 100 V(out)

SPICE Output Log: C:\study\term 4\Electronic 2\Project\Electronics II Project Phase2\Elec2_Project_Phase2_Release\Ph2_403102322.log

76	7.600e+04	1.321e-07	1.324e-07	97.22°	7.22°
77	7.700e+04	1.394e-07	1.397e-07	96.74°	6.74°
78	7.800e+04	1.498e-07	1.501e-07	96.59°	6.59°
79	7.900e+04	1.591e-07	1.595e-07	96.13°	6.13°
80	8.000e+04	1.720e-07	1.723e-07	96.03°	6.03°
81	8.100e+04	1.837e-07	1.840e-07	95.74°	5.74°
82	8.200e+04	2.001e-07	2.005e-07	95.54°	5.54°
83	8.300e+04	2.159e-07	2.163e-07	95.33°	5.33°
84	8.400e+04	2.383e-07	2.388e-07	95.25°	5.25°
85	8.500e+04	2.593e-07	2.598e-07	94.96°	4.96°
86	8.600e+04	2.900e-07	2.906e-07	94.88°	4.88°
87	8.700e+04	3.202e-07	3.208e-07	94.67°	4.66°
88	8.800e+04	3.643e-07	3.650e-07	94.64°	4.63°
89	8.900e+04	4.090e-07	4.098e-07	94.44°	4.44°
90	9.000e+04	4.754e-07	4.763e-07	94.40°	4.40°
91	9.100e+04	5.474e-07	5.484e-07	94.27°	4.26°
92	9.200e+04	6.544e-07	6.557e-07	94.24°	4.24°
93	9.300e+04	7.809e-07	7.824e-07	94.13°	4.13°
94	9.400e+04	9.730e-07	9.749e-07	94.10°	4.10°
95	9.500e+04	1.227e-06	1.229e-06	94.03°	4.02°
96	9.600e+04	1.633e-06	1.636e-06	94.00°	4.00°
97	9.700e+04	2.262e-06	2.267e-06	93.95°	3.95°
98	9.800e+04	3.422e-06	3.428e-06	93.93°	3.92°
99	9.900e+04	5.822e-06	5.834e-06	93.90°	3.90°
100	1.000e+05	1.269e-05	1.272e-05	93.88°	3.88°

Partial Harmonic Distortion: 0.002166%
Total Harmonic Distortion: 0.014120%

SPICE Output Log: C:\study\term 4\Electronic 2\Project\Electronics II Project Phase2\Elec2_Project_Phase2_Release\Ph2_403102322.log

77	7.700e+04	1.292e-06	1.295e-06	71.71°	-18.29°
78	7.800e+04	1.884e-06	1.888e-06	90.41°	0.41°
79	7.900e+04	1.950e-06	1.954e-06	78.27°	-11.73°
80	8.000e+04	1.155e-06	1.157e-06	132.08°	42.08°
81	8.100e+04	2.041e-06	2.045e-06	98.48°	8.48°
82	8.200e+04	1.369e-06	1.372e-06	58.89°	-31.12°
83	8.300e+04	1.809e-06	1.813e-06	92.29°	2.29°
84	8.400e+04	1.470e-06	1.472e-06	60.30°	-29.70°
85	8.500e+04	1.096e-06	1.098e-06	89.25°	-0.75°
86	8.600e+04	1.095e-06	1.097e-06	75.50°	-14.51°
87	8.700e+04	1.653e-06	1.656e-06	103.96°	13.96°
88	8.800e+04	1.229e-06	1.231e-06	95.76°	5.76°
89	8.900e+04	1.640e-06	1.644e-06	92.57°	2.57°
90	9.000e+04	1.309e-06	1.312e-06	86.95°	-3.05°
91	9.100e+04	1.364e-06	1.366e-06	85.79°	-4.22°
92	9.200e+04	1.576e-06	1.579e-06	95.01°	5.01°
93	9.300e+04	1.695e-06	1.698e-06	91.95°	1.94°
94	9.400e+04	1.814e-06	1.818e-06	91.04°	1.04°
95	9.500e+04	2.123e-06	2.127e-06	92.72°	2.72°
96	9.600e+04	2.506e-06	2.510e-06	93.51°	3.51°
97	9.700e+04	3.064e-06	3.070e-06	92.06°	2.06°
98	9.800e+04	4.233e-06	4.241e-06	93.56°	3.56°
99	9.900e+04	6.618e-06	6.631e-06	93.59°	3.58°
100	1.000e+05	1.348e-05	1.350e-05	93.68°	3.68°

Partial Harmonic Distortion: 0.015074%
Total Harmonic Distortion: 0.020601%

نتایج آزمون THD

شرایط آزمون	مقدار THD	وضعیت
مدار فیدبک دار، بدون منبع نویزی	0.014	باید کمتر از ۰/۰۸٪ باشد
مدار فیدبک دار، با منبع نویزی سری شده	0.02	باید کمتر از ۱٪ باشد

توضیح کوتاه درباره تغییر THD در حضور نویز: در حالت بدون نویز حلقه فیدبک منفی مدار اعوجاج هارمونیک ناشی از غیر خطی بودن ترانزیستور ها را به شدت تضعیف کرده و THD بسیار پایینی ارائه می دهد. اب اضافه شدن منبع نویزی به شاخه تعیین کننده جریان نقطه کار دی سی طبقات به طور پیوسته نوسان می کند و هارمونیک های غیر خطی جدیدی تولید می کند که فیدبک فقط بخش از آن را جبران می کند در نتیجه THD افزایش می یابد.

خواسته مسئله (بخش ۹)

با صفر کردن ورودی مدار، اثر رپل منبع تغذیه را بر خروجی بررسی کنید. در این آزمون باید از منابع تغذیه دندانه‌اره‌ای با رپل 10mV برای V_{CC} و V_{EE} استفاده شود و سپس مقدار $PSRR$ از رابطه

$$PSRR = 20 \log \left(\frac{V_{\text{ripple}}}{\Delta V_{\text{out}}} \right)$$

محاسبه شود.

روش آزمون و محاسبه $PSRR$

در این بخش:

- شکل تعریف رپل را مشخص کنید (پیک یا پیک‌تاپیک)
با توجه به تغییرات ولتاژ منبع تغذیه، دامنه رپل اعمال شده به صورت (Peak-to-Peak) تعریف می‌شود:

$$V_{p-p \text{ ripple}} = 10.01\text{V} - 10.00\text{V} = 0.01\text{V} = 10\text{mV} \quad (1)$$

- روش اندازه‌گیری ΔV_{out} را توضیح دهید

۱. اجرای شبیه‌سازی گذرای زمانی: شبیه‌سازی با دستور tran 20ms اجرا می‌گردد.
۲. محاسبه دامنه تغییرات خروجی: پس از گذشت زمان گذرا و رسیدن به حالت ماندگار (از 5ms تا 20ms)، حداکثر تغییرات دامنه ولتاژ خروجی (ΔV_{out}) اندازه‌گیری می‌شود:

$$\Delta V_{\text{out}} = V_{\text{max out}} - V_{\text{min out}} \quad (2)$$


- نحوه محاسبه $PSRR$ را بنویسید
با اندازه‌گیری ΔV_{out} ، مقدار $PSRR$ بر حسب دسی‌بل از رابطه زیر به دست می‌آید:

$$PSRR = 20 \log \left(\frac{V_{\text{ripple}}}{\Delta V_{\text{out}}} \right) = 20 \log \left(\frac{10\text{mV}}{\Delta V_{\text{out}}} \right) \quad (3)$$

نمونه منبع پیشنهادی:

```
1 Vcc Vcc 0 PWL(0 12 5m 12.01 10m 12 15m 12.01 20m 12)
2 Vee Vee 0 PWL(0 -12 5m -12.01 10m -12 15m -12.01 20m -12)
```

نتایج آزمون PSRR



پارامتر	مقدار
V_{ripple}	10 mV
ΔV_{out}	3.17 uV
$PSRR$	69.978

توضیح کوتاه درباره عملکرد مدار در برابر رپل منبع تغذیه:
حلقه فیدبک منفی به طور پیوسته ولتاژ خروجی V_{out} را نمونه برداری کرده و با ورودی مقایسه می کند. اگر رپل منبع تغذیه تمایل به تغییر ولتاژ خروجی داشته باشد، حلقه فیدبک سیگنال اصلاحی معکوس به ورودی M_5 اعمال کرده و اثر نوسان را با ضریب بهره حلقه باز (A_{OL}) تضعیف می کند:

$$\Delta V_{\text{out, closed-loop}} \approx \frac{\Delta V_{\text{out, open-loop}}}{1 + T} \quad (4)$$

که در آن $T = A_{OL} \cdot \beta$ بهره حلقه (Loop Gain) است. از آنجا که A_{OL} در طبقه کسکود بسیار بزرگ است، نوسانات خروجی ناشی از رپل تغذیه (ΔV_{out}) به مقادیر ناچیز در حد میکروولت کاهش می یابد.

خواسته مسئله (بخش ۱۰)

مقاومت ورودی تفاضلی مدار نهایی را اندازه‌گیری کنید و با شرط

$$R_{in,diff} > 1M\Omega$$

مقایسه نمایید. روش اندازه‌گیری باید به‌طور کامل توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت ورودی تفاضلی


در این قسمت مدل معادل ورودی را در نظر بگیرید و اگر امکان‌پذیر است تخمینی تئوری برای مقاومت ورودی ارائه کنید.

با توجه به اینکه در ورودی از ماسفت استفاده شده است و ورودی را از گیت آن دریافت می‌کنیم می‌توان گفت که مقاومت ورودی بی‌نهایت است.

نتایج شبیه‌سازی مقاومت ورودی تفاضلی

در این قسمت روش دقیق اندازه‌گیری را توضیح دهید. برای مثال:

- نوع منبع تست
 - نحوه اعمال تحریک تفاضلی
 - رابطه استخراج مقاومت از نسبت ولتاژ به جریان
- همانطور که مشاهده می‌شود جریان ورودی صفر است پس مقاومت ورودی بی‌نهایت می‌شود.



مقدار نهایی: ∞

• $\infty : R_{in,diff}$

• وضعیت قبولی: درست است.

خواسته مسئله (بخش ۱۱)

مقاومت خروجی مدار نهایی را پس از حذف بار R_L اندازه‌گیری کنید و با شرط


$$R_{out} < 50\Omega$$

مقایسه نمایید. روش شبیه‌سازی و استخراج مقدار باید توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت خروجی

در این بخش روش تئوری یا تخمین تحلیلی مقاومت خروجی را بنویسید.

محاسبه سارست خروجی:



$$\left. \begin{array}{l} n_{mos}: g_m = 6,24 \text{ ms} \\ p_{mos}: g_m = 2,5 \text{ ms} \end{array} \right\} \Rightarrow R_1 = (1 + 6,24 \times 25,64) 25,64 \parallel (1 + 2,5 \times 25,64) 25,64 = 1173 \text{ k}\Omega$$

$$\Rightarrow R_2 \approx \frac{R_1}{2.0 \times 2.0} = 29,325 \Omega \rightarrow R_3 = \frac{R_2}{2.0} + \frac{1}{g_{m9}} = 14 \Omega$$

$$\rightarrow R_5 = 14 \Omega \Rightarrow R'_{out} = 14 \parallel 14 \parallel 2.0 \text{ k} \approx 7 \Omega$$

با این مقدار:


$$T = 1 + a\beta = 511$$

$$\Rightarrow R_{out} = \frac{R'_{out}}{T} = \boxed{13,7 \text{ m}\Omega}$$

نتایج شبیه‌سازی مقاومت خروجی

در این بخش روش شبیه‌سازی را توضیح دهید. مثلاً:

- صفر کردن ورودی
 - حذف بار خروجی
 - اعمال منبع تست در خروجی
 - استخراج مقاومت از نسبت ولتاژ به جریان
- با صفر کردن منبع ورودی و اعمال یک منبع تست مقاومت خروجی بدون در نظر گرفتن بار لود محاسبه شده است.



مقدار نهایی: $11.5 \text{ m}\Omega$

- $11.5 \text{ m}\Omega : R_{out}$
- وضعیت قبولی: درست است.

خواسته مسئله (بخش ۱۲)

در این بخش باید یک فایل صوتی واقعی به ورودی مدار اعمال شود و خروجی تقویت شده بررسی گردد. استفاده از سیگنال سینوسی ساده به جای فایل صوتی واقعی قابل قبول نیست. لازم است شکل موج ورودی و خروجی قرار داده شود و نشان داده شود که خروجی دچار clipping شدید نشده است.

آماده سازی فایل صوتی و توضیحات لازم


در این بخش مشخص کنید:


- فایل ورودی از چه نوعی بوده است
.wav
- آیا به تک کاناله تبدیل شده است یا خیر
بله با استفاده از اسکریپت پایتون .
- نرخ نمونه برداری چقدر بوده است
44100 Hz
- آیا دامنه نرمال سازی شده است یا خیر
بله برای جلوگیری از اشباع روی 50mV قرار گرفته است .

نتایج آزمون صوتی

مشخصات فایل صوتی:

- نام فایل ورودی: audio
- نام فایل خروجی: output
- فایل ورودی و خروجی fft





توضیح درباره کیفیت خروجی و وجود یا عدم وجود clipping:
 سیگنال صوتی ورودی پس از عبور از طبقه تفاضلی و بافر Push-Pull خروجی با بهره مشخص تقویت شده است. به دلیل تنظیم مناسب دامنه ورودی دامنه سیگنال خروجی بین سطوح ولتاژ تغذیه ($+V_{CC}$ و $-V_{EE}$) قرار داشته و هیچ‌گونه Clipping یا اعوجاج شدید در پیک‌های مثبت و منفی مشاهده نمی‌شود.

فایل‌های تحویلی این بخش:

- audio.wav
- output.wav

خواسته مسئله (بخش ۱۳)

هزینه نهایی مدار خود را با توجه به فایل محاسبه هزینه تعیین کنید. اگر هزینه از ۲۰۰ بیشتر شده است، مقدار جریمه را از رابطه زیر محاسبه کنید:

$$\text{Penalty} = 2\% \times \left\lceil \frac{\text{Cost} - 200}{5} \right\rceil$$

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۸	۳	
BJT	۸	۵	
مقاومت	۴	۱۰	
خازن	۰	۴۰	
هزینه کل			۱۰۴

نتایج:

- هزینه کل مدار: ۱۰۴
- آیا از سقف هزینه عبور کرده‌اید؟ خیر
- مقدار جریمه در صورت وجود: ۰

```

> study > term 4 > Electronic 2 > Project > Electronics II Project Phase2 > Elec2_Project_Phase2_Release > CostLipynb > import os
Generate + Code + Markdown | Run All | Restart | Clear All Outputs | Jupyter Variables | Outline | Python 3.14.2
# *** CARBONLIPYH DESIGN ***
TARGET_FOLDER = "."
search_pattern = os.path.join(TARGET_FOLDER, '*.asc')
asc_files = glob.glob(search_pattern)

for file in asc_files:
    filename = os.path.basename(file)
    try:
        # Read content handling encoding, but keeping it entirely in memory
        content = read_asc_content(file)
        components = parse_asc_content(content)

        # Calculate total cost
        total_cost = sum(get_cost(comp.get('Symbol_Type', '')) for comp in components)-10

        # Print only the filename and the cost
        print(f'{filename}: {total_cost}')

    except Exception as e:
        # Fails silently for non-parseable files to stick to the "only print cost" rule
        pass

[1] ✓ 0.0s
... Ph2_403102322.asc: 104.0

```

خواسته مسئله (بخش ۱۴)

اگر شرایط امتیازی پروژه را بررسی کرده‌اید، در این بخش نتایج آن را گزارش کنید. برای دریافت امتیاز اضافه باید هر سه شرط زیر هم‌زمان برقرار باشند:


- سوینگ خروجی $17V_{pp}$ بدون clipping آشکار
- راندمان بیشتر از ۷۰٪ در همان نقطه کاری
- ولتاژ DC خروجی کمتر از $100mV$

بررسی شرایط امتیازی

پارامتر	شرط لازم	مقدار شما
سوینگ خروجی	$17V_{pp}$	۱۶/۸
راندمان	$> 70\%$	۷۰/۵
$ V_{out,DC} $	$< 100mV$	۹/۱mV

موارد لازم:

- دامنه ورودی متناظر با $17V_{pp}$: $450mV$
- شکل موج خروجی در این حالت:



```
Files loaded:
C:\study\term 4\Electronic 2\Project\Electronics II Project Phase2\Elec2_Project_Phase2_Release\Ph2_403102322.net
C:\Users\ASUS\AppData\Local\LTspice\lib\cmp\standard.dio
C:\Users\ASUS\AppData\Local\LTspice\lib\cmp\standard.bjt
C:\Users\ASUS\AppData\Local\LTspice\lib\cmp\standard.mos

P_R_1: RMS(V(Vout)*I(RL))=0.838527384085 FROM 0 TO 0.01
P: RMS(V(Vcc)*I(vcc)-V(Vee)*I(vee))=1.19153013101 FROM 0 TO 0.01
Fourier components of V(Vout)
N-Period=1
DC component:0.0392555
```

● نتیجه نهایی بخش امتیازی: انجام شده است .

خواسته مسئله (بخش ۱۵)

فهرست فایل‌های نهایی تحویلی پروژه را کامل کنید.

چک‌لیست فایل‌های تحویلی

- فایل شماتیک مدار کامل LTspice با پسوند .asc
- فایل مربوط به آزمون صوتی
- فایل audio.wav
- فایل output.wav
- گزارش نهایی به صورت PDF

خواسته مسئله (بخش ۱۶)

در یک جمع‌بندی کوتاه توضیح دهید:

- مهم‌ترین چالش طراحی فاز دوم چه بود؟
- کدام بخش از میان طبقه خروجی، فیدبک، $PSRR$ ، THD یا تست صوتی سخت‌تر بود؟
- اگر بعضی مشخصات به‌طور کامل برآورده نشده‌اند، علت آن چیست؟
- اگر زمان یا هزینه بیشتری داشتید چه بهبودی در مدار اعمال می‌کردید؟

نتیجه‌گیری نهایی

اصلی‌ترین چالش من در طراحی این مدار تنظیم درست مقدار سوینگ بود که با توجه به طبقه خروجی باید هم مقدار جریان کافی برقرار میشد (توسط مقاومت آینه جریان) و هم ولتاژ به خوبی تنظیم می‌شد. همچنین قرار گرفتن دی‌سی گره خروجی در صفر هم باید توسط طبقه فیدبک انجام می‌شد. با توجه به اینکه از خازن استفاده نشده بود و از load Active برای گرفتن گین استفاده کرده بودم پس نیاز به مقاومت زیادی هم نبود و این دو عامل باعث کم شدن هزینه مدار شد و از این بابت مشکلی نداشتم.