
## گرارش آزمایش ۴ معماری کامپیوتر

محمد حیدری راد – ۹۹۳۱۰۱۷ مهران غفاریان کلاهی – ۹۹۳۱۰۴۲ محمد علی خسروی – ۹۸۳۱۰۲۲ گروه ۵ استاد عاروان

### ساخت كامپيوتر پايه:

کامپیوتر پایه ای که طراحی شده به صورت زیر است:

بنا بر گفته استاد درس، نیازی به پیاده سازی قسمت input و output و Main Memory نبوده و تنها cpu مد نظر بود اما ما برای تست کارکرد کامپیوتر پایه (همینطور از روی علاقه) بخش حافظه را نیز پیاده سازی کرده ایم.



# ریزعملیاتهای کامپیوتر پایه

	Opcode	Address	
15 8 7		0	


فرمت کامپیوتر پایه به صورت ۱۶ بیتی است که شامل

- ۸ بیت opcode که دستورات را مشخص میکند.
- ۸ بیت آدرس که آدرس یکی از عملگرها را مشخص میکند.
  - حافظه با ظرفیت ۲۵۶ کلمه ۱۶ بیتی

### ریزعملیاتهای کامپیوتر پایه

ADD Address AC ← AC + content of Memory Address 00
 Store Address Contents of Memory Address ← AC 01
 Load Address AC ← Content of Memory Address 02
 Jump Address PC ← Address 03
 JNEG Address if AC<0 THEN PC ← address 04</li>

باید ذکر کنیم که برای اینکه کامپیوتر بعد از اجرای دستورات نوشته شده در Main Memory دیگر دستوری اجرا نکند، یک دستور halt با کد 05 نیز شخصا اضافه کرده ایم.



ALU این کامپیوتر صرفا دستور ADDرا انجام میدهد

کد ALU :

```
19
    library IEEE;
20
    use IEEE.STD_LOGIC_1164.ALL;
21
    use ieee.numeric_std.all;
22
23
     -- Uncomment the following library declaration if using
25
     -- arithmetic functions with Signed or Unsigned values
     --use IEEE.NUMERIC_STD.ALL;
26
27
    -- Uncomment the following library declaration if instantiating
28
     -- any Xilinx primitives in this code.
29
30
    --library UNISIM;
    --use UNISIM.VComponents.all;
31
32
33
    entity alu is
34 port (
    a: in std_logic_vector(15 downto 0);
    b: in std_logic_vector(15 downto 0);
    c: out std_logic_vector(15 downto 0)
37
39
    end alu;
40
    architecture Behavioral of alu is
41
42 begin
43 c ← std_logic_vector(signed(a) + signed(b));
44 end Behavioral;
```

#### **PROCESSOR**

: fetch\_0

processor نوشته شده از 16 حالت ( state ) استفاده میکند که بفهمد در چه حالتی است و چه کاری باید انجام شود: اگر reset برابر 1 باشد، حالت بعدی کامپیوتر start میشود. start نرجیستر ها initialize شده و r و r برابر مقدار r میشوند و حالت بعدی برابر r fetch قرار میگیرد

MAR با مقدار دهی r <= 1 فرایند خواندن از حافظه آغاز شده و مقداری که باید خوانده شود که همان مقدار pc است در pc است و pc است در pc است در

fetch\_1: در این حالت، حافظه مقدار خواسته شده را با سیگنال data\_in به processor میفرستد، پس دیگر کاری با حافظه نداریم و r نیز r میشود و حالت بعدی fetch\_2 قرار میگیرد

fetch\_2: در این حالت مقدار data\_in که از حافظه خوانده شده در IR ذخیره میشود، حالت بعدی load\_data\_0 قرار داده میشود

load\_data\_0: در این حالت قرار است فرایند خواند مقدار حافظه ای که آدرس ذخیره شده در ۸ بیت کم ارزش IR ذخیره شده خوانده شود و همینطور ۸ بیت پر ارزش IR در رجیستر opcode ذخیره میشود

نکته : این load\_data آن دستور load که مقدار خانه حافظه را در AC میریزد نیست! بلکه اطلاعات ذخیره شده در ۸ بیت پایین IRرا میخواند و در MDR میریزد.

load\_data\_1: در این حالت مقدار ذخیره شده در حافظه خوانده شده و از طریق data\_in به processor فرستاده میشود، پس ۱را 0 میکنیم و حالت بعدی را load\_data\_2 قرار میدهیم.

load\_data\_2: در این حالت مقدار data\_inرا در رجیستر MDR ریخته و حالت بعدی را decode قرار میدمیم.

decode : بنا بر opcode، مشخص میشود حالت بعدی چه باید باشد

add: خروجی alu که حاصل جمع AC با MDRرا محاسبه میکند در AC ذخیره میشود و حالت بعدی fetch\_0 قرار معگیرد

store: سیگنال w برابر 1 میشود و در کلاک بعدی AC در خانه حافظه ای که MAR به آن اشاره میکند ذخیره میشود و حالت بعدی e fetch e قرار میگیرد

load\_0: سیگنال r برابر 1 میشود و در کلاک بعدی از طریق سیگنال data\_in مقدار حافظه خواسته شده به processor فرستاده میشود، حالت بعدی load\_1 میشود

load\_1 : در این حالت داده در data\_in قرار گرفته است، پس r برابر 0 میشود و حالت بعدی load\_2 میشود

load\_2 در این حالت data\_in در AC قرار میگیرد و حالت بعدی fetch\_0 میشود ( درست است که در کامپیوتر مانو، نمیتوان مستقیم از رجیستری به AC داده ای ریخت، اما در این آزمایش این فرض جهت ساده سازی کامپیوتر برداشته شده) jump: مقدار MAR در PC ریخته میشود و حالت بعدی fetch\_0 قرار میگیرد.

Jneg: اگر بیت 16 ام AC برابر 1 بود پس عدد منفی است و MAR در PC قرار میگیرد

halt: این حالت تله است که کامپیوتر هیچ کاری را جلو نمیبرد.

سیگنال هایی که با see شروع میشوند صرفا جهت دیدن کارکرد کامپیوتر از بیرون هستند و فایده دیگ*ری* ندارند.

#### **MAIN MEMORY**

حافظه نوشته شده صرفا یک آرایه از رجیستر هاست ( منطقی نیست ولی فعلا برای تست کامپیوتر کلرمان را راه می اندازد) همینطور یک برنامه تست کامپیوتر در آن با توضیحات در کامنت لاائه شده.

```
architecture Behavioral of memory is
    type reg_ram is array(0 to 255) of std_logic_vector(15 downto 0);
48 signal ram: reg_ram := (
     "0000001100100000", --0 inst: jump to 32
     "0000000000001110", --1 inst: add with data in address 14
     "0000000100010000", --2 inst: store in address 16
     "0000000000010010", -3 inst: add with data in address 18 "0000001100001001", -4 inst: jump to 9
     "0000000000000011", --5 inst: add with data in address 3
     "0000010100000000", --6 inst: halt
     "000001000001111", --7 inst: load data in address 15 "000001100000001", --8 inst: jump to 1
     "0000001000001110", --9 inst: load data in address 14
     "0000000000010010", --10 inst: add with data in address 18
     "0000001000010000", --11 inst: load data in address 16
     "0000000000010010", --12 inst: add with data in address 18
     "0000001100010011", --13 inst: jump to 19
     "00000000000000011", --14 data: 3
"00000000000001100", --15 data: 12
     "0000000000000000", --16 data: 0 (00000000001111 will be stored in it)
    "0000000000000000", --17 data: 0
    "10000000000000000", --18 data: -2**8
"0000010000010101", --19 inst: jneg address 21
     "0000001100000000", --20 inst: jump to 0 (if 19 does not jump this, computer never halts :) )
     "00000101000000000", --21 inst: halt
71
     "00000000000000000", --22
     "00000000000000000", --23
     "00000000000000000", --24
73
     "00000000000000000", --25
75
     "00000000000000000", --26
     "00000000000000000", --27
77
     "00000000000000000", --28
     "00000000000000000", --29
     "00000000000000000", --30
     "00000000000000000", --31
     "0000000000010010", --32 add with data in address 18
    "0000010000000001", -33 jneg to address 1 "0000010100000000", -34 halt
83
     "00000000000000000".
     "000000000000000000",
     "00000000000000000",
     "000000000000000000".
     "00000000000000000",
"0000000000000000",
```

ماژول computer صرفا دو ماژول processor و main\_memoryرا به یکدیگر متصل میکند.