تاریخ آزمایش: 16 اسفند 99	موضوع: طراحي مدارهاي تركيبي با استفاده از امكانات شماتيك	شماره آزمایش: 1
عليرضا ايلامى	محمدحسین عبدی	عرشيا اخوان
97101286	97110285	97110422


آزمایش اول: طراحی مدارهای ترکیبی با استفاده از امکانات شماتیك

صورت آزمایش: مدار ترکیبی طراحی کنید که یك خروجی یك بیتی داشته باشد و خروجی آن وقتی 1 شود که ورودی BCD چهار رقمی آن مضربی از 3 باشد. همین آزمایش را برای اعداد مضرب 11 نیز تکرار کنید. در طراحی این مدار فقط مجاز به استفاده از گیتهای پایه هستید.

ابتدا ذکر این نکته لازم است که ما مدار را در نرم افزار ModelSim شبیه سازی کرده و همچنین تمام شماتیک ها را در نرم افزار Quartus به کد وریلاگ تبدیل کرده ایم. فایل وریلاگ تست بنچ هم با نام testbench.v در مسیر اصلی پروژه موجود است. عکس تست بنچ به شرح زیر است:

```
VSIM 9> run 300
   3 2 3 5
A:
               mode: 0 -> res:0
     2
A:
   3
       3 5
               mode:1 -> res:0
   3 2 3 4
A:
               mode: 0 -> res:1
   3 2 3 4
A:
               mode:1 -> res:1
   8 5 5 8
A:
               mode:1 -> res:1
A:
   8 3 8
               mode:1 ->
                         res:1
A:
   9 9 9 9
               mode: 0 -> res:1
A:
   9 9 9 9
               mode:1 -> res:1
               mode: 0 -> res:1
A:
   0 0 0 0
A: 0 0 0 0
               mode:1 -> res:1
A:
   9899
               mode: 0 -> res:0
A:
   9899
               mode:1 -> res:0
```

مدار اصلى: (لايه اول)




شرح آزمایش:

ورودی های مسئله یک عدد BCD چهار رقمی است. به همراه یک سیگنال که مشخص میکند میخواهیم بخشپذیری بر 3 را بررسی کنیم یا بر 11.

برای حل این مسئله یک مدار ترکیبی داریم که در مرحله اول ارقام اول و سوم را با هم و ارقام دوم و چهارم را با یکدیگر جمع میکند.

علت این مسئله جدا کردن بیت های 1 و 3 از بیت های 2 و 4 به استر اتری تشخیص بخش پذیری اعداد 3 و 11 بر میگردد. میدانیم اعدادی بر 3 بخش پذیرند که مجموع ارقامشان بر 3 بخش پذیر باشه. برای بررسی بخش پذیری بر 11 بین ارقام یکی در میان منفی و مثبت قرار میدهیم و سپس آنها را باهم جمع میکنیم و جک میکنیم که آیا حاصل مضربی از 11 است یا خیر. به عبارت دیگر، اعداد را یکی در میان با یکدیگر جمع میکنیم و در نهایت بخش پذیری تفاضل دو جمع بدست آمده بر 11 را چک میکنیم. بنابراین ما ارقام اول و سوم را از ارقام دوم و چهارم در ابتدا جدا میکنیم. هرکدام از این دو بیت را به یک FullAdder میدهیم که آنها را با هم جمع کند.


مدار BCD_FullAdder به شکل زیر است:




پس تا اینجا دو تا خروجی BCD و دو خروجی Carry داریم.

حال مجددا این دو خروجی BCD را به همراه سیگنال مشخص کننده مقسوم علیه به یک Full Adder/Subtractor میبریم. در صورتی که مقسوم علیه 3 بود آنها را باهم جمع و در صورتی که 11 بود آنها را از هم تفریق میکنیم.

مدار داخلی این BCD_ADD/SUB به شکل زیر است:




در مدار شکل بالا از ماژول های دیگری مانند BCD_9com استفاده کرده ایم که مدار داخلی آن به شکل زیر است:




همچنین از ماژولهای BCD_add و Bin_add_4bit نیز استفاده شده که مدار آنها مطابق شکل زیر میباشد:

مدار داخلی Bin_add_4bit:



مدار داخلی BCD_Add:



خروجی این ماژول نیز یک BCD و یک Carry خواهد بود. پس تا اینجا یک BCD و سه تا Carry داریم.


حالت ٣:

اگر در حالت 3 باشیم، Carry ها هركدام در مرتبه دوم قرار دارند. یعنی یا 00 هستند یا 10

و چون برای بخش پذیری بر 3 این جایگاه اهمیتی ندارد، می توانیم صرفا خود رقم را در نظر بگیریم. یک Full Adder Binary برای جمع این سه بیت در نظر گرفته شده که بخش پذیری بر سه را چک کند. خروجی این ماژول یک عدد دو بیتی است که حداکثر 3 میباشد. خروجی این ماژول را با خروجی BCD که حداکثر 9 است جمع میکنیم. پس خروجی حداکثر 12 است و در همان 4 بیت جا می شود و دیگر Carry ندار د.

حال باید به این نکته توجه کرد که بخش پذیری بر 3 در مبنای 2 مانند بخش پذیری بر 11 در مبنای 10 است. بنابراین لازم است این بیتها را یکی در میان جمع و تفریق کنیم تا بخش پذیری بر 3 را چک کنیم. کافیست آنها را دو به دو با یکدیگر جمع کنیم. و در نهایت آنها را از هم تفریق کنیم. با توجه به اینکه حاصل هر مجموع حداقل 0 و حداکثر 2 است، حاصل این تفریق در بازه 2- تا 2 محدود است. در این بازه تنها جوابی که بر 3 بخش پذیر است زمانی رخ میدهد که حاصل تفریق دقیقا صفر باشد. صفر شدن را با کمک گیتهای xor و nor چک کردهایم و خروجی را به عنوان سیگنال خروجی نهایی مدار دادهایم.

مدار ماژول تشخیص بخش پذیری بر 3 به شکل زیر است:



حالت 11:

برای حالت 11، Carry سوم که آخرین مرحله بدست آمد، نشان دهنده علامت BCD است. آن را S مینامیم و دو Carry دیگر را co,c1 نامگذاری میکنیم.

در حالت قبل co,c1 را با یکدیگر جمع میکردیم. برای بخش پذیری بر 11 بید بر عکس عمل کنیم و تفاضل آنها را لازم داریم. ضمنا نباید فراموش کنیم که co,c1 از مرتبه دهگان هستند. بنابراین تفاضل آنها را در 10 ضرب میکنیم و با خروجی BCD جمع میکنیم.

جدول بررسی بیت های co,c1,S برای بکارگیری گیت مناسب:

S	C0	C1	sub	b0		
0	O	0	O	0		
0	0	1	1	1		
0	1	0	0	1		
0	1	1	0	0		
1	0	0	0	0		
1	0	1	0	1		
1	1	0	1	1		
1	1	1	0	0		
$SUB = (S \times C0) \times C1$						
b0 = C1 xor C2						

برای این جمع، یک عدد با علامت BCD داریم و یک عدد 0 یا -10 یا +10 که اختلاف c0,c1 را نشان میدهد.


پس علامت هر دو عدد مهم است.

اگر هر دو عدد منفی بودند، انگار دو عدد مثبت را جمع کرده ایم با Sign منفی خروجی نهایی BCD جمع Bon جمع BCD و BCD خواهد بود. اما بدون علامت. این عدد را x می نامیم. دامنه x بین 19 و 0 است.

بین 0 تا 19 تنها اعدادی که بر 11 بخش پذیرند، 0 و 11 هستند.


برای چک کردن 0، تمام بیت ها را با یکدیگر به یک گیت NOR داده ایم و برای چک کردن 11 نیز چک کرده ایم که آیا خروجی نهایی برابر با 1011 (همان 11 در مبنای 2) است یا خیر.

مدار داخلی ماژول تشخیص بخش پذیری بر 11 به شکل زیر است:




در پایان تصویر مدار داخلی ماژولهای پایه ای تر را نشان میدهیم:


مدار FA:




مدار HA:



مدار Multiplexer 2 to 1:



مدار Multiplexer 10 to 5:



آرشیو تصویر تمام مدار های داخلی و خارجی تمام ماژول ها در پوشه Report موجود است.

پایان