

# گزارش کار آزمایشگاه DSD

آزمایش شماره 2



24 اسفند 99 عرشیا اخوان محمدحسین عبدی علیرضا ایلامی

تاريخ آزمايش: 24 اسفند 99	موضوع: طراحی مدارهای	شماره آزمایش: 2
	ترتیبی با استفاده از امکانات	
	شماتیک	
عليرضا ايلامي	محمدحسين عبدى	عرشيا اخوان
97101286	97110285	97110422


#### آزمایش دوم: **طراحی مدارهای ترتیبی با استفاده از امکانات شماتیک**

### شرح آزمایش:

در این آزمایش، برای یک اتاق انتظار، به کمک سیگنالهای ورودی و خروجی یک مدار ترتیبی طراحی کردیم که بتواند درهای این اتاق انتظار را باز و بسته کند و همچنین از ورود افراد بیش از ظرفیت اتاق جلوگیری نماید.

هر شخص برای ورود دکمه Enter را فشار میدهد. اگر اتاق دارای ظرفیت خالی بود، در ورودی اتاق انتظار باز شده و تا زمانی که شخص کامل رد نشده است، باز می ماند. به محض ورود کامل فرد به اتاق در بسته می شود. هروقت شخصی کامل وارد میشود، سیگنال In از مقدار 1 به 0 تغییر میکند. در خروجی یا همان Exit همواره باز است. مگر اینکه هیچ فردی در اتاق انتظار نباشد.

کلیت مدار به شکل زیر است:




## یک bit up/down counter4 داریم.

که اصل کار را اجرا میکند. این ماژول تعداد افراد حاضر را میشمارد.


اگر کسی وارد شود و سیگنال In برابر با 1 باشد، کانتر رو به بالا می شمارد و اگر Out برابر با 1 باشد، رو به پایین میشمارد.

البته این تغییرات در حالتی enable خواهند بود که Cin که Xor بیت های 0 و Out است، برابر با یک باشد. چرا که اگر هر دو برابر با 1 و یا 0 باشند، تعداد تغییر نخواهد کرد.

مدار داخلی این ماژول به شکل زیر است:



## مدار داخلی ماژول JK FlipFlop هم به شکل زیر است:



برای باز کردن در ورودی، باید اولا t=1 باشد (ساعت اداری باشد)، دوما شخصی دکمه Enter را زده باشد و سوما تعداد افراد اتاق کمتر از ظرفیت 15 نفره باشد. And این سه شرط با یکدیگر را P مینامیم.


هر زمان P = 1 بشود، در ورودی باز میشود. برای باز ماندن در، دیگر این شرط را چک نمی کنیم. بلکه بررسی میکنیم که سیگنال In از In به In و سپس از In به In تغییر وضعیت داده باشد. این تغییرات به این معناست که شخصی می خواست وارد اتاق شود و الان کامل وارد شده است.

به عبارت ساده تر، با لبه بالا رونده P ، در ورودی باز میشود و با لبه پایین رونده سیگنال In میخواهیم در ورودی بسته گردد.

پس تغییر وضعیت در ورودی توسط لبه بالا رونده شدن سیگنال P Or NOT In اتفاق می افتد. در نتیجه، خود سیگنال Open برابر است با لبه بالا P Or In و Set شدن سیگنال Open برابر است با لبه بالا رونده سیگنال P Or NOT In


البته ذكر اين نكته لازم است كه سيگنال P Or NOT In را به D FlipFlop ميدهيم تا با بقيه مدار Sync باشد.

## مدار DFF



همچنین، یکی دیگر از خروجی هایی که مدار به ما میدهد، تعداد افرادی است که در حال حاضر در اتاق انتظار قرار دارند. (خروجی شمارنده 4 بیتی)

نتیجه سنتز و F Max که کوارتوس مشخص نموده است، به شرح زیر می باشد:



ضمنا فایل نتایج تست بنچ نیز به پیوست ارسال گردیده است و در پوشه Report قرار دارد.

پایان