

Subject.

Date.


NOC (نوع داده ها)

اینکه NOC به این صورت است: مثلا فرض کنید ما داریم کارانه داریم به داده ها و در آن به نوع داده ها و در آن به نوع داده ها.

$$\left[\begin{array}{l} \text{type I-input} \\ \text{type II-input} \\ \vdots \\ \text{type N-input} \end{array} \right]$$

حال فرض کنید داده ها تایید x از این داده های x_1 و x_2 باید عملیات x و x_1 و x_2 انجام شود. حال سوال اینجاست چگونه می توان در یک کارانه داده ها این کارها را مدیریت کند و چگونه می توان به هم پیوسته باشد.

برای این مورد می توان از یک کارانه داده ها (یا NOC) استفاده کرد. برای مثال یک کارانه داده ها را می توان به این صورت نوشت:



این یک array processor است. unit منابع محاسبه موجود دارد.

هر PE (Processing Element) ، Memory ، ... دارد.

این unit با یکدیگر به هم متصل می‌شوند و این Unit برای محاسبه وجود دارد.

۱/ در حال فرض کنیم ما سه نوعی دوددی داریم که ادی حروف نیاز است که
 دلیلی عملیات انجام شود مثلاً

+ ادی دوددی TYPE I باید عملیات حای ۱۴، ۹، ۵، ۴

+ ادی دوددی TYPE II باید عملیات حای ۱، ۲، ۳

+ ادی دوددی TYPE III باید عملیات حای

انجام شوند.

۱/ در این حالت زمانی که یک دوددی را به ~~Unit~~ Unit می‌دهیم
 ۱- راه دارد Unit عملی


۲- اگر نیاز به عملیات ϕ بود، واحد PE عملی در غیر این صورت
 واحد Unit عملی

۳- مستقیم عملیات ϕ کار می‌کند تا راه دارد Unit عملی

۴- در نهایت راه دارد Unit خارج ~~Unit~~ ادی حروف نیاز است که
 * چنانچه در کشش نیاز است که به صورت بسته کار کنند در نتیجه نیاز به طراحی
 یک مد برای routing یکت حای داریم که تا Packet حای صورت بسته بین
 Unit حای متصل شوند

۱/ ۱/ * تا اینجا باب قرار می‌گیرد NAC آشنا کنیم. حال بخواهیم عملی این
 پیش بیاید این است که عملیات routing بین Unit حای به صورت
 اختار می‌باشد.

Unit 7: router
 packet: current unit -> next unit (dest: src)
 ...



این تست با طریقی خاص و با Packet انجام می شود و سپس
 Packet بر روی سبزه و آنرا با NOC میزنند (این بخش را میخوانند)

Packet های که بین Router ها در NOC منتقل می شوند
 اینها Flit نام دارند (Flow Control digit) که در NOC و اتصالات مختلف

از Flit ها می توان به وجود داشتن Flit ها مثل:
 Header Flit, Tail Flit, Payload Flit, Credit Flit, Routing Flit


Virtual channel Flit, Error Flit



اینها ۲ نوع خاص از Flit ها را میگویند
 Header Flit + Tail Flit

Header Flit → The Header Flit is the initial flit of a packet and contains control information such as

- + src & dest addresses,
- + routing information,
- + packet length
- + and etc.



(5-bit) src addr ←

(5-bit) dest addr ←

(data packet routing information) (5-bit) HF

Subject.

Date.


حفاظت و حاشیه، از مبدأ 5 به مقصد 4 چندین مسیر وجود دارد:

$5 \rightarrow 6 \rightarrow 4$

$5 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4$


حال فرضی ای به اینجا وجود دارد این است که 5 router از کجا بفهمد که این پلست دارد که کدام خروجی خود قرار دهد.
برای مدیریت این مسئله به سه عامل دیگر داخل router نیاز داریم:

1) routing unit که این عامل آدرس $src, dest$ را از Arbiter بگیرد و شماره خروجی (port #) ای که پلست باید روی آن قرار بگیرد را به Arbiter برمیگرداند.



Subject.
Date.

تک Crossbar switch ← عملکرد این کامپوزیت به این صورت است که
 { چند پورت ورودی }
 { چند پورت خروجی }
 و به واسطه سیمانی خاص (شکل) ورودی و خروجی را به پورت خروجی مناسب متصل می‌کند.




These Controlling signals come from the Arbiter.

C1 ← متن می‌کند Packet موجود در ایتر (کامپوزیت) دارد
 Adjacent Router 1 (①) شود.


C2 ← متن می‌کند Packet موجود در ایتر (کامپوزیت) دارد
 Adjacent Router 2 (②) شود.

* بطور کلی سه Router می تواند ساختار مشابه زیر را بسازد:



← از هر یک از این سه Router می توان Unit از NOC را برداشت و با ساختار مشابه زیر در یک واحد فیزیکی قرار داد:

Subject
Date



Router 5

Router 6

طبق این ساختار، ورودی به router به FIFO buffer می‌رسد و به یکت های ورودی داخل آن قرار می‌گیرند.
 (یعنی یکت های ورودی از Unit مجاور)
 حال فرض کنید Packet زیر در ابتدای FIFO1 قرار دارد.



dest = 4

از Unit 1 خارج شده
 و الان داخل Unit 5 قرار دارد

نکات مربوط به سیسزم سازی در Quartus II

Device: cyclone IV E - EP4CE6E22A7

کامپوننت - 4:1 MVX

RTL simulation → { Analysis & Elaboration +
RTL simulation + } فقط

ال

در این سیستم سازی هیچ خروجی تأخیر
دری در خروجی testbench وجود ندارد.

Cratelevel simulation (synthesis) → { Analysis & synthesis +
Filter/Place and route +
Timing Analysis +
EDA Netlist Writer + }

ال

* در این سیستم سازی خروجی testbench تأخیر را نشان می‌دهد
(Timing model: 1.2V - 1GHz)

$$t_{Pdr_out} = 8ns$$

$$t_{Pdr_out} = 9ns$$

۴۴ ~~گیت~~ ~~genetic~~ ~~توی~~ ~~گیت~~

کامپوشت register file \leftarrow
 * منطبق با gate level simulation max تا تأخیر حدوداً 4ns
 ، هنگام تغییر خروجی ، ارت.


اگر در خروجی ~~تغییر~~ ~~بیش~~ ~~پای~~ ، هنگام عملیات ~~در~~ ،
 دقت کم ، هنگام تغییر خروجی ~~بیش~~ glitch ~~در~~
 بیت های مختلف ، وجود می آید تا خروجی به حالت پایدار برسد.

(در صورت وجود)

* دقت کم در کمتر به جای مقدار Δ معمولاً ϕ در خروجی ظاهر می شود.

* دقت کم در زمان نمونه گیری از ~~genetic component~~ ،
~~مقدار~~ ~~genetic~~ موجود در $\{ \text{Component} + \}$
 $\{ \text{entity (default value)} + \}$


رابطه بین ~~تغییر~~ ~~بیش~~ ~~پای~~ و ~~تغییر~~ ~~بیش~~ ~~پای~~ ،
 و در EDA tool هنگام ~~تغییر~~ ~~بیش~~ ~~پای~~ ،




برای تعیین اینکه آیا $\{ \text{Var-Full}, \text{Var-empty} \}^*$ یا $\{ \text{next-Full}, \text{next-empty} \}$ را می‌توان به عنوان یک مقدار جاری در نظر گرفت یا نه، باید بررسی کرد که آیا اینها همیشه ثابت هستند یا نه. اگر ثابت باشند، می‌توان آنها را به عنوان مقدار جاری در نظر گرفت. در غیر این صورت، باید آنها را به عنوان متغیر در نظر گرفت.

برای تعیین اینکه آیا $\{ \text{reg-read-Ptr}, \text{reg-write-Ptr} \}$ یا $\{ \text{next-read-Ptr}, \text{next-write-Ptr} \}$ را می‌توان به عنوان یک مقدار جاری در نظر گرفت یا نه، باید بررسی کرد که آیا اینها همیشه ثابت هستند یا نه. اگر ثابت باشند، می‌توان آنها را به عنوان مقدار جاری در نظر گرفت. در غیر این صورت، باید آنها را به عنوان متغیر در نظر گرفت.

برای تعیین اینکه آیا $\{ \text{Var-Full}, \text{Var-empty} \}^*$ یا $\{ \text{next-Full}, \text{next-empty} \}$ را می‌توان به عنوان یک مقدار جاری در نظر گرفت یا نه، باید بررسی کرد که آیا اینها همیشه ثابت هستند یا نه. اگر ثابت باشند، می‌توان آنها را به عنوان مقدار جاری در نظر گرفت. در غیر این صورت، باید آنها را به عنوان متغیر در نظر گرفت.



در حالتی که sub-a, sub-b هر یک یک سیگنال مستقل هستند،
 حرکات را به صورت جدا با دو سیگنال two-segment پیاده سازی می کنند.
 و سپس با port mapping آنها را به هم متصل می کنند.




اما زمانی که sub-a جزئی از یک سیگنال دیگر باشد، ابتدا
 sub-a با دو سیگنال two-segment پیاده سازی می کنند و سپس
 دوباره state اصلی را به درستی sub-a در component از آن است.
 با دو سیگنال two-segment پیاده سازی می کنند.

(مثل Fifo-buffer)

Variable زمانی به کار می رود و سیگنال داخل process به کار می رود. Variable assignment به کار می رود.

از محاسبات انجام شده استفاده می کنند.
 (این کار با signal assignment قابل انجام است زیرا مقدار محاسبه شده در process به آن می رود و signal)



دین و دات و پش و پپ
 دین و دات و پش و پپ
 دین و دات و پش و پپ


if (src = dst)
 // packet is reached
 dst (src - row = dst - row)
 // move horizontally
 elif (src - col = dst - col)
 // move vertically
 else
 // do one step horizontally or vertically
 in correct direction


Routing unit

$\Phi = 0000 \quad 0001 \quad 0010 \quad 0011$
 $\leftarrow = 00100$
 $\wedge = 01000$
 $\vee = 01100$

$\rightarrow row \#$
 $\rightarrow col \#$

$01111 = 15$











Arbiter

next-state logic

state register

output logic





نقطه 1 \leftarrow فقط چورت 1 (route-1) از routing-unit پیاده سازی شده است.

نقطه 2 \leftarrow ~~دور~~ دورت سیم اولویت دهی (در arbiter) بر اساس اولویت Round Robin است.

یعنی این { Fifo-1 } و { Fifo-2 } به نوبت به دورت میزنند. (خود شماره 6 با state X2 در arbiter)


مبدأ 5) بیت اولی که با نرفی ایند arbiter در state X2 باشد، باید بلاک دورت و قیای Fifo-2 به مقصد X اولی میزنند.

reset = 0

X1	X2	X3		X1
$ref_1 \neq \phi$ $ref_2 \neq \phi$ $ref_3 \neq \phi$ $ref_4 \neq \phi$	$data_2 \leq 2$ $dst_2 \leq X$ $ref_2 \leq 1$ $x-is-read \leq 1$	$grant_2 = 1$ $ref_to_x = 1$ $data_x = 2$		
W1	W2	W3	W4	W1
$ref_1 \neq \phi$ $ref_2 \neq \phi$ $ref_3 \neq \phi$ $ref_4 \neq \phi$	$data_3 \leq 3$ $dst_3 \leq W$ $ref_3 \leq 1$ $w-is-read \leq 1$		$grant_3 = 1$ $ref_to_w = 1$ $data_w = 3$	
$grant_2 = \phi$ $ref_to_x = \phi$ $grant_3 = \phi$ $ref_to_w = \phi$	$grant_2 = \phi$ $grant_3 = \phi$	$grant_2 = 1$ $grant_3 = \phi$	$grant_2 = \phi$ $grant_3 = 1$	


$grant_2 = \phi$
 $ref_to_x = \phi$
 $grant_3 = \phi$
 $ref_to_w = \phi$

node-5




node-5-6

NEGAR NOTEBOOK



تاریخ :

موضوع :



node-5-6

