Co-processador da Transformada para o Codificador de Vídeo AV1

Apresentação Final

Miguel Inocêncio ${\it Mestrado\ Integrado\ em\ Engenharia\ Eletrónica\ e\ de\ Telecomunicações}$ 18/12/2019

Universidade de Aveiro Instituto de Telecomunicações



Apresentação Final

Codificador de Video AV1

Apresentação Final

Migual Inacinido

Mantado Integrado em Engenharia Eletrónica e de Telecomunicações

Co-processador da Transformada para o

elli.

- Aradeço a presença de todos
- Começo por uma breve introdução do contexto, nomeadamente o vídeo



Conteúdos

Introdução

Norma de Codificação de Vídeo AV1

Transformadas no AV1

Arquiteturas Propostas

Software

Hardware

Conclusões e Trabalho Futuro

2019-12-18

Apresentação Final

└─Conteúdos

lateodos de Video AVI
Tanaformada no AVI
Tanaformada no AVI
Anquistrano Propostas
Software
Hardmane
Concludes v Trabalho Futuro

- Começo por introdução do vídeo e sua utilização
- Introdução dos sistemas de codificação e suas transformadas
- arquiteturas Desenvolvidas
- Conclusões e trabalhos futuros

Apresentação Final └─Introdução

Introdução

Introdução

Consumo de Vídeo






Figura 1: Previsões da *Cisco* para evolução de tráfico IP

Apresentação Final └─Introdução

-Consumo de Vídeo



- Consumo de vídeo tem vindo a aumentar exponencialmente
- A Cisco prevê que para 2022 82% do tráfico IP esteja dedicado à vizualização de vídeo

Necessidade de Compressão de Vídeo





Figura 2: Exemplo de dados em vídeo HD

Apresentação Final └─Introdução

Necessidade de Compressão de Vídeo



- Enorme quantidade de dados gerados com a captura ou criação de vídeo
- Vídeo HD a 30 frames por segundo num espaço RGB de 8 bits por cor ocuparia 24GB em 5 minutos
- Para as resoluções que se desejam hoje em dia este problema seria ainda mais grave
- Necessidade de reduzir quantidade de informação precisa para reproduzir um vídeo

Codificação de Vídeo



Remoção de informação de sequência de imagens, mantendo a capacidade de reprodução

Apresentação Final Introdução

-Codificação de Vídeo

Remoção de informação de sequência de imagens, mantendo a capacidade de reprodução

Codificação de Vídeo

• Levou ao conceito de codificação de vídeo

Evolução da Codificação de Vídeo








Figura 3: Exemplo de interlaced scaning e logótipo do AV1

Apresentação Final -Introdução

-Evolução da Codificação de Vídeo



olução da Codificação de Vídeo

- Em prática desde os anos 40 com o interlaced scanning das televisões de raios catódicos
- Evolução do vídeo levou à evolução dos métodos de compressão (aumento da complexidade)
- Alliance for Open Media Video One ou AV1 apresenta grandes taxas de compressão, a custo de elevada complexidade
- Necessidade de software optimizado e arquiteturas de hardware eficientes

Norma de Codificação de Vídeo AV1

Apresentação Final
Norma de Codificação de Vídeo AV1

Norma de Codificação de Vídeo AV1

- Operação feita por codec
- Composto por codificador e descodificador
- Tem como princípio base a remoção de dados previsíveis, ou redundantes

Redundâncias





Figura 4: Espaciais




Figura 5: Psico-Visuais




Figura 6: Temporais




Figura 7: Código

Apresentação Final

Norma de Codificação de Vídeo AV1

—Redundâncias



- Apesar da evolução, os princípios de base continuam os mesmos
- 4 tipos de redundâncias, a maioria causadas pela interpretação do olho humano, exploradas em vários blocos do codificador
- Espaciais referentes à proximidade de pixeis proximos, explorada na Predição Intra
- Temporais referentes à semelhança de pixeis em imagens consecutiva, explorada na Predição Inter
- Psicovisuais referentes à perceção mais baixa da cor ou de detalhes, explorada com a sub-amostragem de cor e nos estágios de Transformada e quantização
- Código, não sendo referente à imagem ou perceção, mas à representação dos símbolos em domínio digital, explorada na codificação de entropia

Modelo Básico do Codificador






Figura 8: Modelo Básico de codificador

Apresentação Final

Norma de Codificação de Vídeo AV1

-- Modelo Básico do Codificador

- Processo começa com frame de entrada que é dividido em blocos
- Estágio de predição Intra ou Inter
- Bloco previsto subtraído por original
- Transformada é o foco do trabalho. avalia componentes de frequência
- Quantização avalia coeficientes de maior relevância para reconstrução de imagem
- codificador de entropia organiza símbolos segundo códigos de comprimento variável
- Loop de feedback para restaurar imagem do descodificador para uso nos estágios de predição
- Unidade de controlo escolhe quais as ferramentas de codificação a usar
- Descodificador faz operação inversa

Desempenho do AV1










Figura 9: Redução de Débito relativas ao H.264 [Moscow State *University*





-Desempenho do AV1

- Processo complexo, agravado em codificadores mais recentes
- Quanto mais opções de codificação, melhor a performance de compressão, mas maior o tempo de operação
- AV1 apresenta grandes poupanças em bit savings a custo de elevados tempos de operação
- Melhorias até 30% em relação ao HEVC ou VP9 (formatos de codificação recentes)

Desempenho do AV1








Figura 10: Tempo de codificação para a mesma qualidade [*Streaming Media Magazine*]





Desempenho do AV1

- Demora até 3 vezes mais em encodes da mesma qualidade
- Necessidade de implementações em hardware
- Motivação para o desenvolvimento desta dissertação

Transformadas no AV1

Apresentação Final

Transformadas no AV1

Transformadas no AV1

- Avanço para o estudo do software de referência
- objetivo de perceber funcionamento interno do estágio da Transformada
- Objetivo do estágio é decomposição em componentes de frequência

Interpretação com Imagens Base






Figura 11: Exemplo de decomposição de bloco em imagens base

Apresentação Final └─Transformadas no AV1

-Interpretação com Imagens Base



- Interpreção em imagens de base: um bloco original pode ser visto como a soma de diversos blocos com diferentes componentes de frequencia horizontal e/ou vertical
- Transformada vista como calculo da correlação entre imagem original e imagens base
- Conjunto de imagens base depende da transformada utilizada e do tamanho do bloco a transformar
- AV1 suporta blocos entre 4 e 64, incluíndo tamanhos rectangulares

Transformadas em Codificação de Vídeo






Figura 12: Separabilidade de transformadas 2D

- Transformada Discreta do Cosseno (DCT)
- Identidade (IDTX)
- Transformada Discreta Assimétrica do Seno (ADST)
- Flip ADST

Apresentação Final

Transformadas no AV1

-Transformadas em Codificação de Vídeo



- Bloco de duas dimensões implica transformação a duas dimensões
- Transformada pode ser feita em duas operações separáveis para linhas e colunas ou vice-versa
- Operações denominadas por kernels da Transformada
- AV1 suporta 3 tipos: Identidade, DCT e ADST que pode ser calculada direta ou inversamente
- Kernels podem ser utilizados independentemente na vertical ou horizontal

Transformada no AV1







Figura 13: Sequência de operações da Transformada no libaom

Apresentação Final └─Transformadas no AV1

—Transformada no AV1



- Diagrama de operação das transformadas no AV1
- Começa com a transformada vertical (colunas)
- Blocos de flip usados quando se pretende fazer a transformação com Flip-ADST
- Quando todas as colunas foram transformadas, segue para a transformação linha a linha
- Kernels representados pelos blocos T

Transformadas Inteiras






Figura 14: DCT no libaom





Figura 15: ADST no libaom

Apresentação Final └─Transformadas no AV1

—Transformadas Inteiras



- Coeficientes calculados com operações Inteiras de modo a simplificar calculo e evitar discrepâncias entre codificador e descodificador
- Métodos eficazes de calcular a DCT tem sido desenvolvidos
- AV1 aplica transformadas sequênciais com estágios de rotação
- Princípio aplicado também na ADST
- Simplifica implementações em hardware
- Cada coeficiente intermédio é calculado como função de dois dos calculados anteriormente e aproximações inteiras do cosseno
- Software de referencia permite aproximações com 10 a 16 bits

Opções de Codificação - Teste







Figura 16: Opções de Codificação

Apresentação Final □ Transformadas no AV1

Opções de Codificação - Teste



- Estágio da transformada controlado por:
 - Tamanho do bloco de transformação
 - kernel utilizado horizontal e verticalmente
 - nº de bits utilizado nas aproximações de cossenos

Opções de Codificação - Teste



Tabela 1: Sequencias usadas para teste

Resolução			Nama da Camiância	
Identificação	Altura	largura	Nome da Sequência	
CIF	288	352	Waterfall	
			Flower	
			Bridge Close	
HD	720	1280	Ducks take off	
			Parkrun	
			Shields	
FHD	1080	1920	Parkjoy	
			Dinner	
			Factory	
UHD	2160	3840	Into tree	
			Old Town Cross	
			Crowd Run	

Apresentação Final —Transformadas no AV1

Opções de Codificação - Teste

Opções de Codificação - Teste

Testes para saber quais as opções mais utilizadas:

- 12 vídeos de resoluções entre CIF e UHD
- Testar variação das opções com a qualidade do vídeo
- encode de qualidade constante com 3 objetivos distintos de qualidade

Tempo passado no estágio da transformada







Figura 17: Kernel Utilizado

Apresentação Final

Transformadas no AV1

Opções de Codific

Opções de Codificação - Resultados



- DCT é a mais utilizada
- Outros kernels só são utilizados em objetivos de qualidade mais elevados



2019-12-18




Figura 18: Tamanho de Vetor

Apresentação Final └─Transformadas no AV1 Opcide de Calificação - Bresidendo

Opções de Codificação - Resultados

- A dimensão mais comum é 4, e o seu uso aumenta com a qualidade pretendida
- Esperado, pois para uma dada area de imahem ser transformada com vetores de 1 por 4, tem que ser feitas mais trnaformações do que para vetores de dimensões superiores



2019-12-18




Figura 19: Kernel Simétrico

Apresentação Final └─Transformadas no AV1 Opcios de Codificação - Resultados

Opções de Codificação - Resultados

• É possível verificar a percentagem de ocurrencias para kernels simétricos (tamanho e kernel de colunas igual a tamanho e kernel de linhas)






Figura 20: Número de Bits Utilizados nas Aproximações do Cosseno

Apresentação Final
Transformadas no AV1

Opções de Codifi



Opções de Codificação - Resultados

- A maior parte das transformações usa 13 bits para as representações dos cossenos
- À medida que a qualidade aumenta, também aumenta o numero de bits no cosseno

Nº de bits dos Cossenos vs Distorção - Teste






Figura 21: Testes de codificação com diferentes bits nas aproximações de cosseno

Apresentação Final ≅ ☐Transformadas no AV1 Figure 21: Time de conflicție cur diferente în rea quaninquie

□Nº de bits dos Cossenos vs Distorção - Teste

- Poderá levar a pensar que o número de bits do cosseno influencia a qualidade da imagem
- Testes feitos para avaliar esta hipotese
- Testes de codificação forçando o número de bits utilizados nas aproximações dos cossenos, no codificador
- Descodificação feita com o descodificador de origem, que usa sempre
 12 bits
- Cálculo da Relação Sinal Ruído de Pico e comparar com os tres codificadores, para os tres objetivos de qualidade distintos

Nº de bits dos Cossenos vs Distorção - Resultados







Figura 22: Comparação Distorção com Número de Bits usados no Cosseno

Apresentação Final └─Transformadas no AV1




Nº de bits dos Cossenos vs Distorção -Resultados

- PSNR independente do número de bits utilizado no cosseno, para qualquer objetivo de qualidade
- Princípio de base para otimização do software de referencia
- Outros aspetos podem ser explorados para a otimização do software de referencia

Arquiteturas Propostas

Software



uiteturas	Propos	tas
ware		

• Foco na DCT pois seria a que causaria mais impacto na performance do encoder

Redução do Número de Bits








Figura 23: Operação implementada nas transformadas inteiras

$$\Delta_{10} = \frac{1-0}{2^{10}} \approx 0.98 \cdot 10^{-3}$$
 $M_{8bits} = 64 \ B \approx 0.2 \cdot M_{original}$
 $\Delta_{8} = \frac{1-0}{2^{8}} \approx 3.9 \cdot 10^{-3}$
 ψ
 $MSE_{8} = 16 \cdot MSE_{10}$





- Testar a hipótese da redução de complexidade pela redução do número de bits dos cossenos
 - Multiplicações mais simples
 - Número de Shifts reduzido
- Teste com 8 bits
- levaria à redução em 81% da memória utilizada para armazenamento destas aproximações
- Possibilidade de degradação da qualidade de imagem pois o Erro de Quantização Quadrático médio aumentaria em 16 vezes
- Repetição dos testes de distorção usando encoder com 8 bits e encoder original

Otimização do libaom








Figura 24: Comparação da distorção





• É possível verificar a percentagem de ocurrencias para kernels simétricos (tamanho e kernel de colunas igual a tamanho e kernel de linhas)

Otimização do libaom








Figura 25: Tempo de Codificação





- Redução de 3% no tempo de codificação:
 - Tracejado: Tempo de codificação com codificador original
 - Barras escuras: Tempo de codificação do codificador modificado
 - Barras claras: tempo da Transformada
 - Percentagem: Diferença percetual do tempo entre codificador original e codificador modificado

Arquiteturas Propostas

Hardware

Apresentação Final

Arquiteturas Propostas

Hardware

Arquiteturas Propostas

- Com o estudo do software de referencia feito
- Avanço para arquiteturas em hardware

Princípios de desenvolvimento







Figura 26: Estágios da DCT inteira

Apresentação Final

Arquiteturas Propostas

Hardware

Princípios de desenvolvimento



- Desenvolvimento foi feito em VHDL no Vivado da Xilinx
- Designs e sinteses feitas com objetivo de implementação em Artix 7
- Cada estágio é feito sequencialmente
- Estágios de somas simples e de Multiplicação, Soma e Shift

Princípios de desenvolvimento






Figura 27: Implementação de operação de software em hardware

Apresentação Final

—Arquiteturas Propostas

—Hardware

—Princípios de desenvolvimento



- em software é uma operação fácil, descrita numa linha de códigos
- em hardware tem que ser decomposta em três estágios diferentes
- controlado pelo flanco ascendente de um sinal de clock

Princípios de desenvolvimento







Figura 28: Inclusão de DCT4 na DCT8

Apresentação Final

Arquiteturas Propostas

Hardware

Princípios de desenvolvimento



- Operações das DCTs mais pequenas são contidas nas DCTs de maiores dimensões
- Comportamento replica-se para os restantes tamanhos
- Permite repetição de hardware, simplificando o desenvolvimento




Figura 29: Implementação em hardware da DCT4 Apresentação Final └─Arquiteturas Propostas └─Hardware



- Arquitetura mais simples
- Ativada por sinal de enable
- Estágios internos controlados por sinal de enable
- Quando terminam estágio intermédio geram validação da saída
- Pipeline de estágios feito com interligação dos sinais de validação de saída de um estágio com o enable do próximo





Figura 30:


DCT8

Implementação

Apresentação Final -Arquiteturas Propostas -Hardware




- Segue o mesmo molde da arquitetura anterior, mas DCT4 é incluída internamente
- validOut dependente do ultimo estágio interno, bem como da DCT4



Apresentação Final

☐—Arquiteturas Propostas
☐—Hardware




- As restantes transformadas seguem o mesmo design
- Interligando todos com um multiplexer de seleção do output obtém-se a seguinte arquitetura
- Permite cálculo dos 5 tamanhos de transformada em paralelo
- Repetição de hardware causa que seja uma arquitetura de dimensões elevadas com muita utilização lógica

Primeira arquitetura - Resultados



Tabela 2: Resultados de utilização lógica da primeira arquitetura em família Artix 7

Tamanho da DCT	Utilização Lógica		
	Slice LUTs	Slice Registers	
4	1125	636	
8	2428	2087	
16	7103	5702	
32	19148	14257	
64	45996	34146	
Wrapper	75805	58370	






- Tamanhos superiores ocupam muita área
- Arquitetura de tamanho elevado, devido à repetição de hardware

Primeira arquitetura - Resultados




Tabela 3: Frequência de operação necessária para codificação em tempo real a 30 imagens por segundo

Resolução	Frequência (MHz)
$\textbf{1280} \times \textbf{720}$	83
$\textbf{1920} \times \textbf{1080}$	187
$\textbf{3840} \times \textbf{2160}$	746
$\textbf{7680} \times \textbf{4320}$	2986



Primeira arquito	Primeira arquitetura - Resultados		
Tabela 3: Frequently and a 30 imager		ão necessária para codific	cação em tempo
-	Resolução	Frequência (MHz)	
	Resolução 1280 × 720	Frequência (MHz)	
	1280 × 720	83	

- Velocidade do Sistema dependente da transformada mais lenta (DCT64), que demora 22 ciclos de relógio
- Considerando que um frame seria codificado com blocos de transformação quadrados, é possivel calcular a frequencia de operação minima necessária para codificar vídeo de uma dada resolução com uma frame rate específica
- Para resoluções HD e FHD o sistema poderia facilmente atingir a frequencia necessaria (dependendo da implementação)
- Para reoluções mais altas não se pode dizer o mesmo
- Necessidade de arquiteturas com elevado grau de paralelismo




Divisão de blocos

Figura 32:

da DCT

Apresentação Final -Arquiteturas Propostas -Hardware



- De forma a ocupar menos área, é possível construir uma arquitetura sem repetição de hardware
- Divisão das DCTs em duas partes
 - P1 com primeiro estágio de soma e rotação
 - P2 com restantes estágios, e metade dos coeficientes
- arquitetura fica com tamanho semelhante a DCT64




Figura 33: Segunda arquitetura para o kernel da DCT

Apresentação Final
☐ Arquiteturas Propostas
☐ Hardware



- Aplicando às restantes DCTs é possível obter a seguinte arquitetura
- Entradas seguem para uma das fases P1, consoante o sinal de seleção

Segunda arquitetura - Resultados



Tabela 4: Resultados de utilização lógica da segunda arquitetura em família Artix 7

Bloco	Utilização Lógica		
	Slice LUTs	Slice Registers	
DCT4	1077	507	
DCT8_P1	709	257	
DCT8_P2	1064	717	
DCT16_P1	1285	513	
DCT16_P2	3860	2150	
DCT32_P1	3064	1025	
DCT32_P2	9090	5624	
DCT64_P1	6123	2049	
DCT64_P2	22344	14000	
Wrapper	50039	32352	

Apresentação Final

Resultados

Apresentação Final

Arquiteturas Propostas

Hardware

Segunda arquitetura - Resultados



- Ocupa dois terços da implementação anterior
- Apenas permite calculo de um dos tamanhos pois parte do software está sempre utilizado
- Menos adaptada ao uso em encoder complexo, pois não permite paralelização de opções de codificação

Implementação Nexys 4





Figura 34: Placa Nexys 4 da Digilent




Figura 35: Diagrama de blocos implementado

Apresentação Final

Arquiteturas Propostas

Hardware

Implementação Nexys 4



- Ultimo passo desta dissertação foi a integração da segunda arquitetura num design com Microblaze, num kit de hardware Nexys 4 da Digilent
- Micro-Processador ARM usado em ferramentas da Xilinx
- Prova de conceito para codificador completo

Implementação Nexys 4 - Resultados




$$f_{Max} = 101.9 \, MHz$$

Tabela 5: Frame rate máximo obtido na implementação com Nexys 4

 $P = 50 \, mW$

Tamanho de Bloco	Resolução			
ramanno de bioco	$\textbf{1280} \times \textbf{720}$	$\textbf{1920} \times \textbf{1080}$	$\textbf{3840} \times \textbf{2160}$	$\textbf{7680} \times \textbf{4320}$
4 × 4	37	16	4	1
8×8	44	20	5	1
$\textbf{16}\times\textbf{16}$	63	28	7	2
$\textbf{32} \times \textbf{32}$	98	44	11	3
64×64	161	71	18	4





- Vivado estima uma frequencia máxima de operação de aproximadamente 102 MHz
- 50 mW de potência consumida
- Frame rates baixos neste hardware, apesar do funcionamento ser o Esperado
- Justifica-se a necessidade de implementações em ASIC, capazes de frequencias de clock mais elevadas

Conclusões e Trabalho Futuro

Conclusões



- ✓ Estudo *libaom* e identificação de características exploráveis
- ✓ Otimização do Software de referência
 - Redução em 81% da memória utilizada nas aproximações do cosseno
 - Prova da possibilidade de usar 8 bits sem impacto na qualidade da codificação
- ✓ Construção de arquiteturas em hardware para o kernel da DCT
 - Duas implementações distintas
- ✓ Implementação em Nexys 4
 - Prova de conceito em Codificador Completo

Apresentação Final Conclusões e Trabalho Futuro Conclusões

✓ Estudo libacom e identificação de características explorávei: ✓ Otimização do Software de referência. · Reducijo em 81% da memória utilizada nas annovimaçõe

· Prova da possibilidade de usar 8 bits sem impacto na qualidade da codificação

✓ Construção de arquiteturas em hardware para o kernel da DCT · Duas implementações distintas ✓ Implementação em Nexys 4


. Prova de conceito em Codificador Completo

- Objetivos atingidos
- Otimização do software de referência com estudo das características de codificação do AV1
- Contrução de arquiteturas de hardware funcionais para a DCT, e implementação prática da segunda

Trabalho Futuro



- → Integração dos restantes kernels
- → Teste com *libaom* em FPGA
- → Síntese para ASIC



- Integração dos restantes kernels
- Teste da arquitetura de hardware com libaom em FPGA com interface com muita largura de banda (PCIE por exemplo)
- Sintese para ASIC para obter frequencia máxima de operação

Obrigado!

Obrigado!

_

Discussão

Co-processador da Transformada para o Codificador de Vídeo AV1

Miguel Oliveira Inocêncio

Professor Armando Pinho Presidente do Júri Professor Pedro Assunção Arguente Principal Professor António Navarro Orientador Apresentação Final
—Conclusões e Trabalho Futuro

Discussão

Co-processador da Transformada para o Codificador de Vídeo AV1

Miguel Oliveira Inocêncio

Professor rmando Pinho residente do Júri

Professor no Pedro Assunçã

Professor o António Nava Il Orientador

_