# Homework07

# 1(改编自COD\_CH,P343,5.16)

如5.7节所述,虚拟内存使用页表来跟踪虚拟地址到物理地址的映射。本题显示了在访问地址时必须如何更新页表。以下数据构成了在系统上看到的虚拟字节地址流。假设有4KiB页,一个4表项全相联的TLB,使用严格的LRU替换策略。如果必须从磁盘中取回页,请增加下一次能取的最大页码:

十进制	4669	2227	13916	34587	48870	12608	49225
十六进制	0x123d	0x08b3	0x365c	0x871b	0xbee6	0x3140	0xc049

# TLB

有效位	标签	物理页号	上次访问时间间隔
1	0xb	12	4
1	0x7	4	1
1	0x3	6	3
0	0x4	9	7

### 页表

索引	有效位	物理页号/在磁盘中
0	1	5
1	0	在磁盘中
2	0	在磁盘中
3	1	6
4	1	9
5	1	11
6	0	在磁盘中
7	1	4
8	0	在磁盘中
9	0	在磁盘中
a	1	3
b	1	12

## (1)对于上述每一次访问,列出

- 本次访问在TLB会命中还是失效
- 本次访问在页表中会命中还是失效

- 本次访问是否会造成缺页错误
- TLB的更新状态

可以参考表1,后续三、四问可以在此基础上加入tag和index等字段

表上有些空没有可以不填(例如TLB命中, page和page Fault可以空着)

- (2)重复(1), 但这次使用16KiB页而不是4KiB页。拥有更大页大小的优势是什么?有什么缺点?
- (3)重复(1),但这次使用4KiB页和一个两路组相联TLB。(两路组相联TLB四个表项,前两个一组,索引为0,后两个一组,索引为1)
- (4)重复(1),但这次使用4KiB页和一个直接映射TLB。(直接映射TLB四个表项从上到下的索引依次为0,1,2,3)
- (5)讨论为什么CPU必须使用TLB才能实现高性能。如果没有TLB,如何处理虚拟内存访问?

-				$\frac{1}{1}$ 4/3	2 代表 🖯	云江伊州	L天用 2	₹
Address		TLB	Page	Page Fault	2 代表-最近使用且关用 2次.  TLB			
		H/M	H/M		Valid	LRU order	tag	Physical Page
0x123d	ı	M	H	Y		1/0 3/0 2/0 4/1	b 7 3	12 4 6 13
0x08b3	0	M	Н	17		4/1 2/0 1/6 3/1	7 3 1	5 4 6 13
0x365c	3	Н	/	/	) ( ) !	3/1 1/0 4/1 2/1	0 7 3 1	5 4 6 13
0x871b	8	M	Н	Y	/ / /	2/1 4/1 3/1 1/1	0 8 3	5 14 13
0xbee6	b	M	Н	N	1	1/1 3/1 2/1 4/2	8 8 8	5 14 6 12
0x3140	3	Н	/	/	 	1/1 2/1 4/2 3/2	0 8 3 b	5 14 6 12
0xc049	С	<b>^</b>	M	Y	1	4/2 1/1 3/1 2/1	C & 33 b	15 14 6 12

				表1				
	Vitual Page	TLB H/M	Page H/M	Page Fault	TLB			
Address					Valid	LRU order	tag	Physical Page
0x123d	0	W	Н	N	; ;	1/0 3/6 2/0 4/1	7 3 0	12 4 6 5 12
0x08b3	0	Н	/	/	, , ,	1/0 3/0 2/0 4/2	b 7 3	12 4 6 5
0x365c	O	Н	/	/	1	1/0 3/0 2/0 4/3	6 7 3	12 46
0x871b	2	$\wedge$	Н	Y	! ! !	4/1 2/0 1/0 3/3	7 3 0	13
0xbee6	2	Н	/	/	/	4/2 2/0 (/0 3/3	2 7 3 0	13 4 6 5
0x3140	0	Н	/	/	/ / /	3/2 2/0 1/0 4/4	7 3 0	13 4 6 8
0xc049	3	Н	/	1	/	2/2 1/0 4/1 2/4	7 3	13 4 6

好外:提高TLB命中率.加快存取速度. 坏外:降低物理内存利用率.更易产置碎片.

0 b 12 4 7 4 1 1 3 6 3 4 9 7

(3). 表1 TLB TLB Vitual Page Page Address LRU Physical Page H/M H/M Fault Valid tag order Page 1/0 3/0 2/0 4/1 4/1 1 /0 3/1 1/0 2/1 1/0 2/1 1/1 1246 3546356635643564256425642 6730073001300140014501 Y Н M0x123d 1  $\mathcal{M}$ 0 Н Ν 0x08b3 3 M H 0x365c M 8  $\Upsilon$ 0x871b H  $\mathcal{M}$ 1/1 2/1 3/1 4/2 1/1 4/2 2/2 4/2 4/2 1/1 2/2 b H M  $\mathcal{M}$ 0xbee6 3 H 0x3140 / / 4 5 6 Υ.  $\mathcal{M}$ M0xc049

				衣口				
Address	Vitual TLB Page H/M	TLD	Dago	Page Fault	TLB			
		H/M	Page H/M		Valid	LRU order	tag	Physical Page
0x123d	I	~	Н	Υ.	)       	3	0 3 4	12 13
0x08b3	б	$\sim$	Н	1	,	1432	3 40	13
0x365c	3	W	Н	N	1	1 3 2 1	0 0 3 0 2	13
0x871b	8	W	Н	Y.	<i>'</i>	4	3	14 13 6
0xbee6	b	$\wedge$	Н	N	,	3 2 1 4	2 0 3 2	14 13 6 12
0x3140	3	W	Н	N	<i>} !</i>	4321	2003	13
0xc049	C	W	M	Y		4213	3 0	15 13 6

2年 (5)如果TLB的话几乎每1次座拟内存访问都需要经过一次页表再经过一次 磁盘访问,累积起来四话性舒将下降

### 2(改编自COD\_CH,P345,5.24)

本题研究具有写缓冲区的处理器的cache控制器的控制单元。使用图5-39的有限状态自动机作为设计有 限状态自动机的起点。假设cache控制器用于5.9.3节描述的简单直接映射cache(图5-39),但你需要再添 加一个容量为1个块的写缓冲区。

回忆一下,写缓冲区的目的是作为临时存储器,这样处理器就不必等待脏块失效的两次内存访问。它不 是在取新块之前写回脏块,而是缓冲脏块并立即开始读取新块。然后,在处理器工作时再将脏块写入主 存。

- (1) 如果处理器在从写缓冲区将块写回主存时发出一个命中cache的请求,会发生什么?
- (2) 如果处理器在从写缓冲区将块写回主存时发出一个cache失效的请求,会发生什么?
- (3) 设计一个有限状态自动机以启用写缓冲区




图5.39

- (1) coche 仍新满足这个清末,即使正在发生写回; (2) coeche 需要其辞真到写回完成。
- (3) 知道.

### 3(改编自唐书, P151, 4.17、4.18)

- (1) 写出1100、1101、1110、1111对应的海明码(按偶配原则,高位在右边,低位在左边)
- (2) 已知接受到的海明码(按偶配原则配置,高位在右边,低位在左边)为1100100、1100111、1100000、1100001,检查上述代码是否出错?第几位出错?

## 注:如果觉得高位写在右边不方便,可以说明一下写在左边也是可以的,但是要注意所有位置的顺序

(1) 波核变码为AI,A2,A4. (2) 设 SI,S2,S3用作核变. S3 S2 SI 代数统证.

SSI = AI & A3 & AS & A7 S2 = A2 & A3 & A6 & A7 S3 = A4 & AS & A6 & A7

A2 = A3 \ A6 \ A7 A4 = A5 \ A6 \ A7 1100 -> 0 111100 1101 -> 1010101 1110 -> 0010110 1111 -> 111111

CAI = A3 @ A5 @ A7

某磁盘转速为10000转/分,平均寻道时间是6ms,磁盘传输速率是20MB/s,磁盘控制器延迟为0.2ms,读取一个4KB的扇区所需平均时间约为多少?

平均旋转延迟= 1000 % / 5  $\Rightarrow 6ms/ 套. <math>\Rightarrow 3ms/ 套$  传输时间: 4kB/20MB/s = 0.2ms. 平均时间= 6+3+0.2+0.2=9.4ms