

Laboratorio 9 - Electrónica Digital 1

- Ejercicio 1 - Flip Flop tipo D de 1 bit

Este ejercicio consistió en la construcción de un Flip Flop tipo D de 1 bit, el cual debía contar con un enable, que al estar encendido, permitiera pasar la señal de entrada. A partir de este Flip Flop tipo D de 1 bit, se partió para la construcción de un Flip Flop tipo D de 2 y 4 bits.

```
Ejercicio1.v x Ejercicio2.v Ejercicio3.v Ejercicio4.v Ejercicio5.v
Ejercicio1 > Ejercicio1.v
1 // Luis Pedro Molina Velásquez
2 // Carné 18822 - Sección 12
3 // Laboratorio 9
4 // Ejercicio 1 - Flip Flops tipo D
5
6 // Flip Flop tipo D de 1 bit
7 module FFD1B(input wire D, input wire clk, input wire reset, input wire enable, output reg Q);
8
9     always @ (posedge clk or posedge reset) begin
10         if (reset)
11             Q <= 1'b0;
12         else if (enable)
13             Q <= D;
14         end
15
16 endmodule
17
18 // Flip Flop tipo D de 2 bits
19 module FFD2B(input wire [1:0]D, input wire clk, input wire reset, input wire enable, output [1:0]Q);
20     FFD1B FFD1B_1 (D[0], clk, reset, enable, Q[0]);
21     FFD1B FFD1B_2 (D[1], clk, reset, enable, Q[1]);
22 endmodule
23
24 // Flip Flop tipo D de 4 bits
25 module FFD4B(input wire [3:0]D, input wire clk, input wire reset, input wire enable, output [3:0]Q);
26     FFD2B FFD2B_1 (D[1:0], clk, reset, enable, Q[1:0]);
27     FFD2B FFD2B_2 (D[3:2], clk, reset, enable, Q[3:2]);
28 endmodule
```

Módulo Flip Flop tipo D

```
Ejercicio1.tbv x Ejercicio2.tbv Ejercicio3.tbv Ejercicio4.tbv Ejercicio5.tbv
Ejercicio1 > Ejercicio1.tbv
5
6 module testbench ();
7
8 // Flip Flop tipo D de 4 bits
9 reg [3:0]D;
10 reg clk, reset, enable;
11 wire [3:0]Q;
12
13 FFD4B ffd4b (D, clk, reset, enable, Q);
14
15 initial begin
16     clk = 1;
17     forever #1 clk = ~clk;
18 end
19
20 initial begin
21     #1
22     $display(" ");
23     $display(" Ejercicio 1 - Flip Flops tipo D");
24     $display(" ");
25     $display(" Reset Enable D | Q ");
26     $display("-----|-----");
27     $monitor(" %b %b %b | %b", reset, enable, D, Q);
28     #1 reset = 0; enable = 0; D = 4'b0000;
29     #1 reset = 1; enable = 0; D = 4'b0000;
30     #1 reset = 0; enable = 0; D = 4'b0001;
31     #1 reset = 0; enable = 1; D = 4'b1000;
32     #1 reset = 0; enable = 0; D = 4'b0110;
33     #1 reset = 0; enable = 0; D = 4'b0001;
34     #1 reset = 0; enable = 0; D = 4'b0101;
35     #1 reset = 0; enable = 1; D = 4'b1001;
36     #1 reset = 0; enable = 1; D = 4'b0110;
37     #1 reset = 0; enable = 1; D = 4'b0001;
38     #1 reset = 0; enable = 1; D = 4'b0011;
39     #1 reset = 1; enable = 0; D = 4'b0100;
40     #1 reset = 0; enable = 1; D = 4'b1000;
41 end
42
43 initial
44     #25 $finish;
45
46 initial
47     begin
48         $dumpfile("Ejercicio1.tb.vcd");
49         $dumpvars(0, testbench);
50     end
51 end
```

Módulo testbench Flip Flop tipo D

Ejercicio 1 - Flip Flops tipo D			
Reset	Enable	D	Q
0	0	0000	xxxx
1	0	0000	0000
0	0	0001	0000
0	1	1000	0001
0	0	0110	0001
0	0	0001	0001
0	0	0101	0001
0	1	1001	0101
0	1	0110	0101
0	1	0001	0110
0	1	0011	0110
1	0	0100	0000
0	1	1000	0000
0	1	1000	1000

Tabla 1




Diagrama de timing - Flip Flop tipo D

- Ejercicio 2 - Flip Flop tipo T de 1 bit

Este ejercicio consistió en la construcción de un Flip Flop tipo T de 1 bit, basado en la estructura de un Flip Flop tipo D de 1 bit. El funcionamiento de dicho Flip Flop consiste en ir variando con los flancos de reloj siempre que el enable esté activado, con una duración de 2 flancos, es decir, 1 periodo. En este caso la señal de entrada es $\sim Q$.

```
Ejercicio2 > Ejercicio2.v
1 // Luis Pedro Molina Velásquez
2 // Carné 18822 - Sección 12
3 // Laboratorio 9
4 // Ejercicio 2 - Flip Flop tipo T
5
6 // Flip Flop tipo D de 1 bit
7 module FFD1B (input wire D, input wire clk, input wire reset, input wire enable, output reg Q);
8
9     always @ (posedge clk or posedge reset) begin
10         if (reset)
11             Q <= 1'b0;
12         else if (enable)
13             Q <= D;
14     end
15
16 endmodule
17
18 // Flip Flop tipo T de 1 bit
19 module FFT1B (input wire clk, input wire reset, input wire enable, output Q);
20     FFD1B ffd1b (~Q, clk, reset, enable, Q);
21
22 endmodule
```


Módulo Flip Flop tipo T

```
Ejercicio2 > Ejercicio2.tb.v
5
6 module testbench ();
7
8     reg clk, reset, enable;
9     wire Q;
10
11     FFT1B ffft1b (clk, reset, enable, Q);
12
13     initial begin
14         clk = 1 ;
15         forever #1 clk = ~clk ;
16     end
17
18     initial begin
19
20         #1
21         $display (" ");
22         $display(" Ejercicio 2 - Flip Flop tipo T");
23         $display(" ");
24         $display(" Reset Enable | Q ");
25         $display("-----|-----");
26         $monitor(" %b %b | %b", reset, enable, Q);
27         reset = 0 ; enable = 0 ;
28         #1 reset = 1 ; enable = 0 ;
29         #1 reset = 0 ; enable = 1 ;
30         #1 reset = 0 ; enable = 0 ;
31         #1 reset = 0 ; enable = 0 ;
32         #1 reset = 0 ; enable = 1 ;
33         #1 reset = 0 ; enable = 1 ;
34         #1 reset = 0 ; enable = 1 ;
35         #1 reset = 0 ; enable = 1 ;
36         #1 reset = 1 ; enable = 0 ;
37         #1 reset = 0 ; enable = 0 ;
38         #1 reset = 0 ; enable = 1 ;
39         #1 reset = 0 ; enable = 1 ;
40         #1 reset = 0 ; enable = 1 ;
41
42     end
43
44     initial
45         #30 $finish;
46
47     initial
48     begin
49         $dumpfile("Ejercicio2_tb.vcd");
50         $dumpvars(0, testbench);
51     end
```

Módulo testbench Flip Flop tipo T

Ejercicio 2 - Flip Flop tipo T

Reset	Enable	Q
0	0	x
1	0	0
0	1	0
0	0	0
0	1	1
0	1	0
1	0	0
0	0	0
0	1	1
0	1	0
0	1	1
0	1	0
0	1	1
0	1	0
0	1	1
0	1	0
0	1	1
0	1	0



Flip Flop tipo T

Tabla 2




Diagrama de timing - Flip Flop tipo T

- Ejercicio 3 - Flip Flop tipo JK

Este ejercicio consistió en la construcción de un Flip Flop tipo JK de 1 bit. Al igual que en el anterior, se partió de un Flip Flop tipo D de 1 bit. El funcionamiento de este Flip Flop es el siguiente:

- ❑ $J \text{ y } K = 0 \rightarrow Q = \text{Mantiene su valor anterior}$
- ❑ $J = 1 \text{ y } K = 0 \rightarrow Q = 1$
- ❑ $J = 0 \text{ y } K = 1 \rightarrow Q = 0$
- ❑ $J \text{ y } K = 1 \rightarrow Q = \text{El valor de } Q \text{ va alternando en cada flanco de reloj. } Q \rightarrow \sim Q$

```

Ejercicio1.v Ejercicio2.v Ejercicio3.v X Ejercicio4.v Ejercicio5.v
Ejercicio3 > Ejercicio3.v
1 // Luis Pedro Molina Veldsquez
2 // Carné 18822 - Sección 12
3 // Laboratorio 9
4 // Ejercicio 3 - Flip Flop tipo JK
5
6 // Flip Flop tipo D de 1 bit
7 module FFD1B (input wire D, input wire clk, input wire reset, input wire enable, output reg Q);
8
9     always @ (posedge clk or posedge reset) begin
10         if (reset)
11             Q <= 1'b0;
12         else if (enable)
13             Q <= D;
14         end
15     endmodule
16
17 // Flip Flop tipo JK de 1 bit
18 module FFJK1B (input wire clk, input wire reset, input wire enable, input wire J, input wire K, output Q);
19
20     wire NK, NQ, JaNQ, NKaQ, D;
21     not (NK, K);
22     not (NQ, Q);
23     and (JaNQ, J, NQ);
24     and (NKaQ, NK, Q);
25     or (D, JaNQ, NKaQ);
26
27     FFD1B ffd1b (D, clk, reset, enable, Q);
28
29 endmodule
30

```

Módulo Flip Flop JK

[illegible]

Módulo testbench Flip Flop JK

- Ejercicio 4 - Buffer triestado

Este ejercicio consistió en la construcción de un Buffer Triestado de 4 bits. El funcionamiento es básicamente que cuando el enable esté activado, la señal de entrada pasa a ser la señal de salida, pero cuando el enable está apagado, la señal de salida esta en alta impedancia.

```
Ejercicio4 > Ejercicio4.v
1 // Luis Pedro Molina Velásquez
2 // Carné 18822 - Sección 12
3 // Laboratorio 9
4 // Ejercicio 4 - Buffer triestado de 4 bits
5
6 module Buffer3_1B (A, enable, Y);
7 input [3:0]A; input enable;
8 output reg [3:0]Y;
9
10 always @ (*)
11     if (enable) begin
12         Y<=A;
13     end
14     else begin
15         Y <=4'bzzzz;
16     end
17
18 endmodule
```

Módulo Buffer triestado

```
Ejercicio4 > Ejercicio4_tb.v
1 // Luis Pedro Molina Velásquez
2 // Carné 18822 - Sección 12
3 // Laboratorio 9
4 // Ejercicio 4 - Buffer triestado de 4 bits
5
6 module testbench();
7
8     reg [3:0]A; reg enable;
9     wire [3:0]Y;
10
11     Buffer3_1B buffer3_1b(A, enable, Y);
12
13
14     initial begin
15
16         #1
17         $display(" ");
18         $display(" Ejercicio 4 - Buffer Triestado ");
19         $display(" ");
20         $display(" Enable Input A | Output Y ");
21         $display("-----|-----");
22         $monitor(" %b      %b | %b", enable, A, Y);
23         enable = 0 ; A = 4'b0000 ;
24         #1 enable = 0 ; A = 4'b1100 ;
25         #1 enable = 0 ; A = 4'b1111 ;
26         #1 enable = 1 ; A = 4'b0100 ;
27         #1 enable = 1 ; A = 4'b1011 ;
28         #1 enable = 0 ; A = 4'b1100 ;
29         #1 enable = 0 ; A = 4'b1100 ;
30         #1 enable = 1 ; A = 4'b1110 ;
31
32     end
33
34     initial
35     #15 $finish;
36
37     initial
38     begin
39         $dumpfile("Ejercicio4_tb.vcd");
40         $dumpvars(0, testbench);
41     end
42
43
44 endmodule
```

Módulo testbench Buffer triestado

Ejercicio 4 - Buffer Triestado

Enable	Input A	Output Y
0	0000	zzzz
0	1100	zzzz
0	1111	zzzz
1	0100	0100
1	1011	1011
0	1100	zzzz
1	1110	1110

Tabla 4




Diagrama de timing - Buffer triestado

- Ejercicio 5 - Implementación de memoria ROM

Este ejercicio consistió en la construcción de una memoria ROM de 7 bits de entrada y 13 bits de salida para luego implementarla con ciertos parámetros. En este caso, básicamente era darle una instrucción a la memoria, es decir, indicarle la localidad requerida para que la memoria nos desplegara lo que sea que estuviera en dicha localidad. Se utilizó un casex, con el propósito de tener la posibilidad de asignarle don't cares (x) a los módulos de la memoria y que fuera capaz de interpretarlos.

```

Ejercicios > Ejercicios_5
Ejercicios_5.vv Ejercicios_5_tbv
Ejercicios > Ejercicios_5
1 // Luis Pedro Molina Velásquez
2 // Carné 18822 - Sección 12
3 // Laboratorio 9
4 // Ejercicio 5 - Implementación de memoria ROM
5
6 module ROM_implementation (input wire enable, input wire [6:0]Input, output reg [6:0]Output);
7
8     always @(enable or Input)begin
9         Output <= 0 ;
10        if (enable)
11
12            casex (Input)
13                7'bxxxxxx0: Output <= 13'b1000000001000;
14                7'b00001x1: Output <= 13'b0100000001000;
15                7'b00000x1: Output <= 13'b1000000001000;
16                7'b00011x1: Output <= 13'b1000000001000;
17                7'b00010x1: Output <= 13'b1000000001000;
18                7'b0010xx1: Output <= 13'b1000000001000;
19                7'b0011xx1: Output <= 13'b1000000001000;
20                7'b0100xx1: Output <= 13'b0011010000010;
21                7'b0101xx1: Output <= 13'b0011010000100;
22                7'b0110xx1: Output <= 13'b0110101000000;
23                7'b0111xx1: Output <= 13'b1000000111000;
24                7'b1000x11: Output <= 13'b0100000001000;
25                7'b1000x01: Output <= 13'b1000000001000;
26                7'b1001x11: Output <= 13'b1000000001000;
27                7'b1001x01: Output <= 13'b1000000001000;
28                7'b1010xx1: Output <= 13'b0100000001000;
29                7'b1011xx1: Output <= 13'b1011011100000;
30                7'b1100xx1: Output <= 13'b0100000001000;
31                7'b1101xx1: Output <= 13'b0000000001001;
32                7'b1110xx1: Output <= 13'b0011100000010;
33                7'b1111xx1: Output <= 13'b1011110010000;
34
35            endcase
36
37        end
38
39    endmodule

```

Módulo de memória ROM

```

1 // Exercise 5 - Implementation of memory ROM
2
3 // Create 2048 - Address 12
4 // Exercise 5 - Implementation of memory ROM
5
6 module testbench();
7
8 reg enable; reg [6:0]input;
9 wire [6:0]output;
10
11 ROM_implementation rom_1(enable, input, output);
12
13 initial begin
14
15     #1
16     $display(" ");
17     $display("Ejercicio 5 - Implementacion de memoria ROM ");
18     $display("");
19     $display("enable   input   | output ");
20     $display("-----|-----");
21     monitor("M0  | M0' enable, input, output);
22     enable = 0; input = 7'b0000000;
23     #1 enable = 1; input = 7'b0000000;
24     #1 enable = 1; input = 7'b0000001;
25     #1 enable = 1; input = 7'b0000010;
26     #1 enable = 1; input = 7'b0000011;
27     #1 enable = 1; input = 7'b0000100;
28     #1 enable = 1; input = 7'b0000101;
29     #1 enable = 1; input = 7'b0000110;
30     #1 enable = 1; input = 7'b0000111;
31     #1 enable = 1; input = 7'b0001000;
32     #1 enable = 1; input = 7'b0001001;
33     #1 enable = 1; input = 7'b0001010;
34     #1 enable = 1; input = 7'b0001011;
35     #1 enable = 1; input = 7'b0001100;
36     #1 enable = 1; input = 7'b0001101;
37     #1 enable = 1; input = 7'b0001110;
38     #1 enable = 1; input = 7'b0001111;
39     #1 enable = 1; input = 7'b0010000;
40     #1 enable = 1; input = 7'b0010001;
41     #1 enable = 1; input = 7'b0010010;
42     #1 enable = 1; input = 7'b0010011;
43     #1 enable = 1; input = 7'b0010100;
44     #1 enable = 1; input = 7'b0010101;
45     #1 enable = 1; input = 7'b0010110;
46     #1 enable = 1; input = 7'b0010111;
47     #1 enable = 1; input = 7'b0011000;
48     #1 enable = 1; input = 7'b0011001;
49     #1 enable = 1; input = 7'b0011010;
50     #1 enable = 1; input = 7'b0011011;
51     #1 enable = 1; input = 7'b0011100;
52     #1 enable = 1; input = 7'b0011101;
53     #1 enable = 1; input = 7'b0011110;
54     #1 enable = 1; input = 7'b0011111;
55
56 end
57
58 initial
59 #100 $finish;
60
61 initial begin
62     $dumpfile("Ejercicio_5b.vcd");
63     $dumpvars(0, testbench);
64 end
65
66 endmodule

```

Módulo testbench memoria ROM

Ejercicio 5 - Implementacion de memoria ROM

Enable	Input	Output
0	000000	000000
1	xxxxxx0	0001000
1	0000101	0001000
1	0101010	0001000
1	00000x1	0001000
1	00011x1	0001000
1	00001x1	0001000
1	0011xx1	0001000
1	00011x1	0001000
1	0010xx1	0001000
1	0100xx1	0000010
1	0110xx1	0100000
1	0101xx1	0000100
1	1001x01	0001000
1	0111xx1	0111000
1	1001x11	0001000
1	1000x11	0001000
1	1110xx1	0000010
1	1000x01	0001000
1	1010xx1	1000010
1	1101xx1	0001001
1	1011xx1	1100000
1	1100xx1	0001000
1	0010xx1	0001000
1	0110xx1	0100000
1	xxxx1xx	0001000
1	0000xx1	0001000
1	xx10xx1	0001000
1	10x10x1	0001000
1	1x10xx1	1000010
1	1xx1xx1	0001000
1	11x1x01	0001001

Tabla 5



Diagrama de timing - Memoria ROM