
Flip-Flop

Differenza rispetto ai latch

- A differenza dei latch, i flip flop <u>cambiano il loro stato soltanto</u> <u>consequentemente a impulsi del clock</u>
- · Nello specifico, un flip flop può reagire:
- · a un fronte di salita o di discesa del segnale di clock
- oppure, può <u>campionare gli input su un fronte (es. discesa)</u>, e poi produrre <u>l'uscita sull'altro (es. salita)</u>. Questa realizzazione viene detta master-slave
- Un flip flop <u>ha un ingresso addizionale per l'impulso del clock</u>, indicato con Ck



Flip-Flop S-R

- · Simile a un latch S-R
- S=1 setta l'output Q a 1
- R=1 resetta l'output Q a 0
- La differenza rispetto al latch è solo nel fatto che Q può cambiare soltanto in seguito di un fronte di clock attivo

Flip Flop S-R


s	R	Ck	Q	
-		O.K	~	S Q
Χ	Х	-	\mathbf{Q}_0	
0	^	•	0-	k or I
U	U		\mathbf{Q}_0	—
0	1	↑	0	->Ck
Ū	•	1	Ŭ	
1	0	1	1	
				~
1	1	1	N/A	


Possibili operazioni:


S = R = 0 nessun cambiamento


S = 1, R = 0 setta Q a 1 (<u>uscita HIGH dopo il fronte di salita di Ck</u>) S = 0, R = 1 resetta Q a 0 (<u>uscita LOW dopo il fronte di salita di Ck</u>)


S = R = 1 non consentito
























Discussione




- Output non corretti se gli input cambiano mentre il clock è basso.
- A t4, S=1 e R=0, quindi P diventa 1.
- · S va a 0 prima di t5, ma P non cambia
- · Quindi a t5 Q sale a 1 quando il clock sale.
- Ciò è inconsistente (rispetto al flip flop edge-triggered) perché il flip-flop cambia di stato mentre S=R=0

D Flip-Flop (edge-triggered)

- · Due ingressi, D (dati) e Ck (clock)
- A differenza <u>del latch D, l'output cambia soltanto in risposta</u> al segnale di clock
 - · L'ingresso clock è indicato mediante una piccola freccia
- Flip flop triggerato dal fronte di salita (rising edge / positive edge): l'output cambia quando il clock passa da 0 a 1
- Flip flop triggerato dal fronte di discesa (falling edge / negative edge): l'output cambia quando il clock passa da 1 a 0
- · Indicato da un cerchietto sull'ingresso

Flip Flop D





$D Q_0$	Q
0 0	0
0 1	0
1 0	1
1 1	1


Tabella di verità


Equazione caratteristica:

Q = D













Flip-Flop J-K


- Il flip-flop J-K rappresenta una <u>versione estesa del</u> <u>flip-flop S-R</u>
- Tre ingressi (J, K, Ck)
- · J corrisponde a S, K corrisponde a R
- A differenza del flip-flop S-R, <u>l'applicazione di un segnale 1 simultaneo a J e K è consentito e causa il cambiamento di stato (toggle) dopo il prossimo segnale di clock attivo
 </u>































Flip Flop T (toggle)

- · Utile per costruire contatori
- · Un input T alto cambia lo stato del flip-flop
- · Un input T basso lascia lo stato inalterato
- · Input triggerato sul fronte di discesa del clock

$$\begin{array}{c|cccc} T & Q & Q^{+} \\ \hline 0 & 0 & 0 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 & 0 \\ \end{array}$$
 Q+= TQ' + T'Q = T XOR Q








Temporizzazione Flip-Flop

Ritardo di propagazione

Specificato per i <u>tempi di salita e discesa degli output</u>
Equivale al tempo che intercorre <u>tra il 50% del livello di</u>
clock e il 50% del livello dell'output





Il ritardo di propagazione tipico per la famiglia 74AHC (CMOS) è <u>4</u> <u>ns</u>. Sono tuttavia disponibili famiglie di porte più veloci

Nel caso di input asincroni...

Un ulteriore ritardo di propagazione è il tempo richiesto agli output **per reagire ad input asincroni**, di nuovo misurato rispetto ai livelli 50%.


Nella famiglia 74AHC è sotto i 5ns





Tempi di Set-up e Hold

Tempi richiesti affinché un dato di ingresso (es. D) si trovi in un determinato livello prima (**set-up**) e dopo (**hold**) la transizione del clock in maniera tale da essere *intercettato dal flip-flop*



Altre caratteristiche

- · Frequenza massima di clock
- · Minima dimensione di un impulso di trigger
- Dissipazione energetica (prodotto del voltaggio fornito e della corrente media richiesta)

Semplici applicazioni dei flip-flop

Data storage

I flip flop sono disposti su linee dati paralleli e sincronizzati con un unico clock

I dati sono memorizzati fino al successivo impulso di clock




Divisione frequenza

Per dividere la frequenza di un clock basta connettere più flip flop in sequenza con configurazione toggle

Un flip-flop divide f_{in} per 2, due flip-flop dividono f_{in} per 4 (etc.).

In ogni caso l'output ha un duty cycle del 50%



dividere la frequenza significa aumentare il periodo