# Circuiti sequenziali

# Circuiti Sequenziali

- L'output dipende <u>non solo dagli input correnti, ma anche da</u> quelli precedenti
- Il circuito <u>"ricorda" qualcosa circa la storia passata</u> degli input
- · In altri termini, è dotato di uno stato
- · Tipicamente, ciò si realizza con un meccanismo a feedback
  - Un circuito è dotato di <u>feedback se almeno uno dei gate</u>
     ha l'uscita connessa all'ingresso di qualche altro gate
     dello stesso livello (e viceversa) in maniera tale da <u>creare</u>
     un circuito chiuso

# 

Elementi di memorizzazione di base

# Elementi di memorizzazione di base

### Latch

- · Ingressi sensibili al livello del segnale (LOW / HIGH)
- · Uscite possono cambiare più volte in un ciclo di clock
- · L'uscita cambia mentre il clock è attivo
- · Riferiti come circuiti sequenziali asincroni


### Flip Flop

- · Ingressi sensibili a fronti di salita o di discesa del segnale
- · Le uscite cambiano una sola volta in corrispondenza di un ciclo di clock
- · L'uscita cambia alla transizione del clock
- · Riferiti come circuiti sequenziali sincroni


# Elementi di memorizzazione di base


Sia i latch che i flip-flop usano un meccanismo a <u>feedback</u> per memorizzare le informazioni

# Esempio Cosa produrrebbe questo circuito?




# Esempio di circuito con feedback





Circuiti stabili, ma non è possibile modificare il loro stato

# S=1, R=0 Uscita va a 1 e resta a 1




- · L'uscita diventa 1 e resta stabilmente a 1
- · Che succede se riporto S a 0?

# Modifichiamolo leggermente...



- · Supponiamo che l'uscita del circuito sia 0
- · Che succede se applico 1 a S e 0 a R?

### S=0, R=0 L'uscita non cambia



- · L'uscita non cambia
- · Proviamo ora a settare gli ingressi S=0, R=1

### S=0, R=1 L'uscita va a 0



- · L'uscita va a 0
- · Che succede se riporto R a 0?


### Il circuito <u>reagisce ad impulsi</u> <u>temporanei 1-0 oppure 0-1 su S e R,</u>

"memorizzando" rispettivamente il valore 1 oppure il valore 0

Quando gli ingressi tornano a 0, non cambia nulla nelle uscite...

R e S stanno quindi per Reset e Set.. Reset riporta l'uscita a zero

### S=0, R=0 L'uscita non cambia




- · L'uscita resta a 0
- quindi...


# Configurazione Crossover del Latch

- In realtà il latch non è disponibile nella forma mostrata in precedenza
- Nei comuni latch, le due porte NOR sono collegate in una configurazione incrociata "crossover" in maniera tale da <u>produrre due uscite</u>, <u>Q e Q'</u>

### Latch

- · Elemento di memoria volatile dotato di due stati stabili (bistabile)
- · Forma basilare di memoria
- · Un latch S-R (Set-Reset) è il latch più comune
- Può essere realizzato con **porte NOR** (risponde a ingressi attivi HIGH)
- Può essere realizzato con porte NAND (risponde a ingressi attivi LOW)





corrisponde a OR con ingressi negati per uno dei due teoremi di De Morgan

NAND

NOR Active-HIGH Latch

NAND Active-LOW Latch


### Latch: Funzionamento


Il latch S-R active-HIGH è in condizioni stabili (latched) quando entrambi gli ingressi sono LOW.


Assumiamo che il latch si trovi inizialmente nello stato RESET (Q = 0) e che entrambi gli input siano LOW (0).


Per effettuare un SET del latch (Q=1), applichiamo un segnale temporaneo (impulso) HIGH all'ingresso S, lasciando R a LOW.


Per effettuare un RESET del latch (Q = 0), applichiamo un impulso HIGH all'ingresso R, lasciando S a LOW.















# In pratica...

Il ritardo delle due porte NOR non è mai esattamente lo stesso, quindi il risultato potrebbe non essere deterministico...

# Comportamento non consentito...





# Comportamento del latch

SR	Q
0 0	Q <sub>0</sub>
0 1	0
1 0	1
11	Non consentito

Q<sub>0</sub>: stato corrente Q: stato futuro


- Se S = 1 (Set), Q = 1
- Se R = 1 (Reset), Q = 0
- Se S = R = 0, Q =  $Q_0$  (nessun cambiamento)
- S = R = 1 è una condizione di ingresso non valida






# **Applicazione**

Un pulsante applica un impulso alto momentaneo, e l'uscita (led) resta accesa...



# **Applicazione**


Un pulsante applica un impulso alto momentaneo, e l'uscita (led) resta accesa...




# **Gated Latch**

Variante del latch SR

Dotato di input Enable (EN) che deve essere HIGH per consentire al latch di reagire agli ingressi S e R.




Timing diagram (Q parte LOW):



## D Latch

Variante del latch S-R


Combina gli ingressi S e R in un unico ingresso D:



Regola base: Q segue D quando EN è attivo


S e R non sono mai uguali contemporaneamente


# Gated D Latch costruito con porte NAND e Latch S-R



# Tabella di Verità


Quando EN è LOW, non vi sono cambiamenti sugli output





Si suppone ritardo nullo delle porte

# Equazione caratteristica



 $Q = En' \cdot Q_0 + En \cdot D$