

# Projet PARM

Processeur Polytech-ARM Cortex-M

B. Miramond

Polytech Nice


# Objectif du module

- Comprendre les mécanismes matériels essentiels de l'informatique.
- Comprendre l'organisation de l'ordinateur autour de l'élément central, le processeur.
- Pour cela, étudier les différentes couches qui structurent la machine et la philosophie de son utilisation.
- Comprendre l'interface entre le logiciel et le matériel

## En pratique

- Etudier le jeu d'instruction ARM v7
- Réaliser un simulateur de processeur ARM à travers le **projet P-ARM** : *Polytech ARM-based embedded processor*
- *Concevoir la chaîne permettant de passer d'un code logiciel à son exécution matérielle sur le sous-ensemble d'instructions étudié*

# Organisation du système embarqué



# Objectifs du projet P-ARM

## *Polytech ARM-based embedded processor*

Concevoir une version allégée du processeur  
ARM Cortex-M0

1. Utilisation d'un éditeur de circuits numériques
2. Conception matérielle
3. Génération de code binaire depuis l'assembleur,  
voire depuis du code C
4. Validation par simulation
5. Test de déploiement sur FPGA

# Constituer les groupes !

4 personnes par groupe, dont 1 chef d'équipe.

Ré-organisation des efforts du groupe en fonction de l'avancement.



Inscriptions des équipes projets :

<https://lms.univ-cotedazur.fr>

Soutenance la première semaine de janvier:

- 15 minutes par groupe (10 min. de prés. / 5 min. de questions)
- 15 planches maximum
- Présentation des parties du projet
- Présentation des résultats de tests avec des exemples
- Répétitions obligatoires

# Architecture du processeur P-ARM



Fichiers de démarrage du projet disponibles sur :  
[lms.univ-cotedazur.fr](http://lms.univ-cotedazur.fr)

# Logiciel / Matériel

## Assembleur / C


```
pgcd:
while: cmp R1,R2
      bne do
      b endwhile
do:
if:    cmp R1,R2
      bhi then
      b else
then:  sub R1,R1,R2
      b endif
else:  sub R2,R2,R1
endif: b while
endwhile:
      mov pc,R14
```

0x2345 4569  
0x0124 4828  
0x2839 4018  
0x3282 0294  
...

Fichier binaire d'initialisation des  
mémoires pour Logisim  
+  
Désassembleur



Initialisation de  
la mémoire  
dans Logism

## Architecture / Simulation



Simulation

Déploiement et Tests



FPGA (possible mais hors  
sujet)

# Chaîne de compilation / simulation

1


input.c

```
Int main (){  
    Return 0;  
}
```

gcc / scilang



Input.s



input.s

```
ADD r0, r1, #4  
CMP r0, #4
```

Assembleur



output.hex


```
v2.0 raw  
b088 230a 9300  
2300 9304 de07
```

2

vector.txt

output.hex

3






# Architecture générale

## 2. Contrôleur

## 3. Chemin de données



# 4 Types d'instructions

- a) Shift, add, sub, mov,
  - 7 instructions
- b) Data Processing,
  - 16 instructions
- c) Load/Store,
  - 2 instructions
- d) Branch
  - 1 instruction

Table A5-1 16-bit Thumb instruction encoding

opcode	Instruction or instruction class
00xxxx	<i>Shift (immediate), add, subtract, move, and compare on page A5-128</i>
010000	<i>Data processing on page A5-129</i>
010001	<i>Special data instructions and branch and exchange on page A5-130</i>
01001x	Load from Literal Pool, see <i>LDR (literal)</i> on page A7-254
0101xx	<i>Load/store single data item on page A5-131</i>
011xxx	
100xxx	
10100x	Generate PC-relative address, see <i>ADR</i> on page A7-197
10101x	Generate SP-relative address, see <i>ADD (SP plus immediate)</i> on page A7-193
1011xx	<i>Miscellaneous 16-bit instructions on page A5-132</i>
11000x	Store multiple registers, see <i>STM, STMLA, STMEA</i> on page A7-422
11001x	Load multiple registers, see <i>LDM, LDMIA, LDMFD</i> on page A7-248
1101xx	<i>Conditional branch, and supervisor call on page A5-134</i>
11100x	Unconditional Branch, see <i>B</i> on page A7-207

Code d'instruction		Catégorie A	Catégorie B	Catégorie C	Catégorie D
00 XX XX	Shift, add, sub...	1			
01 00 00	Data processing		1		
01 10 XX	Load/Store			1	
11 01 XX	Branch				1

# Type a) Shift, add, sub, mov

The encoding of Shift (immediate), add, subtract, move, and compare instructions is:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	opcode													

Page 128 de la doc  
ARM,

page 28 de la doc du  
projet PARM

Table A5-2 16-bit shift (immediate), add, subtract, move and compare encoding

opcode	Instruction	See
000xx	Logical Shift Left <sup>a</sup>	<i>LSL (immediate)</i> on page A7-298
001xx	Logical Shift Right	<i>LSR (immediate)</i> on page A7-302
010xx	Arithmetic Shift Right	<i>ASR (immediate)</i> on page A7-203
01100	Add register	<i>ADD (register)</i> on page A7-191
01101	Subtract register	<i>SUB (register)</i> on page A7-450
01110	Add 3-bit immediate	<i>ADD (immediate)</i> on page A7-189
01111	Subtract 3-bit immediate	<i>SUB (immediate)</i> on page A7-448
100xx	Move	<i>MOV (immediate)</i> on page A7-312
101xx	Compare	<i>CMP (immediate)</i> on page A7-229
110xx	Add 8-bit immediate	<i>ADD (immediate)</i> on page A7-189
111xx	Subtract 8-bit immediate	<i>SUB (immediate)</i> on page A7-448

# Type b) Data Processing

Page 129 de la doc ARM,

page 31 de la doc du projet  
PARM

The encoding of data processing instructions is:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	opcode									

Table A5-3 16-bit data processing instructions

opcode	Instruction	See
0000	Bitwise AND	<i>AND (register)</i> on page A7-201
0001	Exclusive OR	<i>EOR (register)</i> on page A7-239
0010	Logical Shift Left	<i>LSL (register)</i> on page A7-300
0011	Logical Shift Right	<i>LSR (register)</i> on page A7-304
0100	Arithmetic Shift Right	<i>ASR (register)</i> on page A7-205
0101	Add with Carry	<i>ADC (register)</i> on page A7-187
0110	Subtract with Carry	<i>SBC (register)</i> on page A7-380
0111	Rotate Right	<i>ROR (register)</i> on page A7-368
1000	Set flags on bitwise AND	<i>TST (register)</i> on page A7-466
1001	Reverse Subtract from 0	<i>RSB (immediate)</i> on page A7-372
1010	Compare Registers	<i>CMP (register)</i> on page A7-231
1011	Compare Negative	<i>CMN (register)</i> on page A7-227
1100	Logical OR	<i>ORR (register)</i> on page A7-336
1101	Multiply Two Registers	<i>MUL</i> on page A7-324
1110	Bit Clear	<i>BIC (register)</i> on page A7-213
1111	Bitwise NOT	<i>MVN (register)</i> on page A7-328

# Type c) Load/Store

The encoding of Load/store single data item instructions is:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
opA						opB									

Table A5-5 16-bit Load/store instructions

opA	opB	Instruction	See
0101	000	Store Register	<a href="#">STR (register) on page A7-428</a>
0101	001	Store Register Halfword	<a href="#">STRH (register) on page A7-444</a>
0101	010	Store Register Byte	<a href="#">STRB (register) on page A7-432</a>
0101	011	Load Register Signed Byte	<a href="#">LDRSB (register) on page A7-286</a>
0101	100	Load Register	<a href="#">LDR (register) on page A7-256</a>
0101	101	Load Register Halfword	<a href="#">LDRH (register) on page A7-278</a>
0101	110	Load Register Byte	<a href="#">LDRB (register) on page A7-262</a>
0101	111	Load Register Signed Halfword	<a href="#">LDRSH (register) on page A7-294</a>
0110	0xx	Store Register	<a href="#">STR (immediate) on page A7-426</a>
0110	1xx	Load Register	<a href="#">LDR (immediate) on page A7-252</a>
0111	0xx	Store Register Byte	<a href="#">STRB (immediate) on page A7-430</a>
0111	1xx	Load Register Byte	<a href="#">LDRB (immediate) on page A7-258</a>
1000	0xx	Store Register Halfword	<a href="#">STRH (immediate) on page A7-442</a>
1000	1xx	Load Register Halfword	<a href="#">LDRH (immediate) on page A7-274</a>
1001	0xx	Store Register SP relative	<a href="#">STR (immediate) on page A7-426</a>
1001	1xx	Load Register SP relative	<a href="#">LDR (immediate) on page A7-252</a>

Page 131 de la doc ARM,

page 36 de la doc du projet  
PARM

# Type d) Branch

Page 128 de la doc ARM,

page 38 de la doc du projet  
PARM

The encoding of conditional branch and supervisor call instructions is:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	1	opcode											

Table A5-8 Branch and supervisor call instructions

opcode	Instruction	See
not 111x	Conditional branch	<a href="#">B on page A7-207</a>
1110	Permanently UNDEFINED	<a href="#">UDF on page A7-471</a>
1111	Supervisor call	<a href="#">SVC on page A7-455</a>

# e) Miscellaneous (Stack management)

Nécessaire uniquement si vous compilez votre code depuis le C plutôt que depuis l'assembleur.

Page 132 de la doc ARM,  
page 37 de la doc du projet PARM

The encoding of miscellaneous 16-bit instructions is:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	opcode											

Table A5-6 Miscellaneous 16-bit instructions

opcode	Instruction	See
0110011	Change Processor State	<a href="#">CPS on page B5-731</a>
00000xx	Add Immediate to SP	<a href="#">ADD (SP plus immediate) on page A7-193</a>
00001xx	Subtract Immediate from SP	<a href="#">SUB (SP minus immediate) on page A7-452</a>
0001xxx	Compare and Branch on Zero	<a href="#">CBNZ, CBZ on page A7-219</a>
001000x	Signed Extend Halfword	<a href="#">SXTB on page A7-461</a>
001001x	Signed Extend Byte	<a href="#">SXTB on page A7-459</a>
001010x	Unsigned Extend Halfword	<a href="#">UXTB on page A7-500</a>
001011x	Unsigned Extend Byte	<a href="#">UXTB on page A7-498</a>
0011xxx	Compare and Branch on Zero	<a href="#">CBNZ, CBZ on page A7-219</a>
010xxxx	Push Multiple Registers	<a href="#">PUSH on page A7-350</a>
1001xxx	Compare and Branch on Nonzero	<a href="#">CBNZ, CBZ on page A7-219</a>
101000x	Byte-Reverse Word	<a href="#">REV on page A7-363</a>
101001x	Byte-Reverse Packed Halfword	<a href="#">REV16 on page A7-364</a>
101011x	Byte-Reverse Signed Halfword	<a href="#">REVSH on page A7-365</a>
1011xxx	Compare and Branch on Nonzero	<a href="#">CBNZ, CBZ on page A7-219</a>
110xxxx	Pop Multiple Registers	<a href="#">POP on page A7-348</a>
1110xxx	Breakpoint	<a href="#">BKPT on page A7-215</a>
1111xxx	If-Then, and hints	<a href="#">If-Then, and hints on page A5-133</a>


# Jeu d'instructions PARM

Description	Instruction	UAL code	Bits																Flags							
			Operands		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	C	V	N	Z		
Logical Shift Left	LSL	S	To be completed																							
Logical Shift Right	LSR	S																								
Arithmetic Shift Right	ASR	S																								
Shift, add, sub, mov																										
Add register	ADD	S																								
Subtract register	SUB	S																								
Add 3-bit immediate	ADD	S																								
Subtract 3-bit immediate	SUB	S																								
Move	MOV	S	<Rd>	<Rm>			0	0	1	0	0		0	opcode												
Data processing							0	1	0	0	0	0	opcode													
Bitwise AND	AND	S	<Rdn>	<Rm>			0	1	0	0	0	0	0	0	0	Rm	Rdn			*	*					
Exclusive OR	EOR	S	<Rdn>	<Rm>			0	1	0	0	0	0	0	0	0	1	Rm	Rdn			*	*				
Logical Shift Left	LSL	S	To be completed																							
Logical Shift Right	LSR	S																								
Arithmetic Shift Right	ASR	S																								
Add with Carry	ADC	S																								
Subtract with Carry	SBC	S																								
Rotate Right	ROR	S																								
Set Flags on bitwise AND	TST																									
Reverse Substrucs from 0	RSB	S																								
Compare Registers	CMP																									
Compare Negative	CMN																									
Logical OR	ORR	S																								
Multiply Two Registers	MUL	S																								
Bit Clear	BIC	S																								
Bitwise NOT	MVN	S																								
Load / Store																										
Store Register	STR		To be completed																							
Load Register	LDR																									
Miscellaneous 16-bit instructions																										
Add Immediate to SP	ADD																									
Subtract Immediate from SP	SUB																									
Conditional Branch	B																									
égalité	BEQ																									
différence	BNE																									
retenue	BCS																									
pas de retenue	BCC																									
négatif	BMI																									
positif ou nul	BPL																									
dépassement de capacité	BVS																									
pas de dépassement de capacité	BVC																									
supérieur (non signé)	BHI																									
inférieur ou égal (non signé)	BLS																									
supérieur ou égal (signé)	BGE																									
inférieur (signé)	BLT																									
supérieur (signé)	BGT																									
inférieur ou égal (signé)	BLE																									
toujours vrai	B ou BAL		<label>				1	1	0		1	1	1	0												



# Code de commande de l'ALU

F3 F2 F1 F0	Opération	Instructions
0 0 0 0	A and B	AND
0 0 0 1	A xor B	EOR
0 0 1 0	B << shift	LSL
0 0 1 1	B >> shift	LSR
0 1 0 0	B >> shift (arith)	ASR
0 1 0 1	A + B + Cin	ADC
0 1 1 0	A – B + Cin – 1	SBC
0 1 1 1	B >> shift (rot)	ROR
1 0 0 0	A and B	TST
1 0 0 1	0 – B	RSB
1 0 1 0	A – B	CMP
1 0 1 1	A + B	CMN
1 1 0 0	A or B	ORR
1 1 0 1	A * B	MUL
1 1 1 0	A and not B	BIC
1 1 1 1	Not B	MVN



# Codes opérations de l'ALU

Sur Registres principalement :

Sur immédiat principalement :

opcode	Instruction	See
000xx	Logical Shift Left <sup>a</sup>	<a href="#">LSL (immediate) on page A7-298</a>
001xx	Logical Shift Right	<a href="#">LSR (immediate) on page A7-302</a>
010xx	Arithmetic Shift Right	<a href="#">ASR (immediate) on page A7-203</a>
01100	Add register	<a href="#">ADD (register) on page A7-191</a>
01101	Subtract register	<a href="#">SUB (register) on page A7-450</a>
01110	Add 3-bit immediate	<a href="#">ADD (immediate) on page A7-189</a>
01111	Subtract 3-bit immediate	<a href="#">SUB (immediate) on page A7-448</a>
100xx	Move	<a href="#">MOV (immediate) on page A7-312</a>
101xx	Compare	<a href="#">CMP (immediate) on page A7-229</a>
110xx	Add 8-bit immediate	<a href="#">ADD (immediate) on page A7-189</a>
111xx	Subtract 8-bit immediate	<a href="#">SUB (immediate) on page A7-448</a>


opcode	Instruction	See
0000	Bitwise AND	<a href="#">AND (register) on page A7-201</a>
0001	Exclusive OR	<a href="#">EOR (register) on page A7-239</a>
0010	Logical Shift Left	<a href="#">LSL (register) on page A7-300</a>
0011	Logical Shift Right	<a href="#">LSR (register) on page A7-304</a>
0100	Arithmetic Shift Right	<a href="#">ASR (register) on page A7-205</a>
0101	Add with Carry	<a href="#">ADC (register) on page A7-187</a>
0110	Subtract with Carry	<a href="#">SBC (register) on page A7-380</a>
0111	Rotate Right	<a href="#">ROR (register) on page A7-368</a>
1000	Set flags on bitwise AND	<a href="#">TST (register) on page A7-466</a>
1001	Reverse Subtract from 0	<a href="#">RSB (immediate) on page A7-372</a>
1010	Compare Registers	<a href="#">CMP (register) on page A7-231</a>
1011	Compare Negative	<a href="#">CMN (register) on page A7-227</a>
1100	Logical OR	<a href="#">ORR (register) on page A7-336</a>
1101	Multiply Two Registers	<a href="#">MUL on page A7-324</a>
1110	Bit Clear	<a href="#">BIC (register) on page A7-213</a>
1111	Bitwise NOT	<a href="#">MVN (register) on page A7-328</a>

# Comparaison des instructions travaillant sur registre et sur immédiat


Opcod	Inst	Opcod	Inst
000xx	LSL I	0000	AND
001xx	LSR I	0001	EOR
010xx	ASR I	0010	LSL
01100	ADD R	0011	LSR
01101	SUB R	0100	ASR
01110	ADD I3	0101	ADC
01111	SUB I3	0110	SBC
100xx	MOV I	0111	ROR
101xx	CMP I	1000	TST
110xx	ADD I8	1001	RSB
111xx	SUB I8	1010	CMP
		1011	CMN
		1100	ORR
		1101	MUL
		1110	BIC
		1111	MVN

B. Miramond - Polytech Nice  
Sophia


# ARITHMETIC LOGIC UNIT




# REGISTER FILE



# CONTROL UNIT




# Central Processing Unit



# Architecture générale

2. Contrôleur

3. Chemin de données






# Architecture générale

## 2. Contrôleur


## 3. Chemin de données



# Architecture générale

## 2. Contrôleur


## 3. Chemin de données




# Architecture générale

## 2. Contrôleur

## 3. Chemin de données



# Répartition des tâches



# Rôles de chaque partenaire

1. ALU (Hardware)	2. Contrôleur (Hardware)	3. Chemin de données (Hardware)	4. Assembleur (Software)	Tests et Validation
Réaliser les blocs d'opérateurs arithmétiques et logiques	Lecture instruction depuis la mémoire de programme	Mouvement de registre à registre	Parser un fichier assembleur	Intégration de tous les composants
Générer les Flags	Décoder les instructions et générer les signaux de commande du chemin de données	Lecture mémoire de données  Ecriture en mémoire de données	Générer le fichier binaire à charger dans la mémoire d'instruction de logisim	Validation par simulation manuelle
	Calcul d'adresse de la prochaine instruction	Envoie d'adresse pour les lectures / écritures	Générer le fichier binaire à charger dans la mémoire de données de logisim	Puis tests automatiques par vecteurs de tests

# Organisation du travail

(Proposition à adapter)

## **7 séances dédiées :**

- 1) Introduction (Décodeur 7-segments)
- 2) Projet 1 — (ALU)
- 3) Projet 2 — (ALU + Banc de registres + Control + ASM)
- 4) Projet 3 — (Mem + Tests + Control + ASM)
- 5) Projet 4 — (Tests + Control + ASM)
- 6) Intégration, validation HW / SW séparées
- 7) Intégration, validation HW + SW
- 8) Soutenance => Janvier

# A chaque séance

Chaque groupe aura 15 -20 min d'encadrement alternativement avec l'encadrant

Pour cela, à chaque séance vous devez avoir rempli les 3 planches qui suivent en début de discussion :

- Qui fait quoi ?
- Ou en est chaque partie ?
- Questions et difficultés

# 1. Qui fait quoi ?

Séances	S 1	S 2	S 3	S 4	S 5	S 6	S 7
ALU		ALL					
BdR							
Mem							
Controler							
ASM							
Code C							
Tests							
Integration							
Presentation							



## 2. Ou en est chaque partie ?

Séances	Pas commencé	Commencé mais difficultés rencontrées	En cours	Bien avancé	Terminé
ALU					
BdR					
Mem					
Controler					
ASM					
Code C					
Tests					
Integration					
Presentation					

# 3. Questions & Difficultés

Etapes de travail	Insuffisant	En cours	Bien	Terminé
Compréhension générale				
Outils utilisés				
Mise en œuvre				
Jeu d'instructions				
Tests et validation				

# Notation du projet

## (cf. fichier sur moodle)

Notation du projet P-ARM

TOTAL de points  
(notation sur 22,  
note max : 20)

20,00		7 Points		1 Points		1 Point		1 Point		7 Points		4 Points		4 Points		2 Points
Parties du projet	Projet complet	5	Assembleur	1	ALU	1	Chemin de données	1	Contrôleur	4	Validation	4,00	Présentation / Soutenance	4,00	Bonus	0
SASM	Instructions A prise en charge	1	Langage :		Flags :				Unité fonctionnelle sur instructions A	1	Tests unitaires (-1/0/+1)	1,00	Effort pédagogique et explication du fonctionnement du processeur (-1/0/+1)		1	
	Instructions B prise en charge	1			Multiplication :				Unité fonctionnelle sur instructions B	1	Jeux de test utilisés (-1/0/+1)	1,00	Présentation des résultats (-1/0/+1)		1	
LDR	Instructions C prise en charge	1							Unité fonctionnelle sur instructions C	1	Démonstration de validation du processeur complet	1,00	Analyse et critique du travail final (-1/0/+1)		1	
B	Instructions D prise en charge	1							Unité fonctionnelle sur instructions D	1	Démonstration de validation de la chaîne assembleur-processeur	1,00	Travail collectif (-1/0/+1)		1	
SP en bonus	Instructions d'allocation de données prise en charge	1														

Si non précisé à noter sur 1 point

Parties obligatoires

-1 si non traité