
Bascules et éléments mémorisants


B. Miramond

Exemple de circuit avec rétroaction



 Problème de stabilité dans les signaux électriques


Exemple de circuit avec rétroaction



- Problème de stabilité dans les signaux électriques
- Introduction d'éléments mémorisant

Types de circuits séquentiels

- Synchrones les changement sur les sorties ne sont autorisés qu'à des instants déterminés par une horloge globale.
- Asynchrones les changements arrivent à chaque changement d'évènement sur les entrées.



Types de circuits séquentiels

- Circuits séquentiels synchrones
 - Tous les signaux sont synchronisés sur l'horloge
 - Les mémoires répondent sur requêtes uniquement sur les fronts d'activation de l'horloge
 - L'unité de mémorisation élémentaire est la bascule synchrone ou flip-flop
 - Les circuits peuvent être conçus en utilisant des méthodes de synthèse systématiques

Types de circuits séquentiels

- Circuits séquentiels asynchrones
 - Les sorties dépendent uniquement de l'ordre de changements des entrées
 - Ils sont basés sur les délais de propagation des parties combinatoires
 - L'unité de mémorisation élémentaire est la bascule asynchrone ou latch
- Les méthodes de conception synchrones ne s'appliquent pas
- Ces circuits consomment moins mais sont moins systématiques

Stabilité

 Ces éléments de mémorisation (flip-flop et latchs) sont des éléments oscillatoires :


Astable : non stable, pas d'états stables

- Monostable : un seul état stable

Bistable : deux états stables


Eléments Astable

- Il s'agit d'oscillateurs qui n'ont pas besoin de signaux externes pour changer d'état
- Comme le signal d'horloge généré par le quartz du circuit



Eléments mono-stable


 Un élément mon-stable est déclenché par un signal externe qui le fait changer d'état pendant une durée déterminée avant de revenir naturellement dans son état initial




Eléments Bi-stable

- Un élément bi-stable change d'état sur un premier signal de déclenchement
- Et nécessite un second signal de déclenchement pour changer à nouveau d'état


Analogie mécanique



Bistable Multivibrator flip-flop, Schmitt Trigger




Monostable Multivibrator one-shot



Astable Multivibrator oscillator


Elément Bistable

- Exemple avec le circuit le plus simple
- À deux états
 - La variable d'état est notée Q




Elément Bistable

- Exemple avec le circuit le plus simple
- À deux états
 - La variable d'état est notée Q




Analyse analogique d'un inverseur

- En supposant un seuil CMoS à 5.0 V
- Et un seuil de basculement à 2.5 V



Méta-stabilité des 2 inverseurs

• La méta-stabilité est inhérente à tout circuit bistable



Transfer function:


$$V_{\text{out1}} = T(V_{\text{in1}})$$

$$V_{\text{out2}} = T(V_{\text{in2}})$$

Il y a 2 états stables et un étable métastable


Analyse analogique

- En supposant un seuil CMoS à 5.0 V
- Et un seuil de basculement à 2.5 V




Analyse analogique


- En supposant un seuil CMoS à 5.0 V
- Et un seuil de basculement à 2.5 V



Analyse analogique

- En supposant un seuil CMoS à 5.0 V
- Et un seuil de basculement à 2.5 V






Mais on peut aussi bien passer à O Stable à 1

Méta-stabilité

Une légère variation conduit à passer vers un état stable ou un autre




Le problème est alors que dans le mode asynchrone il est très difficile de garantir la stabilité de l'état lorsque les entrées changement de manière non-synchronisée. Il faut donc ajouter des signaux de contrôle!

Bascules à changement contrôlé

- Nous appellerons ces éléments de mémorisation contrôlés des bascules.
- Il en existe plusieurs sortes :
 - Bascules RS
 - Bascule D
 - Bascule D à clock
 - Bascule JK


Principe de la bascule RS

- Deux entrées :
 - R pour reset
 - S pour set
- Deux sorties
 - $-Q et \overline{Q}$




- La sortie ne dépend pas que de la valeur des entrées
- Elle dépend également de l'état mémorisé dans le circuit :


<u>a</u>	Ъ	a nor b	
0	0	1	
0	1	0	
1	0	0	
1	1	0	



B. Miramond – Polytech Nice

- La sortie ne dépend pas que de la valeur des entrées
- Elle dépend également de l'état mémorisé dans le circuit :







R	S	Q
0	0	
0	1	
1	0	0
1	1	

B. Miramond - Polyt Combinatoire: Reset

- La sortie ne dépend pas que de la valeur des entrées
- Elle dépend également de l'état mémorisé dans le circuit :







B. Miramond – Polytech Nice Combinatroire: Set

24

20/11/2017

- La sortie ne dépend pas que de la valeur des entrées
- Elle dépend également de l'état mémorisé dans le circuit :





B. Miramond – Polytech Séquentiel: Memory

0

0

0

R	S	Q	Q+	notQ+	
0	0	0	0	1	Q+=Q
0	0	1	1	0	ا کو د
0	1	0	1	0	Set R OF
0	1	1	1	0	Set In
1	0	0	0	1	
1	0	1	0	1	Reset
1	1	0	?	?	Móta stable Neg utilicó
1	1	1	?	? . Miramond – Polyt	Méta-stable, Non utilisé


20/11/2017

BasculeRS_1bit

R	S	Q	Q+	notQ+
0	0	0	0	1
0	0	1	1	0
0	1	0	1	0
0	1	1	1	0
1	0	0	0	1
1	0	1	0	1
1	1	0	?	?
1	1	1	?	? B. Miramo

QVRS	00	01	11	10
0		X		
1	X	X		

$$Q+ = S + \overline{R}.Q$$




<u> 3. Miramo</u>nd - Polytech Nice

20/11/2017


Bascule RS à Clock

 L'enregistrement ne se fait qu'à des moments bien précis dans le temps symbolisé par un signal en crénaux : Clock




Bascule D

- L'état change sur toute la durée de l'état haut de l'horloge
- BasculeD_4bits



Comportement temporel


Sur état haut, la valeur de D est recopiée sur Q




Sur état bas de Clk, Q maintient sa valeur

Flip-flop (bascule D sur front)


 Changement d'état au front montant de l'horloge




Activation sur front montant



J-K Flip-Flops



 \bigcirc NI



J	r.	CLK	Q	QIV
Х	х	0	last Q	last QN
Х	X	1	last Q	last QN
0	0		last Q	last QN
0	1		0	1
1	0	_•	1	0
1	1		last QN	last Q

CLK


Si J = K = 0, il y a conservation du dernier état logique

Si J différent de K, la sortie Q recopie l'entrée J et la sortie QN recopie l'entrée K

Si J = K = 1, le système bascule à chaque front d'horloge Q = !Q

Table de transition

Table JK



K-Map for Q+

JK/Q	0	1,
00		1
01		
11	\bigcirc	0
10	1	\bigwedge

Equation de JK

$$Q^+ = J.\,\bar{Q} + \,\bar{K}Q$$

Résumé sur les Flip-Flop

FLIP- FLOP NAME	FLIP-FLOP SYMBOL	CHARACTERIST	IC TABLE	CHARACTERISTIC EQUATION	EXCITATION TABLE			
		S R	Q(next)		Q	Q(next)	S R	
	S Q	0 0	Q	$\mathbf{Q}_{(\text{next})} = \mathbf{S} + \mathbf{R'Q}$	0	0	0 X	
SR		0 1	0		0	1	1 0	
	R Q'	1 0	1	SR = 0	1	0	0 1	
		1 1	?		1	1	X 0	
		J K	Q(next)		Q	Q(next)	J K	
	J Q	0 0	Q		0	0	0 X	
JK		0 1	0	$\mathbf{Q}_{(\text{next})} = \mathbf{J}\mathbf{Q'} + \mathbf{K'}\mathbf{Q}$	0	1	1 X	
	κ α'	1 0	1		1	0	X 1	
		1 1	Q'		1	1	X 0	
	D Q				Q	Q(next	D	
		D (Q(next)		0	0	0	
D		0	0	$\mathbf{Q}_{(\mathrm{next})} = \mathbf{D}$	0	1	1	
	Q'	1	1		1	0	0	
					1	1	1	
			,		Q	Q(next	t) T	
	T Q	T	Q(next)		0	0	0	
T		0	Q	$Q_{(next)} = TQ' + T'Q$	0	1	1	
	Q'	1	Q'		1	0	1	
					1	1	0	

Registre et Banc de registres

- Un registre est un assemblage de bascules mémorisant un mot de données
 - Un octet, 8 bits
 - Un demi-mot, 16 bits
 - Un mot, 32 bits
 - **—** ...
- Un banc de registres est un ensemble de plusieurs registres permettant de stocker une donnée temporaire dans le processeur avant d'être rangée en mémoire.

Banc et mémoire

- Le banc doit être en accès lecture et/ou écriture
- Les données à écrire proviennent soit de l'ALU soit de la mémoire de données
- Les données à lire sont à destination soit de l'ALU soit de la mémoire.

Architecture générale

