

Makefile

Un fichier **Makefile**, est un fichier de spécifications qui décrit les dépendances des objets (commande **make** pour l'appeler).

Exemple d'un MakeFile :

Sens de lecture ↑	main: main.o hello.o	/* Fichier main.c */	/* Fichier hello.c */
	gcc -o main main.o hello.o	#include "hello.h"	#include <stdio.h>
	main.o: main.c hello.h		#include "hello.h"
	gcc -c main.c	int main(void){	void Hello(void){
	hello.o: hello.c hello.h	Hello(); return 0;	printf("Hello, world!\n");
	gcc -c hello.c	}	}

Un Makefile peut définir des macros sous la forme « macro = valeur », on peut alors lire ces macros avec la syntaxe \$(macro).

Exemple :

```
OBJ      = main.o hello.o
CC       = gcc
CFLAGS= -DDEBUG -g
main: $(OBJ)
        $(CC) -o main $(OBJ)
main.o: main.c hello.h
        $(CC) $(CFLAGS) -c main.c
hello.o: hello.c hello.h
        $(CC) $(CFLAGS) -c hello.c
```

Macros spéciales :

\$@	Nom de la cible
\$<	Nom de la première dépendance
\$^	Liste des dépendances
\$?	Liste des dépendances plus récentes que la cible
\$*	Nom du fichier sans suffixe

```
main.o: main.c hello.h
        $(CC) $(CFLAGS) -c main.c      ⇨      main.o: main.c hello.h
                                                $(CC) $(CFLAGS) -c $*.c
```

Makefile générique :

```
CC=gcc
CFLAGS=-Wall -std=gnu99 -g

SRC=$(wildcard *.c)
EXE=$(SRC:.c=)
all: $(EXE)

clean:
        rm -f $(EXE) *~
```

Permet de se servir de patterns (ici tous les .c)

```
CC=gcc
CFLAGS=-Wall -Wextra -std=gnu99 -g -I

all: main
main: main.o fonction.o
main.o: main.c fonction.o
fonction.o: fonction.c fonction.h

clean:
        rm -rf *.o
```

Dans l'ordre des dépendances (.h → .c → .o).