



Grado en diseño y desarrollo de videojuegos

VJ1214 - Consolas y dispositivos



Nomenclatura para los circuitos lógicos

Introducción

La nomenclatura para los circuitos lógicos que usa el libro del curso *nand2tetris* puede resultar confusa. Este documento propone una nomenclatura para que quede totalmente claro lo que realiza cada circuito.

Nomenclatura

Todos los circuitos se nombran siguiendo la siguiente estructura:

NOMBREiXoYbZ

Dónde:

- **NOMBRE** indica el nombre del circuito
- **X** es el número de buses de entrada
- **Y** es el número de buses de salida
- **Z** es el número de bits del bus

Reglas

- Si la parte **i** no se pone, se asume que es lo "normal" para ese tipo de puerta. Por ejemplo, las puertas NOT solo pueden tener un bus de entrada. En el caso de las puertas AND y OR si no se pone, se asume que son 2 buses de entrada.
- Si la parte **o** no se pone, se asume que es lo "normal" para ese tipo de puerta. Por ejemplo, las puertas NOT, AND y OR solo pueden tener un bus de salida.
- Si la parte **b** no se pone, se asume que son buses de 1 bit
- Si hay un número al final no precedido por ninguna letra [**i**, **o**, **b**] se asume que es **b**.

Ejemplos

Nombre completo	Nombre abreviado	Explicación
NOTi1o1b1	NOT	out = Not(in) Buses de 1 bit
NOTi1o1b16	NOTb16 o NOT16	out[0] = Not(in[0]) ... out[15] = Not(in[15]) Buses de 16 bits
ANDi2o1b1	AND	out=and(a,b) Buses de 1 bit
ANDi2o1b8	ANDb8 o AND8	out[0]=and(a[0],b[0]) ... out[7]=and(a[7],b[7]) Buses de 8 bits
ANDi4o1b1	ANDi4	out=and(a,b,c,d) Buses de 1 bit
ANDi4o1b8	ANDi4b8	out[0]=and(a[0],b[0],c[0],d[0]) ... out[7]=and(a[7],b[7],c[7],d[7]) Buses de 8 bits
MUXi2o1b1	MUX	Si sel == 0 out = a Si sel== 1 out =b Buses de 1 bit sel 1 bit
MUXi2o1b4	MUXb4 o MUX4	Si sel == 0 out[0] = a[0] ... Out[3] = a[3] Si sel == 1 out[0] = b[0]

		<p>...</p> <p>Out[3] = b[3]</p> <p>Buses de 4 bits</p> <p>sel 1 bit</p>
MUXi4o1b1	MUXi4	<p>Si sel == 00</p> <p>out = a</p> <p>Si sel == 01</p> <p>out = b</p> <p>Si sel == 10</p> <p>out = c</p> <p>Si sel == 11</p> <p>out = d</p> <p>Buses de 1 bit</p> <p>sel 2 bits</p>
MUXi4o1b4	MUXi4b4	<p>Si sel == 00</p> <p>out[0] = a[0]</p> <p>...</p> <p>out[3] = a[3]</p> <p>Si sel == 01</p> <p>out[0] = b[0]</p> <p>...</p> <p>out[3] = b[3]</p> <p>Si sel == 10</p> <p>out[0] = c[0]</p> <p>...</p> <p>out[3] = c[3]</p> <p>Si sel == 11</p> <p>out[0] = d[0]</p> <p>...</p> <p>out[3] = d[3]</p> <p>Buses de 4 bit</p> <p>sel 2 bits</p>

DMUXi1o2b1	DMUX	<p>Si sel == 0 out0 = in</p> <p>Si sel == 1 out1 = in</p> <p>Buses de 1 bit sel 1 bit</p>
DMUXi1o2b8	DMUXb8 o DMUX8	<p>Si sel == 0 out0[0] = in[0] ... out0[7] = in[7]</p> <p>Si sel == 1 out1[0] = in[0] ... out1[7] = in[7]</p> <p>Buses de 8 bits sel 1 bit</p>
DMUXi1o4b1	DMUXo4	<p>Si sel == 00 out00 = in</p> <p>Si sel == 01 out01 = in</p> <p>Si sel == 10 out10 = in</p> <p>Si sel == 11 out11 = in</p> <p>Buses de 1 bit sel 2 bits</p>
DMUXi1o4b8	DMUXo4b8	<p>Si sel == 00 out00[0] = in[0] ... out00[7] = in[7]</p> <p>Si sel == 01 out01[0] = in[0] ...</p>

		<p>out01[7] = in[7]</p> <p>Si sel == 10</p> <p>out10[0] = in[0]</p> <p>...</p> <p>out10[7] = in[7]</p> <p>Si sel == 11</p> <p>out11[0] = in[0]</p> <p>...</p> <p>out11[7] = in[7]</p> <p>Buses de 8 bits</p> <p>sel 2 bits</p>
--	--	--