
## 計算機方式論

第7章 チャネルプログラム

1


### チャネルのハードウェア構成 **○チャネル制御機構:チャネルコマンド**を実行 のデータバッファ: CPU/主記憶と入出力装置との速度差を吸収 ▶ **Oレジスタ**: データ転送開始/終了番地、コマンド、 入出力装置の状態フラグ、入出力装置アドレス等を格納保持 **○カウンタ**: データ転送量をカウント ○入出力信号線:チャネルー入出力装置間の通信路 チャネルー チャネル CPU 制御 制御機構 入出力 レジスタ 主記憶 装置 データ バッファ

#### CPUとチャネルの並列動作による 多重プログラミング ○ ひとつのCPUで複数個のプログラムを、見かけ上、 同時に実行することを多重プログラミング(マルチタス **ク**) という。 あるプログラムが**入出力処理**に入ったとき、 別のプログラムがCPUを使うことによって実現できる。 プログラムA プログラムB プログラムC プログラムA プログラムC プログラムB CPU= チャネルプログラムA チャネルプログラムA チャネルA チャネルプログラムB チャネルB 入出力装置A 入出力装置A 入出力装置A 入出力装置B 入出力装置B 〇入出力命令 ●入出力割込




# サイクルスチール(cycle steal)方式

- アクセス競合が生じた場合、チャネルの主記憶アクセスを優先。
- チャネルがCPUの主記憶アクセスサイクルを盗む (steal)ことで実現。



## 



### チャネルコマンド語

インターロック要求

チャネル

コマンドコード データアドレス フラグ データカウント

- ①コマンドコード: 入出力動作の種別の指定。 書き込み(write)、読み取り(read)、逆読み取り(read-backward)、 制御(control)、センス(sense)、分岐(transfer-in-channel)等。
- ②データアドレス:入出力するデータの主記憶上の番地。
- ③データカウント:入出力するデータの量。

サイクル

- ④フラグ
- (a)コマンドチェイン: チャネルプログラムが未だ続くか否かを表すフラグ
- (b)**データチェイン**:フラグ**オン**のとき、<mark>前のコマンドコード</mark>を使用

8

