# 計算機方式論

第13章 キャッシュ -マッピング、書込アクセス-

1

#### キャッシュラインの決定(連想写像方式の場合) (1)アクセスする主記憶番地mから、主記憶のライン番号iを求め $(i=m/S_L, ライン内番地=m\%S_L)$ 、iをタグとして、タグテーブルを 連想検索(フルアソシアティブマッピング)する。 (2)①**タグ**iと一致する**エントリ**iがあれば、 ヒットで、キャッシュラインjをアクセス。主記憶番地m ②**タグi**と一致するエントリがなければ、 キャッシュライン番号 ミスヒットで、ミスペナルティ処理を行う。 タグテーブル キャッシュメモリ ABC アクセスされる MABC キャッシュライン アクセス対象の 主記憶ライン 3

#### キャッシュと主記憶とのマッピング 主記憶ライン i とキャッシュライン i との対応付けは、 タグテーブルなるマッピング表を使った連想写像方式(フルアソ シアティブマッピング、セットアソシアティブマッピング)などで行う。 主記憶ライン i がキャッシュライン i にコピーされているとき、 タグテーブルの第iエントリにはタグi(主記憶ライン番号)が入る。 アクセス対象 ABC マッピング キャッシュライン 主記憶ライン 1対1対応 $L_M-1$ ラインサイズ:SL 主記憶容量:SM キャッシュ容量:Sc 主記憶ライン数:L<sub>M</sub>=S<sub>M</sub>/S<sub>L</sub> キャッシュライン数:Lc=Sc/SL


#### マッピング方式

- ①ダイレクトマッピング(direct mapping)
- ②フルアソシアティブマッピング

(full associative mapping)

③セットアソシアティブマッピング (set associative mapping)


4



- 主記憶ライン i に対するキャッシュライン j は予め一意に定めておく。 例えば、 j = i % Lo としたとき、
- ① タグテーブル j番目に主記憶ラインのタグiが在るときは、ヒットで、 キャッシュライン j をアクセス。
- ② j番目が空きのときは、**ミスヒット**で、主記憶ライン i をロードし、 **タグ**液書き込む。
- ③ j番目には<mark>違うタグ</mark>が在るときも、**ミスヒット**で、そのキャッシュラインを追い 出した後、主記憶ライン i をロードし、タグiを書き込む。

×ライン置換の選定の自由度が低い。

◎タグテーブルに連想記憶機能は必要ない!




5

7

#### ③セットアソシアティブマッピング

- ダイレクトマッピングとフルアソシアティブマッピングを組み合わせた方式。
- キャッシュメモリをN個のセットに分割し、主記憶ライン i からセットへのマッピングはダイレクト方式で行う。例えば、セット番号 s= i % N。
- 各セットは、対応するタグテーブルに連想記憶機能をもたせてあり、 セット s 中をタグiで連想検索で探す。
- タグiが見つかればヒットでアクセス、見つからなければミスヒットで、空きキャッシュラインがあれば主記憶ラインをロード、空きがなければ、ライン置換アルゴリズムで追い出すキャッシュラインを決め、そこに主記憶ラインをロード。



#### ②フルアソシアティブマッピング


 主記憶ラインをどのキャッシュラインにも自由にマッピング。 タグテーブル中、主記憶ラインのタグを連想検索で探す。 タグが見つかれば、ヒットでアクセス。なければミスヒットで、 空きキャッシュラインがあれば、主記憶ラインをロードし、タグテーブルに タグを書き込む。

空きがなければ、ライン置換アルゴリズムで追い出すキャッシュラインを 決め、そこに主記憶ラインをロードし、タグテーブルにタグを書き込む。

◎ ライン置換アルゴリズムの選定の自由度が高い。

×タグテーブル全体に連想記憶機能が必要なため、実装コストが高い。

×タグ検索に連想記憶のオーバーヘッドが生じる。



kウェイセットアソシアティブマッピング

- 1セットをk個のキャッシュラインで構成するとき、kウェイセットアソシアティブマッピング(k-way set associative mapping)という。
  kは2~16程度(前図は3ウェイ)
- キャッシュメモリのセット数 N = Lc/k
- N個の**連想記憶タグテーブル**が必要だが、**フルアソシアティブ** マッピングと比べ、
- テーブルのエントリの数はN分の1のため、 検索時間が短く、ハードウェア実装コストが格段に下がる。
- k=1ウェイ.N= Lcセットの場合、ダイレクトマッピング。
- ・ k=Lcウェイ.N=1セットの場合、フルアソシアティブマッピング。

8

6

## キャッシュの読込アクセス

- 命令キャッシュは、読込アクセスだけ。
- データキャッシュは、読込と書込の2つのアクセス。


命令やデータの読みアクセスがヒットの場合。 キャッシュラインから CPU その命令・データを読み込む。 読込 ↑ キャッシュ 命令 主記憶装置

# キャッシュの書込アクセス

データの書込アクセスがヒットの場合、 キャッシュの内容を書き換える (対象のデータの書き換え)

• キャッシュは主記憶のコピー なので、変更を主記憶に 反映するため、 主記憶に書き戻す!

これを、主記憶の更新 という!



## 主記憶の更新

- 「主記憶ラインとキャッシュラインとの内容の同一性」を コヒーレンシ(coherency)といい、 これを保つため、キャッシュ制御機構は、書込アクセスの **ヒット**時には主記憶更新(主記憶ラインへの書き戻し)を行 わなければならない。
- ・いつの時点で主記憶ラインを更新 するかで、2つの方式がある。
- (1)ライトスルー (ストアスルー) キャッシュの書き込みと同時に主記憶更新。
- ②ライトバック(ストアバック.コピーバック)

キャッシュの書き込み時には主記憶更新しないで、当該 キャッシュラインが追い出しの対象になったとき、主記憶更新。

主記憶アクセスなので、 キャッシュ効果があがらず、 書込アクセスの性能が 改善されない。

## ①ライトスルー(write-through)

- キャッシュの書き込みと同時に主記憶にも書き込む (主記憶更新する)。
- コヒーレンシを常に保証し、 主記憶更新のタイミングを 図らなくてよい。

• 書込アクセスが、実質的に

