

EDA技术概述

EDA含义

EDA技术就是依靠功能强大的电子计算机，在EDA软件工具平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、分割、综合、优化、仿真、直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现既定的电子电路设计功能。

可编程逻辑器件含义

是一种半定制集成电路，在其内部集成了大量的门和触发器等基本逻辑电路，用户通过编程来改变PLD内部电路的逻辑关系或连线，就可以得到需要的设计电路。

硬件描述语言含义及其载体


硬件描述语言是一种用于描述数字系统逻辑功能、时序和结构的专用语言。其载体既包括编写的源代码文件和EDA工具环境，也包含最终承载设计的可编程逻辑器件和专用芯片

EDA设计方法和传统设计方法的差异

- **设计思想不同**：传统方法自顶向上，从具体器件和逻辑电路除法，逐步组合成更复杂的系统，难以保证整体最优，设计效率低，EDA设计方法自顶向下，从系统功能出发，逐层细化和模块化设计，更符合逻辑思维，利于系统级优化
- **定位不同**：传统方法以电路板为核心，主要依赖通用逻辑器件的堆叠。EDA方法以芯片为核心，依托可编程逻辑器件进行系统实现
- **描述方式不同**：传统方法采用电路图或原理图，偏向直观但抽象能力差。EDA方法采用硬件描述语言，即能描述逻辑功能，又能进行行为级、寄存器传输级和结构级建模，抽象层次更高
- **设计手段不同**：传统方法依靠人工手工设计，仿真和调试主要在后期执行，EDA方法依靠EDA工具一体化环境，能在设计初期就进行功能仿真和验证，并实现自动化布局布线，提高效率

EDA设计的含义和设计流程

EDA设计就是以计算机为工作平台，以EDA软件设计和验证工具为开发环境，以硬件描述语言为设计语言，以可编程器件为实验载体，以ASIC、SOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。



常用硬件描述语言

- **VHDL**: 功能强大，描述能力全面，既能进行系统级、算法级的抽象描述，也能进行门机、寄存器的结构描述；语法严谨，可读性强，适合多人协同和大规模设计；可移植性好，作为IEEE工业标准，适用于不同EDA平台和工艺环境
- **Verilog HDL**: 语法简洁，类似于C语言，易学易用，逻辑表达直观；支持行为级、寄存器传输级、门级等多层次描述；工业应用最广，工具支持度高，适合逻辑设计与仿真验证
- **AHDL**: 模块化设计语言，语法简单，学习门槛低；与Quartus等Altera开发软件紧密结合，生成效率高，但兼容性差，仅限于Altera/Intel FPGA器件，通用性不足

EDA设计中的自顶向下思想

先在顶层进行系统的总体规划和功能划分，将复杂系统逐步分解为功能子模块，再进一步细化到寄存器级、门级等层次。在高层可以用行为级HDL描述系统功能，在底层则细化为具体的逻辑电路结构

可编程逻辑器件

可编程逻辑器件的分类

按集成度划分

- 低密度PLD：PROM、PLA、PAL、GAL
- 中密度PLD：EPLD、CPLD、FPGA


按编程方式分类

- 一次性编程的熔丝或反熔丝器件：PROM、PAL、CPLD
- 紫外线擦除、电可编程元件：基于EPROM、UVC MOS工艺
- 电擦除、电可编程器件：基于EEPROM、Flash工艺
- 查找表、SRAM工艺：FPGA

按结构分类

- 阵列型PLD：由“与-或”阵列结构组成，如PROM、PLA、PAL、GAL、EPLD、CPLD
- 现场可编程门阵列FPGA：由许多可编程逻辑单元组成，FPGA


PLD连线表示法




PLD的逻辑符号表示方法，基本结构

PLD缓冲器


PLD的输入缓冲器和输出缓冲器都采用互补结构




PLD与门



PLD或门



PLD与或阵列



PLD基本结构

与阵列和或阵列是PLD的主体，主要用来实现组合逻辑函数。输入电路由缓冲器组成，它使输入信号具有足够的驱动能力，并产生互补输入信号。输出电路可以提供不同的输出方式，如直接输出的组合方式或通过寄存器输出的时序方式。此外，输出端口上往往带有三态门，通过三态门来控制数据直接输出或反馈到输入端

PROM、PLA、PAL、GAL的阵列结构特点

	与	或	输出方式
PROM	固定	可编程	TS、OC
PLA	可编程	可编程	TS、OC
PAL	可编程	固定	TS、OC、寄存器
GAL	可编程	固定	可编程

FPGA的基本结构


FPGA是一种超大规模可编程逻辑器件，其内部由大量的可配置逻辑块，可编程互连网络以及I/O接口单元组成。其编程原理主要采用**查找表**来实现逻辑函数功能，其本质上就是一个RAM；其编程单元为SRAM，断电后信息会丢失，因此FPGA为易失性器件。SRAM较易制造，且其可重复编程，使用的次数几乎无限。相较于CPLD，它们虽然结构相似，但FPGA具有**更高的集成度，更强的逻辑功能和更大的灵活性**

FPGA一般由3种可编程电路和一个用于存放编程数据的静态随机存储器SRAM组成

- 可编程逻辑块CLB
- 输入/输出块IOB
- 可编程互连资源IR

查找表概念理解和应用

查找表本质上是一个RAM。其将所要实现的逻辑函数的所有结果存入到RAM中，并根据输入变量值找出对应的结果输出




- 上图为一个4输入的LUT，该LUT相当于一个4位地址容量为 2^4 的SRAM
- 一个N输入的LUT，需要 2^N 位的SRAM来存储信息

查找表的工作原理

- 用户给出想要实现的一个逻辑函数（电路），由与门、或门或其它组合逻辑门构成
- FPGA开发软件计算出该逻辑函数的所有输入-输出结果（类似于真值表），并把结果写入到SRAM中
- 向FPGA器件输入信号进行逻辑运算等同于输入一个地址进行查表，找出地址对应的内容，然后输出

例题：用查找表LUT实现二输入或门

输入1	输入2	输出
0	0	0
0	1	1
1	0	1
1	1	1



在系统可编程技术（ISP）

指对器件、电路板或整个电子系统的逻辑功能可随时进行修改或重构的能力；支持ISP技术的可编程逻辑器件称为在系统可编程器件

VHDL

VHDL设计实体的基本结构


一个完整的VHDL程序（设计实体），是指能被VHDL综合其接受，并能作为一个独立的设计单元，实现某一电路功能的模块。

综合： 依靠EDA工具软件，自动完成从软件程序到硬件电路设计的整个过程

设计的VHDL程序

1. 满足综合其要求

2. 能够在PLD或ASIC中得到硬件实现



库、程序包

- **库 (LIBRARY)**：存放于先设计好的程序包额数据的集合体，多个程序包形成库。常用的库为IEEE标准库。
- **程序包 (USE)**：为方便VHDL编程，IEEE将预定义的数据类型，元件调用说明及子程序收集在一起形成程序包，供VHDL设计实体共享和调用

```
library IEEE;  
use IEEE.std_logic_1164.all;
```

实体

实体作为一个完整的，独立的语言模块；相当于电路中的一个器件或电路原理图上的一个元件符号

由**实体声明部分**和**结构体**组成

- **实体声明部分**：指定了设计单元的输入/输出端口或引脚，是对外的一个通信界面，是外界可以看到的部分
- **结构体**：描述设计实体的逻辑结构和逻辑功能，由VHDL语句构成，是外界看不到的部分（一个实体可以拥有多个结构体）


```

entity full_adder_2bit is      --声明2位全加器实体
    generic(m : TIME := 1ns)  --类属表（可选）
    port (
        x    : in  std_logic_vector(1 downto 0);
        y    : in  std_logic_vector(1 downto 0);
        sum   : out std_logic_vector(1 downto 0);
        co    : out std_logic;
        cfg   : out std_logic_vector(3 downto 0)
    );
end entity full_adder_2bit;

```

- **GENERIC**：用来定义实体的类属参数，可以在实例化时进行参数化配置
- **PORT**：用来定义实体的输入/输出端口

结构体

用来描述设计实体的内部结构和实体端口之间的逻辑关系，在电路上相当于器件的内部电路结构

由**信号声明部分**和**功能描述语句部分**组成

- **信号声明部分**：用于结构体内部使用的信号名称及信号类型的声明
- **功能描述部分**：用来描述实体的逻辑行为

```

architecture rtl of full_adder_2bit is    --描述2位全加器结构体
    signal result : std_logic_vector(2 downto 0);  --声明内部信号
begin
    -- 2位加法，产生3位结果（包括进位）
    result <= ('0' & x) + ('0' & y);

    sum <= result(1 downto 0);
    co  <= result(2);
    cfg <= "0001";

end architecture rtl;

```

配置

把**特定的结构体**关联一个确定的实体，为大型系统的设计提供管理和工程组织

- **默认配置**：如果没有指定配置，综合工具会默认选择第一个结构体作为实体的实现
- **显式配置**：通过配置语句，明确指定某个结构体作为实体的实现方式

```

configuration full_adder_2bit_cfg of full_adder_2bit is    --配置2位全加器
    for rtl
        end for;
end configuration full_adder_2bit_cfg;

```

VHDL文字规则

数字型文字

包括整数文字、实数文字、以数值基数表示的文字和物理量文字

- **整数文字**：由数字和下划线组成，如

```
1234, 0, -5678, 1_000_000
```

- **实数文字**：由数字、小数点、指数符号和下划线组成，如

```
3.14159, -0.001, 2.5E3, 1.0_0E-2
```

- **以数值基数表示的文字**：由基数前缀、数字字符和下划线组成，如

```
2#1010#, 16#1A3F#, 8#765#
```

- **物理量文字**：由数字、小数点、指数符号、下划线和单位符号组成，如

```
5ns, 12.5MHz, 3.3V
```

字符型文字

包括字符和字符串

- **字符**：是以单括号括起来的数字、字母和符号，如

```
'A', 'z', '5', '#'
```

- **字符串**：包括文字字符串和数值字符串

```
"Hello, VHDL!", B"101010", O"765", X"1A3F"
```

关键词

VHDL预先定义的单词，它们在程序中有不同的使用目的

```
entity, architecture, begin, end, signal, port, in, out, is, if, then, else, case, when,  
process, wait, loop, for, while, function, procedure
```

标识符

是用户给常量、变量、信号、端口、子程序或参数定义的名字

命名规则：以字母开头，后跟若干字母、数字或单个下划线构成，但最后不能为下划线

```
h_adder, mux21, exalple -- 合法标识符
2adder, _mux21, ful__adder, adder_ -- 非法标识符
```

下标名

用于指示数组型变量或信号的某一元素

```
data_array(m), address(3)
```

段名

多个下标名的组合

```
data_array(7 downto 0); --downto 表示从高到低
memory_array(0 to 15); -- to 表示从低到高
```

VHDL数据对象

变量

是一个局部量，只能在进程（process），函数（function）或过程（procedure）中声明和使用。

```
VARIABLE <变量名> : <数据类型> [:= 初始值];
VARUABLE x, y : INTEGER;
VARIABLE a, b : bit_VECTOR(0 TO 7);

x := 10;
y := x + 5;
a := "10101010";
b := a AND "11001100";
b(3 TO 6) := ('1', '0', '1', '0');
```

信号

是描述硬件系统的基本数据对象，作为一种容器，既可以容纳当前值，也可以保持历史值；类似于连接线，可作为设计实体中各并行语句模块间的信息交流通道

```
signal <信号名> : <数据类型> [:= 初始值];
signal temp : std_logic := 0;
signal flaga, flagb : bit;
signal data : std_logic_vector(7 downto 0);
```

作用域

- 定义在程序包中的信号可由所包含的任何实体或结构体所引用
- 定义在实体说明中的信号只能在本设计实体中引用
- 定义在结构体中的信号是个局部量，该信号只能在结构体内部语句引用

若信号声明时未赋初值，则后期需要通过**信号赋值语句(<=>)**进行赋值

```
x <= 9;
y <= x;
z <= after 5ns -- 可用after延迟赋值
```

信号的数据传入不是即使的，它类似实际器件的数据传送；即目标信号需要一定延迟时间才能接收到源信号的数据

信号和变量的比较

- 1. **声明语句**：赋初值均为“:=”
- 2. **赋值语句**：变量用“:=”赋值，信号用“<=”赋值
- 3. **延迟**：变量赋值是即时的，信号赋值有延迟
- 4. **进程**：进程只对信号敏感，变量不敏感
- 5. **历史**：信号可保存历史值，变量不保存历史值
- 6. **作用域**：变量为局部量，信号可为全局量
- 7. 信号是硬件中连线的抽象描述，它的主要功能是保存变化量；变量主要用于高层次的建模

常量

是一个恒定不变的数据对象，一旦定义，其值在程序执行过程中不能改变

```
constant <常量名> : <数据类型> := <初始值>;
constant WIDTH : INTEGER := 8;
constant RESET_VALUE : std_logic_vector(7 downto 0) := "00000000";
```

VHDL操作符

主要包括：逻辑操作符、算术运算符、关系运算符、并置运算符

操作符	说明
AND	逻辑与
OR	逻辑或
NOT	逻辑非
NAND	逻辑与非
NOR	逻辑或非
XOR	逻辑异或
NXOR	逻辑同或
+	算术加
-	算术减
*	算术乘

操作符	说明
/	算术除
&	并置运算符
**	算术幂
MOD	取模运算
REM	取余运算
ABS	绝对值运算
SLL	逻辑左移
SRL	逻辑右移
SLA	算术左移
SRA	算术右移
ROL	循环左移
ROR	循环右移
=	等于
/=	不等于
<	小于
<=	小于等于或信号赋值
>	大于
>=	大于等于

不允许一个表达式由两个或两个以上的与非NAND而不加括号

不允许一个表达式中不用括号而把不同的逻辑运算符结合在一起

并置运算符实现的是将两个向量连接成一个更长的向量

顺序语句语法结构

if语句

```
if <条件表达式1> then
    <顺序语句1>;
elsif <条件表达式2> then
    <顺序语句2>;
else
    <顺序语句3>;
end if;

if a = '1' then
```

```

    y <= b;
elsif a = '0' then
    y <= c;
else
    y <= '0';
end if;

```

case语句

用CASE语句描述4选1数据选择器

```

library IEEE;
use IEEE.std_logic_1164.all;

entity mux41 is
port(
    s1,s2: in std_logic;
    a, b, c, d : in std_logic;
    y : out std_logic
);
end mux41;

architecture example of mux41 is
begin
    process(s1,s2,a,b,c,d)
    begin
        case (s1 & s2) is
            when "00" => y <= a;
            when "01" => y <= b;
            when "10" => y <= c;
            when "11" => y <= d;
            when others => y <= '0';
        end case;
    end process;
end architecture example;

```

wait语句

该语句在进程（过程）中，用来将程序挂起暂停执行

```

wait;    --无限期等待
wait on s1, s2;    --等待信号s1或s2变化
wait for 10 ns;    --等待10纳秒
wait until s1 = '1';    --等待信号s1变为1

```

含wait语句的进程的括号中不能加入敏感信号，否则非法

并行语句语法结构

进程process语句

描述异步清除十进制加法计数器

```
library IEEE;
use IEEE.std_logic_1164.all;

entity ent10y is
port
(
    clr : in std_logic;
    clk : in std_logic;
    cnt : buffer INTEGER range 9 downto 0
);
end ent10y;

architecture example of ent10y is
begin
    process(clr, clk);                --clk和clr均为敏感信号，实现异步功能
    begin
        if clr = '0' then cnt <= 0;
        elseif clk'event and clk = '1' then --若clk发生变化且为1，即上升沿
            if (cnt = 9) then
                cnt <= 0;
            else
                cnt <= cnt + 1;
            endif
        endif
    end process;
end example
```

并行信号赋值语句

赋值目标都是信号，所有赋值语句均在结构体内同时执行，与书写顺序无关，主要在结构体的进程之外使用

1. 简单信号赋值语句

```
architecture rtl of example is
begin
    a <= b + c;
end rtl;
```

2. 条件信号赋值语句

```

architecture one of mux41_2 is
    signal s : std_logic_vector(1 downto 0);
begin
    s <= s1 & s0;
    y <= d0 when s = "00" else
        d1 when s = "01" else
        d2 when s = "10" else
        d3;
end one;

```

3. 选择信号赋值语句

```

architecture one of mux41_3 is
    signal s : std_logic_vector(1 downto 0);
begin
    s <= s1 & s2;
    with s select
    y <= d0 when "00",
        d1 when "01",
        d2 when "10",
        d3 when "11",
        'X' when others;
end one

```

元件例化语句

将预先设计好的设计实体作为一个元件，连接到一个当前设计实体的指定端口

包括**元件声明**和**元件例化**两部分

```

--Step1: 设计2输入与非门
library IEEE;
use IEEE.std_logic_1164.all;

entity nd2 is
port
(
    a, b : in std_logic;
    c : out std_logic
);
end nd2

architecture nd2behv of nd2
begin
    c <= a NAND d;
end nd2behv

--Step2 将nd2.vhd装入my_pkg程序包
library IEEE;
use IEEE.std_logic_1164.all;
package my_pkg is

```



```

    component nd2
        port
        (
            a, b : in std_logic;
            c : out std_logic
        );
    end component
end my_pkg

--Step3 用元件例化产生电路
library IEEE;
use IEEE.std_logic_1164.all;
use work.my_pkg;

entity ord41 is
    port
    (
        a1, b1, c1, d1 : in std_logic;
        z1 : out std_logic
    );
end ord41;

architecture ord41behv of ord41 is
    signal x, y : std_logic;
begin
    u1 : nd2 port map(a1, b1, x);           -- 位置映射
    u2 : nd2 port map(a => c1, b => d1, c => y); -- 命名映射
    u3 : nd2 port map(x, y, c => z1);       -- 混合映射
end ord41behv;

```

生成语句

是一种可用建立重复结构或者在多个模块的表示形式之间进行选择的语句。

适用于将简单元件扩展为相同结构更大的数字电路

```

-- 设计1位锁存器Latch1，使用生成语句重复8个Latch1

-- Step1
library IEEE;
use IEEE.std_logic_1164.all;

entity latch is
    port
    (
        d : in std_logic;
        ena : in std_logic; --使能
        q : out std_logic
    );
end latch;

```

```

architecture example of latch is
begin
    process(d, ena)
    begin
        if ena = '1' then
            q <= d;
        end if;
    end process;
end example;

-- Step2
library IEEE;
use IEEE.std_logic_1164.all;

package my_pkg is
    component latch1;
    port
    (
        d : in std_logic;
        ena : in std_logic
        q : out std_logic
    );
end my_pkg;

-- Step3
library IEEE;
use IEEE.std_logic_1164.all;
use work.my_pkg;

entity ct74373 is
    port
    (
        d : in std_logic_vector(7 downto 0);
        oen : in bit;
        g : in std_logic;
        q : out std_logic_vector(7 downto 0)
    );
end ct74373

architecture one of ct74373 is
    signal sig_save : std_logic_vector(7 downto 0);
begin
    gelatch : for n in 0 to 7 generate -- Gelatch作标签, 可省略
        latchx : latch1 port map (d(n), g, sig_save(n));
    end generate;
    q <= sig_save when oen = '0' else
        "zzzzzzzz";
end one;

```

电路设计


8位乘法器

```
library IEEE;
use IEEE.std_logic_1164.all;

entity mul is
  port
  (
    a, b : integer range 0 to 255;
    result : integer range 0 to 65535
  );
end mul;

architecture muxbehv of mul is
begin
  result <= a * b;
end muxbehv;
```

4*4编码器



- $x[3..0]$ 为行信号输入端， $y[3..0]$ 为列信号输入端，没有键选中时，信号呈高电位，有键按下时，相应信号呈低电位。例如，当选中“0”号键时， $x_3x_2x_1x_0=1110$ ， $y_3y_2y_1y_0=1110$ ，编码器输出 $S[3..0]=0$ ；当选中“5”号键时， $x_3x_2x_1x_0=1101$ ， $y_3y_2y_1y_0=1101$ ， $S[3..0]=5$ ；以此类推。

```
library IEEE;
use IEEE.std_logic_1164.all;

entity hcoder is
  port
  (
    x, y : in std_logic_vector(0 to 3);
    s : out std_logic_vector(0 to 3)
  );
end hcoder;
```

```

);
end hcoder;

architecture hcoderbehv of hcoder is
    signal xy : std_logic_vector(0 to 7);
begin
    xy <= x & y;
    process(xy)
        --case作为顺序语句必须被process封装
    begin
        case xy is
            when "11101110" => s <= "0000";
            when "11101101" => s <= "0001";
            when "11101011" => s <= "0010";
            when "11100111" => s <= "0011";
            when "11011110" => s <= "0100";
            when "11011101" => s <= "0101";
            when "11011011" => s <= "0110";
            when "11010111" => s <= "0111";
            when "10111110" => s <= "1000";
            when "10111101" => s <= "1001";
            when "10111011" => s <= "1010";
            when "10110111" => s <= "1011";
            when "01111110" => s <= "1100";
            when "01111101" => s <= "1101";
            when "01111011" => s <= "1110";
            when "01110111" => s <= "1111";
            when others => s <= "0000";
        end case;
    end process;
end hcoderbehv;

```

3-8译码器

```

library IEEE;
use IEEE.std_logic_1164.all;

entity decoder is
    port
    (
        in0, in1, in2, enable : in bit;
        result : out std_logic_vector(0 to 7)
    );
end decoder;

architecture decoder_behv of decoder is
    signal input bit_vector(0 to 7) := in0 & in1 & in2;
begin
    process(input,enable)
    begin
        if(enable = '1') then result <= "11111111";
        else
            case(input) is

```

```

        when "000" => result <= "11111110";
        when "001" => result <= "11111101";
        when "010" => result <= "11111011";
        when "011" => result <= "11110111";
        when "100" => result <= "11101111";
        when "101" => result <= "11011111";
        when "110" => result <= "10111111";
        when "111" => result <= "01111111";
        when others => null
    end case;
end if;
end process;
end decoder_behv;

```

数据选择器

```

library IEEE;
use IEEE.std_logic_1164.all;

entity mux16_1 is
    port
    (
        choose_signal : in bit_vector(0 to 3);
        input_data : in std_logic_vector(0 to 15);
        enable : in bit;
        output_data : out std_logic
    );
end mux16_1;

architecture mux16_1_behv of mux16_1 is
begin
    process(choose_signal, enable)
    begin
        if enable = '1' then
            output_data <= 'z';
        else
            case choose_signal is
                when "0000" => output_data <= input_data(0);
                when "0001" => output_data <= input_data(1);
                when "0010" => output_data <= input_data(2);
                when "0011" => output_data <= input_data(3);
                when "0100" => output_data <= input_data(4);
                when "0101" => output_data <= input_data(5);
                when "0110" => output_data <= input_data(6);
                when "0111" => output_data <= input_data(7);
                when "1000" => output_data <= input_data(8);
                when "1001" => output_data <= input_data(9);
                when "1010" => output_data <= input_data(10);
                when "1011" => output_data <= input_data(11);
                when "1100" => output_data <= input_data(12);
                when "1101" => output_data <= input_data(13);
                when "1110" => output_data <= input_data(14);
            end case;
        end if;
    end process;
end mux16_1_behv;

```

```

        when "1111" => output_data <= input_data(15);
        when others => null;
    end case;
end if;
end process;
end mux16_1_behv;

```

数据比较器

```

library IEEE;
use IEEE.std_logic_1164.all;

entity comparator is
    port
    (
        a, b : in std_logic_vector(0 to 7);
        result : out bit_vector(0 to 2)
        -- a>b result=000; a=b result=010; a<b result=100;
    );
end comparator;

architecture comparator_behv of comparator is
begin
    process(a,b)
    begin
        if a > b then
            result <= "000";
        elsif a = b then
            result <= "010";
        else
            result <= "100";
        end if;
    end process;
end comparator_behv;

```

JK触发器

```

library IEEE;
use IEEE.std_logic_1164.all;

entity jk_ff is
    port
    (
        j, k : in bit;
        clk, clr : in bit;
        q, qn : out bit
    );
end jk_ff;

architecture jk_ff_behv of jk_ff is
    signal q_int : bit := 0;

```

```

begin
  process(clk, clr)
  begin
    if clr = '1' then q_int <= '0';
    elseif clk'event and clk = '1' then
      case (j & k) is
        when "00" => q_int <= q_int;      --保持不变
        when "01" => q_int <= '0';      --复位
        when "10" => q_int <= '1';      --置位
        when "11" => q_int <= not q_int; --取反
        when others => null;
      end case;
    end if;
  end process;
  q <= q_int;
  qn <= not q_int;
end jk_ff_behv

```

锁存器

```

library IEEE;
use IEEE.std_logic_1164.all;

entity latch8 is
  port
  (
    clk, clr enable, oe: in bit;
    data : in bit_vector(0 to 7);
    q : out std_logic_vector(0 to 7)
  );
end latch8;

architecture latch8_behv of latch8 is
  signal q_int : std_logic_vector(0 to 7) := "0000000";
begin
  process(clk, clr)
  begin
    if clr = '1' then q_int <= "0000000";
    elseif clk'event and clk = '1' then
      if enable <= '1' then
        q_int <= data;
      end if;
    end if;
  end process;

  if oe = '1' then q <= 'zzzzzzzz';
  else then q <= q_int;
  end if;
end latch8_behav;

```

