Verilogと戯れる

00-640726 桂 宏行


つくったもの

- Tic Tac Toe
- · (それに付随してVerilogを補助するパーサ)

Tic Tac Toe

· 3x3のマス目に交互に丸ばつを入れていくゲーム

・縦横斜めどれかに一列並べられた方が勝ち





実装した内容


- ・ゲーム実装
 - · 盤面表示
 - · 勝敗判定
- · 対戦CPU
 - 乱択(っぽいAI)
 - ・最善手を打ってくるAl
- · その他ゲームらしい機能
 - ゲームクリア~って出たりとか


AIについて

- ・盤面が3x3なので3^9で全探索可能
- ・引き分け以上を狙うAIを深さ優先探索で書いた
- · (再帰とか回路ではできないのでちょっとめんどく さかった)









AIについて

- · Pythonでdfsをかくと20行
- ・しかし、Verilogで再帰やforは使えないので、毎クロックに処理を展開する
- ・比較的めんどくさい

```
def dfs(l, turn):
    w = check(1)
    if w != 0:
       return (-1, w)
    draw = -1
    for i in range(9):
        if l[i] == 0:
            t = put(l, i, turn)
            ret, w = dfs(1, t)
            l[i] = 0
            if w == turn:
                 return (i, w)
            elif w == 3:
                 draw = i
    return (draw, turn ^{\circ} 0b11 if draw == -1 else 3)
```

```
x_i, y_i is early ((orbit), orbit), orbits x > y(t) for x in respect) for y in respect(y(t) = t) in page.
def dfs(1, turn):
                                                                      w = check(1)
                                                                        if w != 0:
                                                                                                                                           return (-
                                                                       draw = -1
                                                                        for i in range
                                                                                                                                                                                                                                                                                                                                              (Seria, y in each (10mm)c), sor(c)) for a in range(3) for y in range(3)?) (

in home(400+60) to 11me
                                                                                                                                          if l[i] =
                                                                                                                                                                                                                                                                                                                                                                            is the exact (County), varied, varied " x = y(y) for x in range(3) for y in range(3)2") ( there = 1°4(10) 48 (count)(40)(b)0 = 1°40 (count)(40)(b)0 (count)(40)(b)0 = 1°40 (count)(40)(b)0 (count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count)(40)(count
                                                                                                                                                                                                                elif
                                                                        return (draw,
```

 $^{aw} == -1 \text{ else } 3)$

大変だったポイント

- ハードウェア的な問題
- ・デバッグの問題
- Verilogを書くのがきつい問題

次のようなコードを考えます

```
2 x は2bitの値
次のよう
       4 if (x == 2'b00) begin
        5 黄色の円を表示
        6 end
        7 else if (x == 2'b01) begin
        8 緑色の円を表示
        9 end
       10 else if (x == 2'b10) begin
       11 青色の円を表示
       12 end
       13 else if (x == 2'b11) begin
       14 白色の円を表示
       15 end
       16 <mark>else</mark> begin
       17 赤色の円を表示
       18 end
```

```
2 x は 2bitの値
次のよる
       4 if (x == 2'b00) begin
        5 黄色の円を表示
        6 end
        7 else if (x == 2'b01) begin
        8 緑色の円を表示
        9 end
       10 else if (x == 2'b10) begin
       11 青色の円を表示
       12 end
       13 else if (x == 2'b11) begin
       14 白色の円を表示
       15 end
                               冷静に考えて、このelseって
       16 <mark>else</mark> begin
                                   起こらなくない?
       17 赤色の円を表示
       18 end
```

```
2 x は2bitの値
次のよる
       4 if (x == 2'b00) begin
        5 黄色の円を表示
        6 end
        7 else if (x == 2'b01) begin
        8 緑色の円を表示
        9 end
       10 else if (x == 2'b10) begin
       11 青色の円を表示
       12 end
       13 else if (x == 2'b11) begin
       14 白色の円を表示
       15 end
                                           のelseって
       16 <mark>else</mark> begi
                      これが起こる。
                                           よい?
       17 赤色の
       18 end
```

```
2 x は2bitの値
次のよう
       4 if (x == 2'b00) begin
        驚くべきは、if文の中身が(挙動上)中
        途半端に実行されているようだったこと
       12 end
       13 else if (x == 2'b11) begin
          白色の円を表示
       15 end
                                         のelseって
       16 <mark>else</mark> begi
                       これが起こる。
                                        よい?
            赤色の
       18 end
```

- ハードウェアの並列性を無視してブロッキング代入をすると途中で値が変化したりしてしまう
- ボタンのチャタリング除去をすると治った

- ・基本的に、Verilogでコードを書き、
- ·FPGAに乗せて挙動を確認

- ・基本的に、Verilogでコードを書き、
- ・FPGAに乗せて挙動をこの繰り返しで実装

- Pythonで動くコードをVerilogに焼き直したら動かない>
- しかも、どのパラメタが壊れているのかわからない

- ・printfデバッグがしたい
- ・が、printfは当然できないので、

· printfデバッグがしたい

```
if (param < 0 || param > 10) begin
画面を赤くする
end
```

このようにおかしな値を検知して気合いで直していた


· printfデバッグがしたい


```
if (param < 0 || param > 10) begin 画面を赤くする end
```

・このようにおかしな値 た

しかし、深さ優先探索の部分のコードが どうも動かない

- ・シミュレータを変数の値を可視化して解決
- · (TAの方にシミュレータを実行するコードを書い てもらった)
- ・これにより実質的なprintfデバッグができた





回路に組み込むときには、いくつか制限があり、以下 の欲求があった

- · forは使いたい
- ・定数を1箇所に管理したい
- コンパイル前に解決できる定数を解決したい

回路に組み込むときには、いくつか制限があり、以下の欲求があ

勢いで言語拡張を書いてみた

- · forは使
- ・定数を1箇所に管理したい
- コンパイル前に解決できる定数を解決したい

実装した機能

- · forによるループ展開
- ・定数の埋め込みと内部でPythonによるスニペット 実行
- ・importによるファイル分割
- ・特定の場所に画像を埋め込む機能

· forによるループ展開

回路を書く時にforは非推奨らしい(展開してくれる コンパイラもあるようだが、そうでないものも存在す るため)

するとコピペコーディングをしまくることになる

これはつらい

・forによるループ展開

回路を書く時にforは非推奨らしい(展開してくれる コンパイラもあるようだが、そうでないものも存在す るため)

するとコピペコーディ

forによる展開を自動生成 できるようにした

これはつらい

· forによるループ展開

具体的には、次のような感じ

```
[[for i in 1, 2, 3 {
            if (x == {\{i\}}) begin
              // hogehoge
            end
· forに
           次のトニか咸
具体的には
             if (x == 1'd1) begin
               // hogehoge
             end
             if (x == 2'd2) begin
               // hogehoge
             end
             if (x == 2'd3) begin
               // hogehoge
             end
                   e] 1502037502.728922
```

まとめ

- · VerilogでTic Tac Toeをハードウェアを設計した
- ・作ったもの自体は簡単だが、FPGA上で正しく動作 させるのはソフトウェアで行うのと比べて難しかっ た