

Elèves :

GALLO
VERDOUX

12,5
15,5

Tuteur :

MATHIEU
J-M

Projet tutorial :

Démodulateur BPSK

Année : 2003 / 2004

Licence professionnelle Réseaux et télécommunications

SOMMAIRE :

-CAHIER des charges

I. TRANSPORT DE DONNEES LINEAIRE PAR MODULATION NUMERIQUE BPSK :

1) Principe :

a) Synoptique du modulateur BPSK

2) Un signal NRZ

a) Spectre du signal NRZ

3) Signal modulé

a) Théorème du changement de fréquence

b) Spectre du signal modulé BPSK

c) Translation de fréquence : (rien en « fp »)

II) DEMODULATION

1) Démodulateur cohérent

a) Elévateur au carré du signal reçu :

2) Solution Développé

b) Boucle de costas :

III. SOLUTION PROPOSEE :

(Le doubleur de fréquence)

1) Structure du doubleur de fréquence :

a) Schéma simplifié d'un doubleur de fréquence.

b) Schéma fonctionnel de degrés 2 de la solution proposé.

c) Schéma structurel de la solution proposé

2) Fonction secondaire 1 : (Doublage de fréquence)

a) Schéma structurel de F.S.1

b) Dimensionnement des composants

c) Signaux Sin (entrée) et S1 (sortie AD835)

d) Le résonateur LC

3) Fonction secondaire 2 : (PLL)

a) Schéma structurel de F.S.2

b) Schéma interne 74HCT7046 $\Rightarrow$ (VCO)

- c) Caractéristique du VCO
- d) Plage de capture
- e) Signaux S1 (sortie AD835) et S2 (sortie PLL)
- f) Signaux Sin et S2

4) Fonction secondaire 3 :

- a) Schéma structurel de F.S.3
- b) Caractéristique du SN74HCT74N
- c) Dimensionnement des composants
- d) Signaux S2 (sortie PLL) et S3 (sortie bascule)

5) Fonction secondaire 4 :

- a) Schéma structurel de F.S.4 : (Démodulation cohérente)
- b) Dimensionnement des composants
- c) Signaux du train de bits et de S out
(en phase et en opposition de phase)

6) CONCLUSION :

IV. BOUCLE DE COSTAS

1) ETUDE THEORIQUE

2) ETUDE PRATIQUE

- a) VCO
- b) Déphaseur
- c) Cellule Adaptatrice entre la fonction « sin », « cos » et la fonction multiplieur
- d) MULTIPLIEUR
- e) Filtre passe bas
- f) Cellule adaptatrice entre le VCO et le multiplieur

3) TEST

- a) Récupération de porteuse
- b) Démodulation

v.COMPARAISON DES DIFFERENTES SOLUTIONS

CAHIER DES CHARGES

La réception cohérente en BPSK

Il s'agit de réaliser un récepteur en BPSK.

La Démodulation utilisera une porteuse cohérente générée localement dans le récepteur.

Les caractéristiques essentielles sont imposées par les matériels pédagogiques utilisés en TP

Fréquence porteuse : 1.25MHz.

Débit en BPSK : jusqu'à 50kbit/s

Impédance d'entrée 50Ohms


Alimentation +5V et -5V

Chaque coéquipier développera sa solution.

Chaque coéquipier participe à la rédaction des parties communes du rapport.

Chaque coéquipier détaille sa solution et ses résultats dans le rapport.


I. TRANSPORT DE DONNEES LINEAIRE PAR MODULATION NUMERIQUE BPSK :




1) Principe :

La modulation BPSK (Binary Phase Shift Keying) est une modulation de phase à 2 états de la fréquence porteuse.


a)Synoptique du modulateur BPSK :



Ceci permet d'obtenir un signal modulé avec deux états de phase 0 et π . Le changement de phase s'effectue alors aux changements d'états du signal NRZ.




2) Un signal NRZ :



Suite de longueur $T : T = (2^N - 1) \cdot T_b$ (période) $D_b < 50 \text{ kbit/s}$ $D_b = 1/T_b = 1/T_s$

Par exemple prenons $N=4 \rightarrow T=15T_b$
 $F=1/15T_b$

a) Spectre du signal NRZ :



Nous remarquons que dans ce type de code il n'y a pas d'énergie à $f = 0$.
 Ce phénomène est d'autant plus perceptible que la longueur du mot est court.
 L'absence de moyenne entraîne l'absence de composante à f_p .

3) Signal modulé

a) Théorème du changement de fréquence :

Soit : $X(f) = T_s.(\sin \pi.T_s.f / \pi.T_s.f) = T_s.\text{sinc}(\pi.T_s.f) \rightarrow \{\text{T.F. d'un signal NRZ}\}$

Densité spectrale de $x(t)$ (Bennett) :


$$S_{xx}(f) = |G(f)|^2 = A^2.T_s.[\sin(\pi f T_s) / (\pi f T_s)]^2 \\ = A^2.T_s.\text{sinc}^2(\pi f T_s)$$

Densité spectrale de $y(t)$ (Bennett) :

$$S_{yy}(f) = \frac{1}{4} . A^2.T_s.[\sin \pi(f+f_p).T_s / \pi(f+f_p).T_s]^2 \\ + \frac{1}{4} . A^2.T_s.[\sin \pi(f-f_p).T_s / \pi(f-f_p).T_s]^2$$

b) Spectre du signal modulé BPSK:


Représentation spectrale du signal modulé :




En théorie le spectre est symétrique par rapport à zéro, en réalité il n'existe que dans les fréquences positives.

c) Translation de fréquence : (rien en « fp »)

Comme nous l'avons vu précédemment dans le spectre du signal NRZ, ou on retrouvait un manque d'énergie en zéro, ainsi lors de la transposition de fréquence on observe également un trou autour de la fréquence porteuse.



A l'aide d'un oscilloscope numérique on observe le phénomène réelle présent sur la carte MAQ :



Licence Professionnelle de Réseaux et Télécommunication


Projet Tutoré

Récepteur BPSK

II) DEMODULATION

Il s'agit de restituer les données binaires en bande de base.

1) Démodulateur cohérent



$i(t) = \text{signal NRZ}$


$$i(t) = \sum_{k=0}^{k-1} a_k * g(t - k.T_s) \quad \text{NRZ} \Rightarrow a_k \rightarrow A[-1,1] \quad \rightarrow R(t) = i(t) \cos(\omega_p t + \phi_p)$$

$$Z1(t) = \frac{i(t)}{2} [\cos(\phi_p - \phi_p) + \cos(2\omega_p t + \phi_p + \phi_p)] \quad Z2(t) = \frac{i(t)}{2}$$


Démodulateur cohérent BPSK :

La démodulation est dite cohérente lorsque que l'on dispose à la réception d'un oscillateur local synchronisé en fréquence et en phase avec la porteuse source du modulateur.

Cet oscillateur local est créé grâce au signal modulé ou on lui extrait la fréquence porteuse. La récupération de cette porteuse représente la tâche la plus conséquente dans la réalisation du démodulateur cohérent étant donné qu'à la fréquence f_p il n'y a pas d'énergie.



De plus il faut prendre aussi en compte que dans une modulation BPSK l'information est portée par la phase (saut $+ ou - 180^\circ$).



Par conséquent il faut utiliser un régénérateur de porteuse insensible au saut de phase, nous avons choisie de le réaliser de deux manières différentes connues :



-Elevateur au carré

-Boucle de costas

Malheureusement ces solutions créent une indétermination de phase ($\pm \pi$) :


1 : information avant modulation

2 : information après démodulation



Cette indétermination est levée grâce à une solution courante qui est de transmettre une suite de bits connus de synchronisation au début du message.

a) Elévateur au carré du signal reçu :




$$\rightarrow R(t) = i(t) \cos(\omega_p t + \phi_p)$$

$$z(t) = (i(t))^2 * \left\{ \frac{\cos 2\omega_p t + 1}{2} \right\}$$

Il suffit alors après avoir éliminé le terme continu de diviser par 2 la fréquence pour restituer une sinusoïde en phase ou en opposition de phase avec la porteuse d'origine.

La porteuse étant restituée le signal numérique est extrait par détection synchrone.


Un schéma possible est proposé ci-dessous :



Il fait appel à deux multiplieurs associés à une boucle de phase qui fournit la porteuse régénérée.

Ce montage ne peut fonctionner que si chaque symbole comprend plusieurs périodes de la porteuse de façon que le filtrage passe bas soit possible ($T_s \gg 1/f_p$).


1 : PSK2
2 : X^2 out



2) Solution Développé

b) Boucle de costas :


L'autre solution connue est une boucle de phase particulière qui assure à la fois la régénération de la porteuse et la restitution du signal logique, il s'agit de la **boucle de Costas**.



On remarque une architecture à 2 voies du genre I / Q.

On peut distinguer dans cette architecture une PLL, tout d'abord il y a le multiplieur et le filtre générant P (il représente le signal démodulé) puis l'asservissement réalisé par le dernier multiplieur et par le VCO.

PLL :




Cette boucle de costas est un asservissement de la famille des PLL, mais plus sophistiqué.

III. Solution proposée : (Le doubleur de fréquence)

La reconstitution de la porteuse peut s'effectuer par doublage de fréquence.
Comme nous l'avons dit, la démodulation BPSK nécessite la présence d'un Oscillateur local afin de se synchroniser en phase (à $\pm \pi$) et en fréquence, avec la porteuse, qui n'est pas directement présente dans le spectre du signal modulé émis.
Il est donc nécessaire de la reconstituer à la réception.


1) Structure du doubleur de fréquence :

a) Schéma simplifié d'un doubleur de fréquence :




b) Schéma fonctionnel de degrés 2 de la solution proposé :

F.P. : Fonction principale
F.S. : Fonction secondaire



c) Schéma structurel de la solution proposé :



2) Fonction secondaire 1 : (Doublage de fréquence)

(Choix technologique : le multiplieur AD 835)

La FS1 a pour but de doubler la fréquence du signal d'entrée en multipliant ce signal par lui-même à l'aide d'un multiplieur.

a) Schéma structurel de F.S.1 :





Schéma interne du AD 835 :



b) Dimensionnement des composants :

R2 et R3 :

D'après la documentation technique de l'AD 835, l'amplitude Crête à Crête de sortie du composant ne doit pas excéder $\pm 2.2V$. Pour cela on doit dimensionner les résistances R2 et R3.

Par ailleurs le à démoduler (carte MAQ) présente une amplitude de 0,3V.

On utilise l'équation :

$$W = (X1.Y1) / U + Z$$

$$\rightarrow \{Z = K.W\}$$

$$W = (X1.Y1) / U + K.W$$

$$\rightarrow \{K = (R3 / R3 + R2)\}$$

$$\Rightarrow W(1-K) = (X1.Y1) / U$$

$$W = (X1.Y1) / U(1-K)$$

Or on a en entrée:

$$S_{in} = X1 = Y1 = a \cos(Wpt) = 0,3 \cos(Wp.t) \rightarrow \{Wp = 1,25 \text{ Mhz}\}$$

Et en sortie :

$$S1 = W = (1 / (1-K).U) . (0,3^2/2) . [\cos(2wp.t) + \cos(0)]$$

Ainsi:

$$W = (1 / (1-K).U) . (0,3^2/2) . [1+1] \leq 2V$$

$$\rightarrow \{U = 1,05V \rightarrow 1V\}$$

$$\Rightarrow (0,3^2 / (1-K).U) \leq 2V$$

$$1-K \leq 0,3^2$$

$$K \leq 0,95$$

$$\Rightarrow R3 / (R3 + R2) \leq 0,95$$

$$D'où R2 = 5\% . R3$$

Ici on a choisit:

$$R2 = 22\Omega$$

et

$$R3 = 470\Omega$$

$$\rightarrow \{K \approx 0,95\}$$

Le montage à été testé avec d'autres valeurs de résistance, on constate en sortie :

-Lorsque on diminue « K » :

L'amplitude du signal est plus importante, mais il est plus excentré par rapport à 0, (+forte composante continue).

-Lorsque on augmente « K » :

L'amplitude du signal devient moins importante, mais il est moins éloigné de 0, (+faible composante continue).

Le choix de « K » dans notre cas est donc un compromis entre ces 2 alternatives.

Remarque : Le coefficient K permet de régler le gain en sortie, or le signal de sortie varie entre 0,8V et 1,8V, ce signal n'est donc pas optimal, mais suffisant pour la suite du montage.


R1 :

La résistance R1 permet d'éviter de laisser les entrées X1 et Y1 en l'air.

C1 et C2 :

C1 et C2 sont des condensateurs de découplage, ils permettent d'éliminer le bruit de l'alimentation, et assure une source d'impédance faible à toutes fréquences.

c) Signaux Sin (entrée) et S1 (sortie AD835) :
(Avec carte MAQ)



Sin (voie 1) : Signal modulé BPSK, de fréquence $F = f_p = 1,25\text{MHz}$,

S1 (voie 2) : Signal de sortie du multiplieur, de fréquence $F = 2.f_p = 2,5\text{MHz}$

Amplitude : 1V $[0,8\text{V} \rightarrow 1,8\text{V}]$


S1 est conforme aux résultats attendu.

d) Le résonateur LC :

La solution du résonateur LC a été envisagée pour pallier à la discontinuité du signal modulé, lors du changement de phase, (atténuation d'1 oscillation).

En disposant ces éléments en « série », avant l'entrée « CK » du SN74HCT 74N,

le courant traversant le dipôle est plus important et la résonance parallèle est rejetée parce que nous travaillons avec un signal alternatif :



En choisissant un $Q > 20$

$$L = 100\mu\text{H}, C = (1/LW^2) = 47\text{pf}$$


L'amplitude en sortie du circuit étant trop faible, cette solution a été abandonnée au profit d'une PLL.
(C.F : F.S.2 $\rightarrow$ 74HCT7046AE)

3) Fonction secondaire 2 : (PLL)


(Choix technologique : SN74HCT7046 AE)

La PLL (FS2) permet une fois son VCO réglé, de faire un asservissement de fréquence sur la fréquence « $2f_p$ » avec les informations envoyées, même lorsque l'on modifie le débit.

Principe de la PLL :




a) Schéma structurel de F.S.2 :




b) Schéma interne 74HCT7046 $\Rightarrow$ (VCO) :

Nous n'utilisons que le comparateur de phase à OUEX:

-On obtient donc le schéma de principe suivant :



Principe:



$\rightarrow$ VC ne varie que faiblement autour de 2,5V.

Le „ou exclusif“ joue le rôle de comparateur de phase.

On retrouve les signaux :

S1 (sinusoïdale): $0,5 \cos(2Wp) + 0,8$; $(Wp = 2\pi \cdot 1,25 \cdot 10^6)$

S2 (carré): Signal de même fréquence décalée de τ .


c) Caractéristique du VCO :

Un réglage optimal serait de fixer la Fréquence du VCO à 2,5Mhz pour un $V_C = V_{COin} = 2,5V$.

On fait varier la tension V_C à l'aide d'un potentiomètre (10K) et d'une alimentation, afin de visualiser pour quelle tension le VCO produit la fréquence consigne **F2 = 2,5Mhz**

Remarque : Les essais sont fait à $R_6 = 0$, (Filtre passe bas : 1^{er} ordre)

On retrouve la courbe :



La fréquence **F2 = 2,5Mhz** s'obtient pour la tension VCO in = 2,5V.

Soit le gain :

$$K_0 = (2,8 - 2,15)/(3-2) = 0,65 \text{ Mhz/V}$$


Gain total :

$$K_d \cdot K_0 = (5/\pi) \cdot 0,65 \cdot 10^6 \cdot 2\pi = 6,5 \cdot 10^6 \cdot s^{-1}$$

$$K = K_d \cdot K_0 = 6,5 \cdot 10^6 \cdot s^{-1}$$

Le filtre passe bas constituée de « R7, R6, C4 », est nécessaire pour augmenter la plage de capture.

Pour les essais le filtre n'était constituée que de « R7 » et « C4 » :




Avec un $\tau_2 = R7.C4$; et un dipôle de la forme :

$$(1 / (1 + j\omega\tau_2)) ;$$

le passe bas coupe le variable à $2f$,

cependant pour éliminer les oscillations en (2), et pour élargir la plage de capture, on doit augmenter l'amortissement « m » de l'asservissement.

C'est le rôle du correcteur constitué de « R6 » et « C4 » :



Avec, $\tau_1 = (1/\omega_1) = R6.C4$

$$\tau_2 = (1/\omega_2) = (R7+R6).C4$$

On a donc un dipôle de la forme :

$$(1 + j\omega.\tau_1) / (1 + j\omega.\tau_2)$$

« m » grand : $\omega_n = \sqrt{K.\omega_2}$

$$\omega_n = 10^4 \text{ rad/s} \rightarrow \omega_2 = 1/\tau_2 = \omega_n^2/K = 10^8/6,5.10^6 = 15,4$$

$$\rightarrow \tau_2 = 0,065$$

$$m = \omega_n/2 (\tau_2 + 1/K) \rightarrow [1/K \approx 0]$$

$$= 10^4/2 (\tau_2) = 3$$

$$\tau_1 = 3 \cdot 2.10^{-4} = 6.10^{-4}$$

$$0,065/6.10^{-4} = 100$$

Soit R7 = 100.R6

R5 et R4 :

Le dimensionnement de R4 et R5 ont permis de faire varier la tension du VCO le plus linéairement possible. On a :

$$R4 = 3,3K\Omega$$

et

$$R5 = 3,9K\Omega$$


C5 :

Le dimensionnement de C5 permet de faire varier la tension du VCO mais autour de la fréquence

On a :

$$C5 = 1,5nf$$

d) Plage de capture :




L'observation de la plage de capture s'est effectué en simulant un signal à 300mv d'amplitude sur générateur, et en faisant varier la fréquence pour atteindre les verrouillages et les déverrouillages de la PLL.

On observe une plage comprise entre:

[1,11Mhz → 1,27Mhz]

e) Signaux S1 (sortie AD835) et S2 (sortie PLL):
(Avec carte MAQ)



La visualisation de ses 2 signaux simultanément nous montre que la PLL est accroché, et que ces 2 signaux sont à la même fréquence.

S2 varie entre 0V et 5V, il sera donc bien interprété par le trigger à l'entrée « CK » du 74HCT74N.

f) Signaux Sin et S2 :
(Avec carte MAQ)




4) Fonction secondaire 3 :

Le rôle de la F.S. 3 consiste à diviser par 2 en fréquence le signal **S2** (signal synchronisé avec le signal modulé, de fréquence $2.f_p = 2,5\text{Mhz}$), afin de reconstituer une porteuse de fréquence $f_p = 1,25\text{Mhz}$.

Ainsi on effectue le montage en inverseur d'une bascule.

(Choix technologique : Les bascules SN74HCT74N)


a) Schéma structurel de F.S.3 : (Diviseur de fréquence par 2)



b) Caractéristique du SN74HCT74N :


A l'entrée CP (patte 3), le seuil de basculement du trigger de schmitt détermine les tensions pour lesquelles les sorties Q et Q\ basculent.

Afin d'observer ces 2 tensions, on fait varier un potentiomètre relié à l'alimentation fixe (+ 5V), puis on visualise la sortie Q :



Résultat :

VQ (output)



La valeur du seuil de basculement au front montant et au front descendant est sensiblement la même :

$$V_{\text{seuil}} = 1,43\text{V}$$

c) Dimensionnement des composants :

Détermination de R8 et R9 :

Dans notre montage on a :

$$V_{\text{seuil}} = [R9 / (R9 + R8)] \cdot 5\text{V}$$

Soit le rapport :

$$\Rightarrow [R9 / (R9 + R8)] = V_{\text{seuil}} / 5\text{V} = 0,286$$

En premier lieu, j'ai choisi :

$$R9 = 150\Omega \quad \text{et} \quad R8 = 390\Omega \quad \text{d'où} \quad [R9 / (R9 + R8)] = 0,27$$

-La bascule fonctionne correctement de :

Entrée : 200mV → 2V d'amplitude.

Puis j'ai choisi les résistances :

$$R9 = 150\Omega$$

Et

$$R8 = 390\Omega // 5,6\text{K}\Omega = 364\Omega$$


$$\text{d'où} \quad [R9 / (R9 + R8)] = 0,291$$

- On retrouve une amélioration, la bascule fonctionne correctement de :

Entrée : 100mV → 2V d'amplitude.

C7 est un condensateur de découplage, il permet d'éliminer le bruit du à l'alimentation, et assure une source d'impédance faible à toutes fréquences.

d) Signaux S2 (sortie PLL) et S3 (sortie bascule) :
(Avec carte MAQ)



-S2 (voie 1) : Signal carrée de fréquence 2,5Mhz.

-S3 (voie 2) : Signal carrée de fréquence 1,25Mhz.

La F.S.3 effectue correctement une division en fréquence par 2.

5) Fonction secondaire 4 :

La F.S.5 permet d'effectuer la démodulation cohérente en associant les données avec la porteuse regenerée à l'aide d'un multiplieur.

(Choix technologique : AD 835).

On retrouve en entrée les signaux :


-**Sin** : Signal modulé BPSK

-**S3** : Porteuse reconstitué par les fonctions précédente.

On retrouve en sortie :

-**Sout** : Train de bit, présent dans le signal modulé BPSK.

a) Schéma structurel de F.S.4 : (Démodulation cohérente)



b) Dimensionnement des composants :

Aux entrées (X, Y) de l'AD835, le signal ne doit pas excéder $\pm 1V$ d'amplitude (CF : doc. Tech.).

Or S3 est un signal carrée : $0V \rightarrow 5V$

Pour obtenir un signal compatible avec ce composant, on dimensionne C11, R14 et R15.

C11 :

C11 permet d'obtenir une valeur moyenne nulle :

$$\text{On a } \tau = (R14+R15).C11 = 1/W_p \quad \rightarrow \{W_p = 2\pi.1,25.10^6\}$$


$$\Rightarrow C11 > 1/[W_p.(R14+R15)] \quad \rightarrow \{R14+R15 = 1K\Omega \rightarrow \text{Résistance interne de l'AD835.}\}$$

$$C11 > 1/(1,25.10^6.2\pi.10^3)$$

$$C11 > 1,27.10^{-10}F$$

On choisit :

$$C11 = 10nF$$



R14 et R15 :

R14 et R15 vont permettre de diviser le signal par (5/2).

On a :

$$V_{Y1} = [R15 / (Z_{C11} + R14 + R15)] \cdot S3$$

$$\rightarrow \{Z_{C11} = 0 \rightarrow \text{Signal alternatif}\}$$

$$V_{Y1} / S3 = [R15 / (R14 + R15)] = 2/5$$

$$\Rightarrow R15 = 400\Omega ; R14 = 600\Omega$$


En valeur normalisé on choisit:

$$R15 = 390\Omega$$

Et

$$R14 = 560\Omega$$

De cette façon on obtient un signal de la forme:



Le signal est compatible avec les caractéristiques (X ; Y) de l'AD835.


Le filtre passe haut, composée de C11, R14 et R15, a les caractéristiques suivante :

$$V_{Y1} = [R15 / (Z_{C11} + R14 + R15)] \cdot S3$$

$$V_{Y1} / S3 = [(j.R15.C11.W) / (1 + j.C11.W.(R14 + R15))]$$

Avec: $\rightarrow W_1 = 1 / (R15.C11)$
 $\rightarrow W_2 = 1 / C11.(R14 + R15)$

$20\log(V_{Y1} / S3)$



R11 et R12 :

Elles permettent d'obtenir un gain en sortie de « 2 ». ($\beta = 2$) :

Soit : $W = (X1.Y1/U) + Z$

$Z = K.W \rightarrow \{K = [R12 / (R12 + R11)]\}$

Comme pour le premier multiplieur, on a :

$W = X1.Y1/(1-K) \rightarrow \beta = 1/(1-K) = [(R12 + R11)/R12]$


On choisit : $R11 = R12 = 1,8K\Omega$

$\Rightarrow \beta = 2$

R13 et C10:

R13 et C10 constitue un filtre passe bas du premier ordre.

On retrouve une fréquence de coupure :



Remarque : La valeur de C10 ayant été choisit pour effectuer des tests, la fréquence de coupure ($f_c = 10,61\text{Khz}$), ne satisfait pas pleinement le cahier des charges qui demandait d'effectuer une démodulation cohérente pour un débit $< 50\text{Kbits/s}$.

Amélioration :

Ainsi, il faudrait diminuer C10 d'un rapport de « 5 » par exemple.

C8 et C9 :

C8 et C9 sont des condensateurs de découplage, il permettent d'éliminer le bruit du à l'alimentation, et assure une source d'impédance faible à toutes fréquences.


R16 :

La résistance R16 permet d'éviter de laisser l'entrée X1 en l'air.

C) Signaux du train de bits et de S out : (en phase et en opposition de phase)


Remarque : La démodulation cohérente fonctionne à π près.

Signaux en phase :
(Avec carte MAQ)



- Signal du train de bits observable depuis la carte de modulation (voie 1)
- Signal **Sout** en sortie de F.S.4 (voie 2)

Signaux en opposition de phase : ($\pm \pi$)
(Avec carte MAQ)



Les informations restitués sont bien en accord avec celles envoyés, (soit en phase soit complémentée). La démodulation cohérente est bien en place, mais on remarque que le signal **Sout** n'a pas une valeur moyenne nulle, elle possède une tension crete à crete de 259mV.


6) CONCLUSION :

Afin d'optimiser ces informations il serait bénéfique de les convertir en un signal TTL (0→5V), avant un éventuelle décodage ou traitement numerique.

Par exemple ajouter une porte logique, ce qui aurait aussi pour effet de lisser le signal,

IV. BOUCLE DE COSTAS

1) ETUDE THEORIQUE



$$R(t) = \text{BPSK}$$

$$\rightarrow R(t) = i(t) \cos(wp.t + \varphi\rho)$$

$$\text{NRZ} \Rightarrow ak \rightarrow A[-1,1]$$

$$i(t) = \sum_{k=0}^{k-1} ak * g(t - k.Ts)$$

$$I(t) = R(t) \cos(wvco.t + \varphi L)$$

$$I(t) = i(t) \cos(wp.t + \varphi\rho) \cdot \cos(wvco.t + \varphi L)$$

$$\Rightarrow wvco = wp$$

$$I(t) = \frac{i(t)}{2} [\cos(\varphi\rho - \varphi L) + \cos(2wp.t + \varphi\rho + \varphi L)]$$

$$Q(t) = R(t) \sin(wvco.t + \varphi L)$$

$$Q(t) = i(t) \cos(wp.t + \varphi\rho) \cdot \sin(wvco.t + \varphi L)$$

$$\Rightarrow wvco = wp$$

$$Q(t) = \frac{i(t)}{2} [\sin(\varphi\rho - \varphi L) + \sin(2wp.t + \varphi\rho + \varphi L)]$$

On filtre avec les 2 filtres passe bas, la composante à $2wp$ des signaux I et Q de façon à récupérer :

$$If(t) = \frac{i(t)}{2} \cos(\varphi\rho - \varphi L)$$

$$\Delta\varphi = \varphi\rho - \varphi L$$

$\Downarrow$

$$Qf(t) = \frac{i(t)}{2} \sin(\varphi\rho - \varphi L)$$

$$V\xi(\Delta\varphi) = If(t) \cdot Qf(t)$$

$$V\xi(\Delta\varphi) = \frac{i(t)^2}{4} \cdot \sin(\Delta\varphi) \cdot \cos(\Delta\varphi)$$

$$V\xi(\Delta\varphi) = \frac{i(t)^2}{8} \sin(2\Delta\varphi)$$


$$V_{\xi}(\Delta\varphi) = \frac{i(t)^2}{8} \sin(2\Delta\varphi)$$

On constate que la tension de commande du VCO est en fonction de l'écart de phase $\Delta\varphi$ entre la porteuse reçue et la porteuse locale.

$$i(t)^2 = \left(\sum_{k=0}^{k-1} ak * g(t - k.Ts) \right)^2 \quad \Delta\varphi \in [-\pi/4; \pi/4]$$

$$\rightarrow g^2(t - k.Ts) = g(t - k.Ts) \quad \text{radian} \Rightarrow \pi/4 = 0.78 \Rightarrow \Delta\varphi \in [-0.78; 0.78]$$

$$\rightarrow ak^2 = A = 300mV$$



2) ETUDE PRATIQUE

a) VCO


Pour la réalisation du VCO nous avons choisi le 4046 de technologie CMOS rapide 74hc4046, le choix c'est porté sur ce composant pour plusieurs raisons :

Premièrement il est en stocke dans le magasin.

Secondement en ce qui concerne la configuration du VCO, nous ne recherchons pas un VCO centré sur la fréquence porteuse mais sur 4 fois la fréquence porteuse c'est-à-dire 5Mhz. C'est la partie réalisation des signaux en quadratique sin et cos à $f_p = 1.25$ MHz qui impose ce changement.

Ce composant est constitué d'un VCO avec une fréquence centrale max (typ) de 17 Mhz, cela n'est peut être pas suffisant car nous sommes situé dans ça limite de fonctionnement voir courbe fo p28.


Pour bien maîtriser ce composant je l'ai testé sous différente configuration



Grâce à ces courbes on voit bien l'influence de R1, R2 et C1, pour utiliser la capacité maximale en fréquence du VCO on fixe C1 au minimum puis on joue sur R1 et R2.

On constate que la configuration Fvco2 n'est pas bonne, il n'atteint pas 5Mhz puis la configuration Fvco1 est aussi mauvaise, il n'est pas linéaire autour de 5Mhz et enfin la configuration Fvco2 est bonne mais le degré de liberté autour de 5Mhz est très petit.

Ce composant ne nous satisfait pas entièrement, on va le changer et le remplacer par son homologue le 7046 qui peut travailler à des fréquences beaucoup plus haute.



Approximation du sinus au premier ordre : $\sin(x) \approx x \rightarrow \sin(2\Delta\varphi(\text{rad/s})) \approx 2\Delta\varphi(\text{rad/s})$


$$V_{\xi}(\Delta\varphi) = ([i(t)]^2/8) * 2\Delta\varphi(\text{rad/s})$$

Remarque : $i(t)$ est d'amplitude $A \rightarrow [i(t)]^2 = A^2$


$$V_{\xi}(\Delta\varphi) = (A^2/4) * \Delta\varphi(\text{rad/s})$$

$$k_d = A^2/4 \quad [V_{\xi}(\Delta\varphi) = k_d * \Delta\varphi(\text{rad/s})]$$

Schéma Equivalent de la boucle de costas:



Comme précédemment je teste le 7046 sous différente configuration.



Fvco1
R2=00
R1=2,2KOhms
C1=680pF

Fvco2
R2=00
R1=2,2kOhms // 3,3KOhms
C1=680pF

Fvco3
R2=3,3kOhms
R1=3,3KOhms
C1=680pF

Fvco4
R2=3,3kOhms
R1=3,9kOhms
C1=680pF

Après tous ces testes la configuration qui correspond parfaitement à celle énoncée précédemment est Fvco4, par conséquent nous retenons pour l'instant cette configuration.

C'est-à-dire :

- R2=3.3kOhms
- R1=3.9kOhms
- C1=680pF

b) Déphaseur

Réalisation du signal cos et sin :

Pour réaliser un déphasage de $\pi/2$ entre le signal cos et sin, nous utilisons du numérique par conséquent nous remplaçons cos et sin par des signaux « carré » à moyenne nulle décalés l'une de l'autre d'un quart de période.

Notre choix c'est porté sur cette solution pour des raisons évidentes qui sont la facilité, précision et la simplicité, grâce à une bascule D nous pouvons déphaser un signal de $\pi/2$.

Ce montage à bascule D nécessite une horloge à la fois synchronisée sur le signal entrant et une fréquence 4 fois plus importante que le signal entrant.


C'est pour cette raison que nous avons précédemment réalisé un VCO non pas centré sur la fréquence $f_0=1.25\text{Mhz}$ mais centré sur la fréquence $4f_0=5\text{Mhz}$.

Ce VCO nous fournira l'horloge et grâce à un diviseur par 4 nous fournira aussi le signal cos.


Nous utilisons la même technologie du VCO pour les bascules D (74HC), c'est-à-dire de la CMOS high-speed.

La compatibilité en tension entre le VCO et les bascules D est assurée par la technologie HCT. Puis la compatibilité en fréquence est bonne car le Temps de réponse est largement inférieure à la demie période du signal provenant du VCO.

MONTAGE :




CHRONOGRAMME




Grâce à ce chronogramme et au chronogramme relevé nous pouvons bien distinguer :


-Premièrement la fonction diviseur par 4 réalisée par les deux premières bascules.
Nous obtenons bien en sortie (Cos) le signal VCO divisé en fréquence par 4.




-Secondement la fonction déphasage de $\pi/2$ réalisée par la dernière bascule.
Nous obtenons bien un déphasage de $\pi/2$ (ou T/4) entre le signal cos et le signal sin.



c) **Cellule Adaptatrice entre la fonction « sin », « cos » et la fonction multiplieur :**




Réalisation de la cellule adaptatrice :



$$\frac{V_s}{V_e} = \frac{j\omega(R2C)}{1 + j\omega(C(R1 + R2))}$$

$$* \omega_1 = \frac{1}{R2C}$$

$$* \omega_2 = \frac{1}{C(R1 + R2)}$$




Tout d'abord on fixe **$R1 + R2 = 1 \text{ k Ohms}$** ($R1+R2$ représente la résistance équivalente de sortie du filtre) pour éviter que la résistance interne du multiplexeur agisse sur le fonctionnement du filtre.

C'est-à-dire :

$$(R1 + R2) // R_{int} \rightarrow R_{int} \gg (R1 + R2 = 1 \text{ k Ohms})$$

1^{ère} Etape : Premièrement la cellule doit enlever la valeur moyenne du signal d'entrée sans filtré le message ($f_p = 1.25 \text{ Mhz}$) c'est-à-dire réaliser un passe haut.



Calcul du passe haut :


$$\omega \gg \omega_p$$

$$\frac{1}{C(R_1 + R_2)} \ll \omega_p \rightarrow R_1 + R_2 = 1k\Omega \rightarrow \omega_p = 1.25 \text{ MHz} * 2\pi$$

$$C \gg \frac{1}{1.25 * 2\pi * 10^9}$$

Soit **C=10nF**

2^{ème} Etape : Deuxièmement elle doit diviser le signal par $\frac{5}{2}$.



$$V_s = \frac{V_e}{5/2} \Rightarrow \frac{V_s}{V_e} = \frac{2}{5} = \frac{R_2}{R_1 + R_2} = \frac{R_2}{1k\Omega}$$


Soit **R2=390 Ohms**

R1=560 Ohms

Après test on obtient bien :

1- V_e


2- V_s



d) MULTIPLIEUR

Pour la réalisation des multiplieurs nous avons choisi l'AD835, ce composant est un multiplieur à 4 quadrants fonctionnant jusqu'à 450 Mhz cela convient parfaitement à nos besoin.

Synoptique :



Le multiplieur AD835 défini par :

$$W = \frac{X1Y1}{U} + Z$$

⇓

$$Z = kW \text{ avec } k = \frac{R8}{R8 + R7}$$

⇓

$$W = \frac{X1Y1}{U} + kW$$

$$W(1 - k) = \frac{X1Y1}{U}$$

$$W = \frac{X1Y1}{U(1 - k)} \Rightarrow U = 1$$

⇓

$$W = \frac{X1Y1}{(1 - k)} \rightarrow \frac{1}{1 - k} = \frac{R8 + R7}{R7}$$

⇓

$$W = \frac{R8 + R7}{R7} (X1Y1)$$

Calibrage de R7 et R8
pour les 3 multiplieurs.


On calibre les résistances de façon à amplifier le signal de sortie par 2.
(compatibilité avec le 3^{ème} multiplieur).

$$\text{Soit } \frac{R8 + R7}{R7} = 2$$

$$-R8 = 1.8K\Omega$$

$$-R7 = 1.8K\Omega$$

e) Filtre passe bas :



On veut une fréquence de coupure à 100kHz de façon à éliminer la partie à 2wp du signal I(t) ou Q(t).

(Voir étude de la boucle de costas)

Pour obtenir :

$$If(t) = \frac{i(t)}{2} \cos(\varphi\rho - \varphi L)$$

$$Qf(t) = \frac{i(t)}{2} \sin(\varphi\rho - \varphi L)$$

Soit $R=1k\Omega$

- $\omega_c = 1/RC$

- on veut $f_c = 1/2\pi RC = 100kHz$

Par conséquent on obtient une capacité **$C=1.6nF$**

f) Cellule adaptatrice entre le VCO et le multiplieur :


Il faut ajouter une cellule entre l'entrée du VCO et la sortie du multiplieur pour placer la tension image du déphasage au centre de la caractéristique du VCO.

Explication :


Si le déphasage est nul alors $V_{Smult}=0V$, pour ce déphasage nous voulons que la fréquence du VCO soit égale à 5Mhz par conséquent il faut que V_{COin} soit égale à 2.5V.

Donc on doit ajouter à V_{smult} un offset de 2.5V.

Montage:



Le pull up fait fonctionner la zener en inverse ($V_z=2.5V$) donc l'offset de 2.5V est ajouter puis le pull down permet de limiter le courant réinjecter à la sortie du multiplieur $i=1mA$.



SCHEMA STRUCTUREL


3) TEST :

On connecte les différentes parties de la boucle de costas puis on teste le système en entier.

a) Récupération de porteuse

Description

On test la fonction Récupération de porteuse, on vérifie si le système est bien verrouillé au alentour de 1.25Mhz et si sa zone de capture est assez large.




Lorsque le système est verrouillé, le système se comporte comme sur cette courbe, la Fréquence du signal « sin » (F_{sin}) est égale à la fréquence de la porteuse de « $R(t)$ » (F_p).

Réalisation

Pour la réalisation de ces tests on utilise un Générateur de fonction pour simuler le signal modulé $R(t)$.

A1) On simule $R(t)$ à 1.25Mhz, on constate que le système n'est pas verrouillé :





Le système n'est pas synchronisé sur $R(t)$ à cette fréquence.

A2) On simule $R(t)$ à différentes fréquences pour déterminer sa plage de capture.

Sa plage de capture est [1.18Mhz à 1.22Mhz] :

- 1- $\sin(t)$
- 2- $R(t)$



La première courbe a été relevée à la limite la plus basse de la plage de capture tandis que la seconde est prise à la limite la plus haute.

Conclusion :

Le système doit être modifié, il faut recentrer la plage de capture au alentour de 1.25Mhz et il faut l'agrandir.

On recentre la plage de capture grâce aux paramètres de réglage du VCO définis auparavant.

On rehausse cette plage en diminuant la capacité du VCO à 550 pF.



On agrandit la plage de capture grâce cette fois au coefficient d'amplification du 3^{ème} multiplieur.

On augmente le coefficient à 3, pour cela on hausse $R7$ à 2.2KOhms.

Nouveau test après Modification :

Le système est bien verrouillé à 1.25Mhz et sa nouvelle plage de poursuite est de [1.27Mhz ; 1.17Mhz].

- 1- $\sin(t)$
- 2- $R(t)$



Grâce à ces graphes représentant les limites de la plage de capture, on distingue bien que la fonction récupération de porteuse à 1.25Mhz fonctionne correctement.


b) Démodulation

Ce dernier test approuve le fonctionnement de la solution entière, c'est-à-dire démodulé $R(t)$. Il est réalisé grâce à la carte MAQ qui génère le code NRZ et le transforme en un signal modulé $R(t)$ à 1.25Mhz.

On injecte ce signal à l'entrée de la boucle de costas et on vérifie si I_f (code démodulé) correspond bien au code modulé.

1- code modulé

2- code démodulé (I_f)



Conclusion :

Ces graphes nous montrent le bon fonctionnement de la solution développée mais aussi l'indétermination de $+$ ou $-\pi$ détectée au tout début du projet.

v. COMPARAISON DES DIFFERENTES SOLUTIONS

Les deux solutions remplissent parfaitement le cahier des charges seulement la solution élévateur au carré est celle qui comprend le moins de besoin matériel.