# מבנה מחשבים

# <u>236267</u>

# תרגיל בית יבש 4

# מגישים:

yoavjavits@campus.technion.ac.il	212617864	יואב יעבץ
shmerler@campus.technion.ac.il	212139240	גלעד שמרלר

#### שאלה 1

#### : נתון קטע הקוד הבא

div R7, R6, R5  $\mbox{N7} = \mbox{R6/R5}$  mul R8, R7, R7  $\mbox{N8} = \mbox{R7*R7}$  sub R6, R3, R7  $\mbox{N6} = \mbox{R3-R7}$ 

bne Label \jump if last result not 0

add R5, R9, R1  $\sqrt{R5} = R9 + R1$ 

Label:

store [R5 + 0X4], R2 \Mem[R5+4]=R2 Load R1, [R3 + 0x11] \R1=Mem[R3+17]

#### : להלן הנתונים הבאים

- ב ROB בניסות. AOB כניסות.
- . בתחילת ביצוע קטע הקוד, ה- ROB וה- ריקים פרוד, ה- ROB ריקים.
- בשלב ה 3 ALLOC פקודות לכל היותר מתבצעות בכל זמן מחזור, השלב לוקח מחזור שעון אחד עבור כל פקודה, ורק החל מהמחזור הבא ניתן להתחיל לבצע exe.
  - בשלב ה Commit פקודות לכל היותר מתבצעות בכל זמן מחזור.
  - IEU, JEU, IMUL, IDIV : במעבד קיימות 4 היחידות הפונקציונליות הבאות

#### : עבור הרכיבים הבאים נתון

משך הביצוע (במחזורי שעון)	רכיב
1	IEU – Integer Execution Unit
1	JEU – Jump Execution Unit
10	IMUL – Integer Multiply
40	IDIV – Integer Divide

- : (הערכים השונים נתונים בייצוג עשרוני) RRF תוכן ה

#### RRF:

R1	3
R2	4
R3	8
R4	1
R5	2
R6	10
R7	8
R8	6
R9	18

<u>הערה</u>: לאורך כל הסעיפים, ניתן לצורך נוחיותכם לכתוב בכל טבלה רק את השינויים ביחס לסעיף הקודם.

# ALLOC - בסיום שלב ה ROB Cont ,ROB ,RRF ,RAT – בסיום שלב ה ROB cont ,ROB ,RRF ,RAT – ציינו את תוכן הכניסות של הפקודה האחרונה של הפקודה האחרונה ב

# RAT:

	#reg	ROB/RRF
R1	P7	ROB
R2		RRF
R3		RRF
R4		RRF
R5	P5	ROB
R6	P3	ROB
R7	P1	ROB
R8	P2	ROB
R9		RRF

R	RF
R <sub>1</sub>	

1/1/1,:	
R1	3
R2	4
R3	8
R4	1
R5	2
R6	10
R7	8
R8	6
R9	18

# ROB:

Entry #	Valid	Valid	Data	Destination
	Entry	Data		
1	1	0		R7
2	1	0		R8
3	1	0		R6
4	1	0		PC
5	1	1	21	R5
6	1	0		MEM
7	1	0		R1
8	0			
9	0			
10	0			

Valid	opcode	Valid	SRC1	Valid	SRC2	Destination
Entry	_	SRC1		SRC2		
1	Div	1	10	1	2	P1
1	Mul	0	P1	0	P1	P2
1	Sub	1	8	0	P1	P3
1	Bne	0	P3			P4
1	Add	1	18	1	3	P5
1	STA	1	21	1	4	Buffer
1	STD	1	4			Buffer
1	Load	1	8	1	17	P7
0						
0						

על באל בסיום שלב ה - ROB Cont ,ROB ,RRF ,RAT בסיום שלב ה - EXE בסיום שלב ה - ROB Cont ,ROB ,RRF ,RAT פקודת ההסתעפות בשורה ל- .bne Label - 4 שימו לב כי מדובר כאן על **לפני** שלב הflush

## RAT:

KAI:		
	#reg	ROB/RRF
R1	P7	ROB
R2		RRF
R3		RRF
R4		RRF
R5	P5	ROB
R6	P3	ROB
R7		RRF
R8	P2	ROB
R9		RRF

RRF:	
R1	3
R2	4
R3	8
R4	1
R5	2
R6	10
R7	5
R8	6
R9	18

# ROB:

Entry #	Valid	Valid	Data	Destination
	Entry	Data		
1	0			
2	1	0		R8
3	1	1	3	R6
4	1	1	Taken	PC
5	1	1	21	R5
6	1	1	4	MEM
7	1	1	Mem[25]	R1
8	0			
9	0			
10	0			

Valid Entry	opcode	Valid SRC1	SRC1	Valid SRC2	SRC2	Destination
0						
1	Mul	1	5	1	5	P2
0						
0						
0						
0						
0						
0						
0						
0						

של EXE - בסיום שלב ה ROB Cont ,ROB ,RRF ,RAT – בסיום שלב ה store פקודת התוכנית (רמז – store כאשר אנו מבצעים אותה עם הערכים הנכונים של ריצת התוכנית (רמז – האם יש רק ביצוע אחד של אותה פקודת הstore:):

## RAT:

#reg	ROB/RRF
Р3	ROB
	RRF

RRF:	
R1	3
R2	4
R3	8
R4	1
R5	2
R6	3
R7	5
R8	25
R9	18

# ROB:

Entry #	Valid	Valid	Data	Destination
	Entry	Data		
1	1	1	2	R5
2	1	0		MEM
3	1	0		R1
4				
5				
6				
7				
8				
9				
10				

HOD Cont.						
Valid	opcode	Valid	SRC1	Valid	SRC2	Destination
Entry		SRC1		SRC2		
1	STA	1	2	1	4	Buffer
1	STD	1	4			Buffer
1	Load	1	8	1	17	P3

# RAT:

NAI	:	
	#reg	ROB/RRF
R1		RRF
R2		RRF
R3		RRF
R4	·	RRF
R5		RRF
R6		RRF
R7		RRF
R8		RRF
R9		RRF

RRF:	
R1	Mem[25]
R2	4
R3	8
R4	1
R5	2
R6	3

5

25

18

# ROB:

1102.				
Entry #	Valid	Valid	Data	Destination
	Valid Entry	Data		
1	0			
2	0			
3	0			
4	0			
5	0			
6	0			
7	0			
8	0			
9	0			
10	0			

R7

R8

R9

KOD Cont.						
Valid	opcode	Valid	SRC1	Valid	SRC2	Destination
Entry	_	SRC1		SRC2		
0						
0						
0						
0						
0						
0						
0						
0						
0						
0						

#### שאלה 2

- א. יש למלא את הטבלה שבהמשך. לכל פקודה יש לרשום:
- . של הפקודה commit ערכי הארכיטקטוניים הארכיטקטוניים של ערכי הרגיסטרים R3, R2, R1 ullet
  - . בלבד store ו- load בלבד store בלבד בלבר פקודות addr
  - בלבד. store-ו load ערך זיכרון שנקרא או נכתב עבור פקודות − data •
- T alloc במוצעת אלוקציה : עד 3 פקודות בכל מחזור, החל מ- 1 ב T alloc פיתן לבצע אלוקציה רק כאשר לכל הפקודות שמספק ה-frontend במחזור יש מקום ב-ROB ניתן לבצע אלוקציה רק כאשר לכל הפקודות שמספק ה-ROB במחזור יש מקום ב-ROB.
- ב-ROB ישנן **10 כניסות ובROB ה כל פקודה (כולל פקודות Store)** תופסת מקום אחד ב- ROB Cont . ROB Cont
  - במידה Ri- מספרי הרגיסטרים משמשים כ-src2 ,src1 (במידה: Ri- מספרי הרגיסטרים מספרי אוריסטר פיזי, ו-Ri במידה וקוראים ישירות את הרגיסטר הארכיטקטוני.
    - . עבור src1 : store הרגיסטר המשמש לחישוב הכתובת. src1 : store הרגיסטר המכיל את הנתון.
      - : Zero flag=1 פקודת פניצה מותנית: בצע קפיצה אם jump if zero( JZ) עבור פקודת (
    - 1-ט פקודת (Add, Sub( ALU) שאם תוצאת החישוב שלה היא מעדכנת את הדגל ל-4 Add, Sub ( היא ט מעדכנת את הדגל ל-1 ואחרת ל-0.
      - הדגל מהווה dst נוסף של פקודות ALU, ומשמש כ-src עבור פקודת
      - , ו-Z אם נכתב ע"י פקודה i, ו-Z אם אם נכתב ע"י פקודה i, ו-Z אם ארכיטקטוני. ארכיטקטוני.
        - T src2 ready , T src1 ready : הזמן בו מוכן כל אחד ערכי ה-sources לפקודה. אם ה-src כבר מוכן בזמן האלוקציה, אז זמן זה יהיה שווה לזמן האלוקציה. אם ה-src של הפקודה שמחשבת את הערך של ה-src אחרת, זמן זה שווה ל-T data ready
          - ביצוע. הימון בי הפקודה נשלחת לביצוע. הניחו כי ישנן אינסוף יחידות ביצוע. T exe
          - פקודה יכולה להיכנס לביצוע לכל המוקדם במחזור שלאחר האלוקציה.
  - store פקודה נכנסת לביצוע במחזור השעון שלאחר המחזור בו כל ה-src-ים מוכנים. פקודת כנסת לביצוע במחזור השעון שלאחר המחזור בו src1 (המשמש לחישוב הכתובת) מוכן, וכאשר קיימת יחידת ביצוע מתאימה פנויה.
    - במעבד קיימות יחידות הביצוע הבאות:
    - 1 עבור ביצוע: מחזור sub/add יחידת sub/add עבור ביצוע פעולות חיבור או
      - יחידת אביצוע: מחזור וload/store עבור ביצוע פעולות אבור ביצוע אבור ביצוע אבור יחידת  $\mathsf{AGU}$ 
        - יחידת jump עבור ביצוע פעולות jump. משך הביצוע: מחזור jump יחידת
    - יחידת div עבור ביצוע פעולות div. משך הביצוע: 5 מחזורים היחידת היא pipelined, כך שבכל שני מחזורים ניתן להתחיל פקודה חדשה.
    - פקודה מוצאת מה-ROB Cont במחזור שלאחר סיום הביצוע שלה, וכבר במחזור ה ${\rm ROB}$  מחזור המוצאת מה-מוצאת מחזור שלאחר מחזור ולהשתמש במקום שהתפנה.
    - קודם הסימה עבורו עבורו או t=Texe שנשלח לביצוע שנשלח נומל :Load block code  $\bullet$  term עבור נבזמן: toad block code נבזמן t+1 לפי הסדר (רשמו את כל תנאי החסימה לפי הסדר):
      - unknown store address חסימה כתוצאה מ
        - waiting for store data חסימה כתוצאה -2

Texe+1: בלבד: load ו-store בלבד: T addr ready •

עבור load המבוצעים באותו זמן t: תנאי החסימה של ה-store בזמן store בזמן ו-bad עבור אבור נבדקים בזמן t+1 באותו זמן t+1 באותו ואכן ו-bad לא נחסם על store אייי ה-store של ה-store ידועה, ולכן ה-bad לא נחסם על

- : T data ready •
- . Texe+5 : Div עבור פקודות Texe+1 : Add, Sub פקודות ALU : פקודת ס
- : עבור load שהוסרו עבורו כל תנאי החסימה בזמן t או שבוצע בזמן ולא נחסם o
- t+4 בומן: store to load forwarding בומן cache בומן במידה וה-load פוגע ב-
- אחרת, במידה ובוצע load אחר לאותה שורה ב-cache אחרת לאותה ובוצע load אחר לאותה שורה -
  - .t+10 אחרת, בזמן –
  - . עבור store : מחזור השעון בו הן ה למכתיבה לזיכרון והן הכתובת מוכנים.
    - .T data ready = max(Texe+1, T src2 ready) סלומר (
      - t=texe+1 ידועה בזמן-store הכתובת של ה
  - .address store unknown שנחסם עייי הstore שנחסם שנחסם שנחסים שנחסם עייי החסימה של load
  - load אל ידי האt על ידי שתגוצע אל unknown store address שמבוצע בזמן אל, לא נחסם על פרט, load בפרט אל בזמן לא נחסם. <t שמבוצע בזמן <t שמבוצע בזמן
- ROB Cont entries מספר הכניסות התפוסות ב ROB Cont לאחר האלוקציה של הפקודה ROB Cont במחזור זה.)
  - ROB entries מספר הכניסות התפוסות ב ROB לאחר האלוקציה של הפקודה הנתונה (בהתחשב גם בפקודות שהוצאו מה ROB במחזור זה.)
  - עבור פקודות שגוי, מבוצע flush בזמן אגוי, מבוצע עם חיזוי שגוי, מבוצע עם עבור פקודות אגוי, מבוצע אגוי, מבוצע אגוי, מבוצע אלוקציה החל מזמן  $\mathbf{Texe+6}$  (במידה ואין סיבה אחרת שמעכבת את האלוקציה).
    - T commit : הזמן בו הפקודה מבצעת commit. ניתן לבצע T commit לעד 3 פקודות בכל מחזור.
      - . T data ready+1 החל מזמן commit פקודה יכולה לבצע כמחזור זה פקודה חדשה יכולה לבצע מזמן ולהשתמש במקום שהתפנה. וכבר במחזור זה פקודה חדשה יכולה לבצע מוסף במחזור היכולה לבצע החדשה יכולה לבצע מוסף במחזור היכולה היכולה
        - : הנחות
      - . ריק בתחילת הביצוע. write no allocate  $.32_{10}$ B =  $20_{16}$ B . גודל שורה :L1 data cache
        - .16 הכתובות הן פיזיות (אין צורך בתרגום) וכל הערכים המספריים הם בבסיס
          - ס הניחו כי ה frontend-יכול לספק 3 פקודות בכל מחזור.
            - בטבלה רשומות אך ורק הפקודות מהמסלול הנכון.

Pdst	instruction	R1	R2	R3	addr	data	src1	src2	T alloc	T src1 ready	T src2 ready	T exe	block code	T data ready	T	#RS entries	#ROB entries
0	Div R1←R2 / 2	40	80	160			R2		1	1		2		7	8	3	3
1	store m[R1+10] ← R3	40	80	160	50	160	Po	R3	1	7	1	8		9	10	3	3
2	load R2 ← m[R2+10]	40	60	160	90	60	R2		1	1		2	1	19	20	3	3
3	Div R1←R3 / 2	80	60	160			R3		2	2		4		9	20	6	6
4	store m[R1-10] ←R2	80	60	160	70	60	P3	P2	2	9	19	10		19	20	6	6
5	load R1 ←m[R3-90]	60	60	160	70	60	R3		2	2		3	1,2	23	24	6	6
6	sub R3 ←R3 – 20	60	60	140			R3		8	8		9		10	24	6	7
7	JZ 1000 wrongly predicted	60	60	140			PZ6		10	10		11		12	24	6	7
8	add R3 ←R3 – 20	60	60	120			P8		20	24		25		26	27	4	7

## שאלה 3

לאחר אקזיט מוצלח, שבוזבז כולו על כובע 1 בביקיני בוטום, ניסים מזרחי אדרי בן זכאי חיפש דרך חדשה לעשות כסף. הוא הפעיל את קשריו בחברת המעבדים הגדולה, לטניא, והציע להם להוסיף פקודות חדשות לארכיטקטורת RISCV החדשה אותה הם מפתחים תוך שימוש בOOOE. הוא חשב שהפקודות הבאות יהיו שימושיות:

## Load-Jump .1

LJ R1, R2, R3, label

#### הפקודה תפעל בצורה הבאה:

- Mem[R2] טעינת הערך מהזיכרון מהכתובת .1
  - R3-ל-Mem[R2] ל-2.
- .label קופצים לכתובת R1 = Mem[R2] True א. במקרה של ערך
  - ב. במקרה של ערך False:
  - .לא משתנה, לא קופצים R1

## Store-Jump .2

SJ R1, R2, R3, label

#### הפקודה תפעל בצורה הבאה:

- R2,R3 השוואה בין.
- .label וקופצים לכתובת Mem[R1]=R2, אז True, א במקרה של ערך
  - ב. במקרה של ערך FALSE: אין כתיבה לזיכרון, לא קופצים.

הכתובת והDATA של פקודת הstore תמיד מסיימות את החישוב שלהן גם הכתובת והאלים שערך ההשוואה הוא FALSE, במצב זה לא תתרחש כתיבה לזיכרון.

#### : שאלות

۸.

	ROB								
	#	Valid	Dest	Data v	Data				
שורת ROB של פקודת ROB	P0	1	Mem	1					
I I to DOD									
שורת ROB של פקודת ROB	P1	1	R2	1	5				
שורת ROB של פקודת									
Brunen 17, 1, p 2 7 0 11 0 B 27, 170	P2	1	PC	1	Taken				

בהנחה כי אפשר לכתוב לPC במקביל לכל רגיסטר אחר\לזיכרון על ידי הDEST הבא:

(Value\$\$Taken\Not Taken : יראה כך DATAה זה הATA) (במקרה או במקרה במקרה או DATA)

תנו דוגמה לשורת ROB אפשרית של פקודות LJ תנו

Command	#	Valid	Dest	Data V	Data
LJ	Ро	1	R1\$\$PC	1	Mem[20]\$\$Taken
SJ	P1	1	Mem[15]\$\$PC	1	5\$\$Taken

ב. עבור פקודות LJ ו-SJ, כמה שורות ביית עבור (ביימות בייאטר) באורות אורות ב. עבור כל פקודה? לכל הפקודות בהאיגו דוגמה למבנה "ROB Cont" לאחר האחת מהפקודות הציגו דוגמה למבנה "ROB Cont" לאחר החרשה של הפקודות הציגו דוגמה למבנה "ROB Cont" לאחר החרשה ה

#### <u>תשובה:</u>

עבור פקודת LJ – נצטרך שלוש פקודות, נפרט מדוע:

- .R2 פקודה ראשונה גישה לזיכרון בכתובת של הרגיסטר
- .R3 פקודה שנייה השוואה בין ערך בכתובת הזיכרון מפקודה 1 לבין ערך הרגיסטר
- בשלב החשוואה הנעשתה בשלב PC במידת ערך הרגיסטר עדכון ערך הרגיסטר הצורך אורך פקודה שלישית עדכון ערך הרגיסטר R1, ולפי הגדרת השאלה ניתן לעשות זאת ישח

(המשך בעמוד הבא)

## : של הפקודה Decode לאחר ה-ROB Cont דוגמה לטבלת

Valid Entry	Opcode	Valid src1	Src1	Valid src2	Src2	Dest
1	LJ – Load	1	10			Po
1	LJ – Compare	0	Ро	1	13	P1
1	LJ - Jump	0	P1	1	Po\$\$Label	P2\$\$P3

#### :כאשר מתקיים כי

.Mem[R2] ממופה לערך Po -

.R3 לבין Mem(R2) ממופה לתוצאת ההשוואה בין P1 -

.R1 ממופה לרגיסטר P2 -

P3 ממופה לרגיסטר P3

#### עבור פקודת SJ – נצטרך שתי פקודות, נפרט מדוע:

- .R3 בין רגיסטר R2 לבין רגיסטר השוואה בין רגיסטר 1
- פקודה שנייה במקרה שהשוואה מהפקודה הראשונה היא אמת נעדכן את הזיכרון
  בכתובת ערך רגיסטר R1 להיות ערך רגיסטר R2, ונעדכן את הPC להיות זה של הכתובת
  Label נשים לב כי ניתן לעשות את שני דברים אילו במקביל לפי הגדרת השאלה.
  אחרת, במידה וההשוואה מהשלב הקודם אינו אמת לא נעשה כלום ונמשיך הלאה (נשים לב כי עדיין נחשב את החישובים הדרושים לפי הגדרת השאלה בשלב זה, אך זה כמובן לא יוסיף שלב נוסף).

#### : אור הפקודה של Decode לאחר ה-ROB Cont דוגמה לטבלת

Valid Entry	Opcode	Valid src1	Src1	Valid src2	Src2	Dest
1	SJ – Compare	1	10	1	15	Po
1	SJ – Save and Jump	0	Ро	1	10\$\$label	P1\$\$P2

#### :כאשר מתקיים כי

- בין בין R2 מייצג את תוצאת ההשוואה הנערכת בשלב הראשון בין R3 ל-R3.
  - .Mem[R1] מייצג את P1

ג. הסבירו כיצד שומרים על תקינות פקודת הLJ. כלומר, כיצד ניתן לוודא שערך הload יטען לרגיסטר אם״ם התנאי שוערך לTRUE (התייחסו בתשובתכם למה קורה אחרי סיום הבאת המידע מהזיכרון ולמה קורה ברגע שיערוך התנאי).

תשובה: נשים לב כי תכונה חשובה של המבנים בהם אנחנו משתמשים היא כי הפקודות מבצעות Commit לפי סדר כתיבתן. כל הפקודות המתבצעות לאחר שלב 2 שתיארנו לעיל תלויות בתוצאת ההשוואה שמתרחשת בו. לכן לפי התכונה שהזכרנו לעיל, כל פקודות המגיעות אחרי הפקודה הנ"ל לא יהיו יכולות לבצע Commit עד שפקודה זו ביצעה את ה-Commit שלנו לשתי אפשרויות: כעת נניח שאנחנו מבצעים עבור פקודה זו Commit. נפצל את התשובה שלנו לשתי אפשרויות:

המקרה הראשון, בו תוצאת ההשוואה היא אמת – נבצע Commit ואחריו נמשיך לעדכון הערכים המקרה הראשון, בו תוצאת ההשוואה היא שקר – כפי שלמדנו בכיתה, נבצע המתאימים, כנדרש. המקרה השני, בו תוצאת ההשוואה היא שקר – כפי שלמדנו בכיתה, נבצע Flush ולכן לא נדאג משינוי ערך של הרגיסטרים – בדיוק כפי שנדרש. זאת מכיוון שלאורך הדרך אנחנו לא משנים את הרגיסטרים הארכיטקטוניים אלא רק את הרגיסטרים הפיזיים.

#### : נתון קטע הקוד הבא

```
SUB R2, R1, R3
 2
        SJE R1, R2, R3, L1
 3
        ADD R1, R1, 4
    L1:
 5
        DIV R1, R1, 1
        LJNE R1, R1, R3, L2
        SUB R3, R1, 4
        LJE R1, R1, R2, L3
 8
 9
  L2:
        ADD R2, R3, 8
10
11
    L3:
12
```

R1=8, R2=0, R3=4 : המצב ההתחלתי

ד. מהן תוצאות ההרצה! (מה התוצאות הסופיות ברגיסטרים ובזיכרון שהשתנה)

R1 = 4, R2 = 4, R3 = 4, Mem[8] = 4 - תשובה: תוצאות ההרצה הן

# לכל מחזור בתכנית (עד המחזור שאחרי הcommit האחרון כולל) רשמו אילו פקודות נמצאות במעבד (בטבלה) באופן דומה לזה שמולא בדוגמה למטה.

- מבנה הביצוע של כל פקודה: כאשר fetch, decode, commit לוקחים תמיד מבנה הביצוע של כל פקודה: EXE משתנה בהתאם לפקודה.
  - •מוקצות ב־ROB 2 פקודות לכל היותר בכל מחזור.
- •פקודה מתחילה להתבצע מחזור אחד לאחר שכל המקורות שלה מוכנים. בנוסף, צריכות מקום פנוי בload/store buffer צריכות מקום פנוי בstorel load
  - . לוקח אחזור מחזור אחד. sub/add לוקח מחזור אחד div ביצוע  $\mathrm{div}$
  - -0=block\_code לוקח 6 מחזורים לאחר שהכתובת מוכנה וload •ביצוע
  - •עבור פקודת store, חישוב הכתובת לוקח מחזור אחד (ואז מוסרת חסימה של כתובת לא ידועה). חישוב המידע לוקח מחזור אחד. הביצוע מסתיים כאשר גם הכתובת וגם המידע שרוצים לכתוב מוכנים.
    - ב־ Data valid אחרי המחזור שבו סימנו עבורה commit פקודה יכולה לבצע
       ROB, בתנאי שהפקודה שלפניה ביצעה/מבצעת commit ולכל היותר 2 פקודות באותו מחזור.
- •הניחו שגודל הROB 6 פקודות (בROB Cont מספיק מקום בשביל להכיל כמה חישובים שתצטרכו), Store Buffer, Load Buffer כניסה אחת ושאר יחידות החישוב בלתי מוגבלות.
  - •חיזוי הקפיצות תמיד NT.
- יטענו flush של חיזוי שגוי עושים flush לכל רכיבי החומרה ובמחזור הבא יטענו פקודות מהכתובת הנכונה.
  - שימו לב:
  - .1 בפקודות הכוונה לפקודות שלמות ולא לחלקי Execute של פקודה אחת.
    - .כל עוד הפקודה לא סיימה לעשות commit, היא עדיין במעבד.
  - 3. לשם נוחות, אפשר לתת לפקודה שם לפי מספר השורה בה היא מופיעה בקוד לעיל.

#### <u>תשובה:</u>

פקודות במעבד	מחזור		
1,2	1		
1,2,3,5	2		

1,2,3,5,6,7	3-4
2,3,5,6,7,8	5
5,6	6
5,6,7,8	7
5,6,7,8,10	8-12
6,7,8,10	13-18
6,7,8,10	19-20
6,7,8,10	21
7,8,10	22
7,8,10	23
8,10	24
8	25