

Lehrstuhl für Rechnerarchitektur & Parallele Systeme Prof. Dr. Martin Schulz Dominic Prinz Jakob Schäffeler Lehrstuhl für Design Automation Prof. Dr.-Ing. Robert Wille Stefan Engels

### Einführung in die Rechnerarchitektur

Wintersemester 2024/2025

Übungsblatt 4: RISC-V Teil 3 - Rekursion und Calling Convention

11.11.2024 - 15.11.2024

Bitte beachten Sie, dass ab sofort die Calling Convention stets eingehalten werden muss. Details entnehmen Sie bitte der Vorlesung sowie der 4. Zentralübung.

### 1 Calling Convention

a) Was ist eine Calling Convention?

- Vertrag " Zwische Ertwicken

- Ziel: Standardising der Fertigersneise von Propuns (2. P. Peretröb-juke)

- Verntion wind wielt charpoist dan syden who down and down sim

b) Unterteilen Sie die Register in Kategorien und klassifizieren Sie diese nach ihrem Zweck und anderen Unterschieden in der Calling Convention.

Register	Zveck
to-t6	Temporare Wester
a0 - a7	Pennter / Nickycleamst
Sp	Stock point
Va	Neturn Address
50 - 5M	persistante Vante
20/200	(uno O

c) Wie können Sie zum Beispiel das Register so trotzdem verwenden?

1 Vert and Stack side

2) Vor veturn Wert wiederherstelle

d) Sie schreiben ein Programm in Assembly und rufen ein Unterprogramm auf. Welche Register sind danach garantiert unverändert? Welche müssen Sie vorher sichern um zu garantieren, dass das Programm nicht abstürzt?

- e) Warum benötigt man eine Calling Convention? Was sind die Vorteile?
  - Nicht alle Register wise bei jeden Unterprogramanfrat gesident under
  - Code lestonen + einfach conveiterhan
- f) Wie werden die Parameter und Rückgabewerte in den folgenden Funktionen nach Calling Convention übergeben/zurückgegeben?


- b) uint64\_t add(uint64\_t a, uint64\_t b)
  c) uint64 t add(uint64\_t a, uint64\_t b)
- uint128\_t copy\_and\_increment(uint64\_t a)
- a) a in a0 b in all vet in a1, a0
  b) a in a1, a0 b in all all vet in a1, a0
- c) a in all bin al, al vet in al, al
- d) a in a2, a1 vet in a0

#### 2 Rekursion in der Theorie

Gegeben sei folgendes Programm, das ab der Startadresse 0x200 im Speicher liegt. Das heißt die Bitfolge der Instruktion addi a0, zero, 4 steht an 0x200.

- a) Annotieren Sie alle Zeilen mit den entsprechenden Adressen der Instruktionen. Sie dürfen davon ausgehen, dass sie aufeinanderfolgend im Speicher liegen und keine komprimierten Instruktionen verwendet werden.
- b) Gehen Sie Schritt für Schritt durch die ausgeführten Befehle. Notieren Sie sich jeden Schritt, in dem sich der Stack ändert, sowie dessen Zustand zu diesem Zeitpunkt.
- c) Was berechnet das Unterprogramm magic?

d) Hält das Programm die Calling Convention ein? Wenn nein, was müsste man ändern?



### 3 Größter gemeinsamer Teiler

Erstellen Sie ein Unterprogramm ggT, welches den größten gemeinsamen Teiler von zwei in a0 und a1 übergebenen Zahlen rekursiv berechnet. Das Ergebnis soll in a0 zurückgegeben werden. Als Hilfestellung ist unten C-Code zur rekursiven Berechung des ggT gegeben. Achten Sie auch darauf die Calling Convention einzuhalten.

Hinweis: unsigned steht für unsigned int.

```
unsigned ggT(unsigned a, unsigned b) {
  if (a==b)
    return a;
  else if (a < b)
    return ggT(a, b-a);
  else
    return ggT(a-b, b);
}</pre>
```

## 4 optional: Rekursive Folge

Schreiben Sie ein Unterprogramm, welches diese Folge rekursiv berechnet:

$$a_n = 2 \cdot a_{n-1} + n, a_0 = 10$$

Verwenden Sie nur Befehle aus Tabelle 1.

Hinweis: Sie können das Ergebnis mithilfe dieser Formel überprüfen:  $a_n = -n + 3 \cdot 2^{n+2} - 2$ .

### 5 Tribonacci (Hausaufgabe 04)

Bearbeitung und Abgabe der Hausaufgabe 04 auf https://artemis.in.tum.de/courses/401 bis Sonntag, den 17.11.2024, 23:59 Uhr.

# Referenzmaterial

op	funct3	funct7	Type	Instruct	ion		Description	Operation
0000011 (3)	000	-	I	lb i	rd,	imm(rs1)	load byte	rd = SignExt([Address] <sub>7:0</sub> )
0000011 (3)	001	-	Ι	lh i	rd,	imm(rs1)	load half	rd = SignExt([Address] <sub>15:0</sub> )
0000011 (3)	010	-	I	lw i	rd,	imm(rs1)	load word	rd = [Address] <sub>31:0</sub>
0000011 (3)	100	-	I	lbu i	rd,	imm(rs1)	load byte unsigned	rd = ZeroExt([Address] <sub>7:0</sub> )
0000011 (3)	101	-	I	Thu i	rd,	imm(rs1)	load half unsigned	rd = ZeroExt([Address] <sub>15:0</sub> )
0010011 (19)	000	-	I	addi 1	rd,	rs1, imm	add immediate	rd = rs1 + SignExt(imm)
0010011 (19)	001	0000000*	I	slli ı	rd,	rs1, uimm	shift left logical immediate	rd = rs1 << uimm
0010011 (19)	010	-	I	slti ı	rd,	rs1, imm	set less than immediate	rd = (rs1 < SignExt(imm))
0010011 (19)	011	-	I	sltiu n	rd,	rs1, imm	set less than imm. unsigned	rd = (rs1 < SignExt(imm))
0010011 (19)	100	_	I	xori ı	rd,	rs1, imm	xor immediate	rd = rs1 ^ SignExt(imm)
0010011 (19)	101	$0000000^*$	I	srli ı	rd,	rs1, uimm	shift right logical immediate	rd = rs1 >> uimm
0010011 (19)	101	0100000*	I	srai ı	rd,	rs1, uimm	shift right arithmetic imm.	rd = rs1 >>> uimm
0010011 (19)	110	-	I	ori 1	rd,	rs1, imm	or immediate	rd = rs1   SignExt(imm)
0010011 (19)	111	-	I		rd,	rs1, imm	and immediate	rd = rs1 & SignExt(imm)
0010111 (23)	-	-	U		rd,	upimm	add upper immediate to PC	rd = {upimm, 12'b0} + PC
0100011 (35)	000	-	S			imm(rs1)	store byte	$[Address]_{7:0} = rs2_{7:0}$
0100011 (35)	001	-	S			imm(rs1)	store half	[Address] <sub>15:0</sub> = rs2 <sub>15:0</sub>
0100011 (35)	010	-	S			imm(rs1)	store word	[Address] <sub>31:0</sub> = rs2
0110011 (51)	000	0000000	R	add 1	rd,	rs1, rs2	add	rd = rs1 + rs2
0110011 (51)	000	0100000	R	sub 1	rd,	rs1, rs2	sub	rd = rs1 - rs2
0110011 (51)	001	0000000	R		rd,	rs1, rs2	shift left logical	$rd = rs1 << rs2_{4:0}$
0110011 (51)	010	0000000	R	slt ı	rd,	rs1, rs2	set less than	rd = (rs1 < rs2)
0110011 (51)	011	0000000	R		rd,	rs1, rs2	set less than unsigned	rd = (rs1 < rs2)
0110011 (51)	100	0000000	R		rd,	rs1, rs2	xor	rd = rs1 ^ rs2
0110011 (51)	101	0000000	R		rd,	rs1, rs2	shift right logical	$rd = rs1 \gg rs2_{4:0}$
0110011 (51)	101	0100000	R	sra ı	rd,	rs1, rs2	shift right arithmetic	rd = rs1 >>> rs2 <sub>4:0</sub>
0110011 (51)	110	0000000	R	or 1	rd,	rs1, rs2	or	rd = rs1   rs2
0110011 (51)	111	0000000	R		rd,	rs1, rs2	and	rd = rs1 & rs2
0110111 (55)	-	-	U		rd,	upimm	load upper immediate	rd = {upimm, 12'b0}
1100011 (99)	000	-	В			rs2, label	branch if =	if (rs1 == rs2) PC = BTA
1100011 (99)	001	_	В			rs2, label	branch if ≠	if (rs1 ≠ rs2) PC = BTA
1100011 (99)	100	-	В			rs2, label	branch if <	if (rs1 < rs2) PC = BTA
1100011 (99)	101	-	В	-		rs2, label	branch if ≥	if (rs1 ≥ rs2) PC = BTA
1100011 (99)	110	-	В			rs2, label	branch if < unsigned	if (rs1 < rs2) PC = BTA
1100011 (99)	111	-	В				branch if ≥ unsigned	if (rs1 ≥ rs2) PC = BTA
1100111 (103)		-	I	0 "	rd,	rs1, imm	jump and link register	PC = rs1 + SignExt(imm), rd = PC + 4
1101111 (111)	_	-	J	jal ı	rd,	label	jump and link	PC = JTA, $rd = PC + 4$

 $^{\ast} Encoded$  in instr $_{31:25}$  the upper seven bits of the immediate field

Abbildung 1: RISC-V 32-Bit Integerbefehle