

Übung 03: RISC-V Deep Dive

Einführung in die Rechnerarchitektur

Michael Morandell

School of Computation, Information and Technology Technische Universität München

04. - 10. November 2024



Mitschriften & Infos



Montags:

https://zulip.in.tum.de/#narrow/stream/2668-ERA-Tutorium---Mo-1000-4



Donnerstags:

https://zulip.in.tum.de/#narrow/stream/2657-ERA-Tutorium—Do-1200-2



Website: https://home.in.tum.de/ momi/era/



Keine Garantie für die Richtigkeit der Tutorfolien. Bei Unklarheiten/Unstimmigkeiten haben VL/ZÜ-Folien recht!

Inhaltsübersicht



- Wiederholung
 - Register & Calling Convention
 - Load/Store Befehle
 - Unterprogrammaufrufe
 - ☐ If-else & while in RISC-V
 - Speicherorganisation
 - Arrays
 - Strings
 - Structs
- Tutorblatt
 - Arrays und deren Adressierung
 - ☐ Zeichenketten/Strings
 - ☐ Taschenrechner-Tester (Präsenzaufgabe 01)



Wiederholung

Register & Calling Convention



- Argumente: a0 bis a5
- Rückgabewert: In a0 a1 erwartet
- Temporäre Register: t0 t6 können einfach überschrieben werden
- Saved Registers: s0 s11 können genutzt werden, müssen vor return aber wiederhergestellt werden

Name	Register Number	Use
zero	×0	Constant value 0
ra	x1	Return address
sp	×2	Stack pointer
gp	х3	Global pointer
tp	×4	Thread pointer
t0-2	x5-7	Temporary registers
s0/fp	x8	Saved register/Frame pointer
s1	x9	Saved register
a 0-1	×10-11	Function arguments/Return values
a 2-7	x12-17	Function arguments
s2-11	x18-27	Saved registers
t3-6	x28-31	Temporary registers

Load/Store Befehle



- Load und Store in 8 (b), 16 (h), 32 (w) Bit Varianten
- Bei 8 und 16 Bit-Load Varianten für Sign- und Zero-Extension des geladenen Datums
- effektive Adresse = rs1 + imm
- nur Register als Quelle für Adresse (keine Immediates!)

ор	funct3	funct7	Type	Instruction	Description	Operation
0000011 (3)	000	-	I	lb rd, imm(rs1)	load byte	rd = SignExt([Address] _{7:0})
0000011 (3)	001	-	I	lh rd, imm(rs1)	load half	rd = SignExt([Address] _{15:0})
0000011 (3)	010	-	I	lw rd, imm(rs1)	load word	rd = [Address] _{31:0}
0000011 (3)	100	-	I	lbu rd, imm(rs1)	load byte unsigned	rd = ZeroExt([Address] _{7:0})
0000011 (3)	101	-	I	lhu rd, imm(rs1)	load half unsigned	rd = ZeroExt([Address] _{15:0})
0100011 (35)	000	-	S	sb rs2, imm(rs1)	store byte	$[Address]_{7:0} = rs2_{7:0}$
0100011 (35)	001	-	S	sh rs2, imm(rs1)	store half	[Address] _{15:0} = rs2 _{15:0}
0100011 (35)	010	-	S	sw rs2, imm(rs1)	store word	[Address] _{31:0} = rs2

Unterprogrammaufrufe in RISC-V (Relevant für aktuelle HA)



Allgemeine Vorgehensweise:

- 1. Register sichern, Parameter vorbereiten
- 2. Sprung (Jump and Link)
- Operation
- 4. Rücksprung (Jump (and Link) Register)

```
jalr rd, rs, imm
jal rd, label
jar rs
jal label
j label
"echt"
"pseudo"
```

If-else in RISC-V



C Code

RISC-V Assembler

$$# s0 = f, s1 = g, s2 = h$$

 $# s3 = i, s4 = j$

```
if (i == j) bne s3, s4, L1

f = g + h; add s0, s1, s2

L1:

f = f - i; sub s0, s0, s3
```

While in RISC-V



C Code // Berechne x, so dass $// 2^{x} = 128$ int pow = 1; int x = 0; while (pow != 128) { pow = pow * 2;x = x + 1;


```
RISC-V Assembler
\# s0 = pow, s1 = x
       addi s0, zero, 1
       add s1, zero, zero
       addi t0, zero, 128
while:
       beg s0, t0, done
       slli s0, s0, 1
       addi s1, s1, 1
           while
```

done:

Speicherorganisation



- Speicher ist üblicherweise byte-adressierbar – bei uns auch
- Speicher unterteilt in Zellen; Zellengröße entspricht Verarbeitungsgröße




Sections



wichtige sog. Sections:

- text beinhaltet ausführbaren Code
- 2. .data beinhaltet globale, schreibbare, initialisierte Daten
- rodata beinhaltet globale, nicht-schreibbare, initialisierte Daten
- 4. .bss (= block starting symbol) beinhaltet globale, schreibbare, nicht-initialisierte Daten effektiv nur ein Marker für "hier kommen n Bytes"







```
.org 0x200
                             // Boilerplate
.data
                             // Start der .data Section
data_1: .word 1, 2, 3, 4 // Alloziert 4 Words (je 4 Byte) nacheinander (als Array)
                             // ab und initialisiert diese mit 1.2.3.4
text 1: .asciz "I <3 ERA!"
                            // asciz = ASCII Zero -> fügt automatisch NULL-Byte an
                             // Alloziert 10 Bytes nacheinander und initialisiert diese

→ mit "I <3 ERA!" zzal. NULL-Byte
</p>
                             // Erinnerung: Das Ende von Strings wird mit einem NULL-Byte
```

Arrays



byte a[8] = {};

	0x400	0x401	0x402	0x403	0x404	0x405	0x406	0x407
a	a[0]	a[1]	a[2]	a[3]	a[4]	a[5]	a[6]	a[7]

short b[4] = {};

	0x400	0x401	0x402	0x403	0x404	0x405	0x406	0x407	
b	b[0]		b[1]	b[2]	b[3]		


int c[2] = {};

	0x400	0x401	0x402	0x403	0x404	0x405	0x406	0x407
C		c[0]	 		c[1]	
								


Strings sind Arrays



- Strings sind nur Arrays aus Buchstaben
- Im Computer sind die Buchstaben durch Zahlen repräsentiert
- Zeichen sind ASCII enkodiert (0-127)
- 2 verschiedene Arten von Strings
 - C-String



□ Pascal-String



	ASCII (1977/1986)															
	0	1	2	3	4	5	6	7	8	9	Α	В	С	D	Е	F
0x	NUL	SOH	STX	ETX	EOT	ENQ	ACK	BEL	BS	НТ	LF	VT	FF	CR	so	SI
1x	DLE	DC1	DC2	DC3	DC4	NAK	SYN	ЕТВ	CAN	EM	SUB	ESC	FS	GS	RS	US
2x	SP	1		#	\$	%	&	1	()	*	+	,	-		1
3x	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4x	@	Α	В	С	D	Е	F	G	Н	1	J	K	L	М	Ν	0
5x	Р	Q	R	S	Т	U	٧	W	X	Υ	Z	[A	1	٨	_
6x	•	а	b	С	d	е	f	g	h	- i	j	k	-1	m	n	0
7x	р	q	r	s	t	u	٧	w	x	у	z	{	-	}	~	DE
	Chan	ged or	addec	l in 196	33 vers	sion										

Structs



- Arrays für Daten gleiches Typs <=> structs für Daten unterschiedlichen Typs
- Assembler kennt keine Typen nur Zahlen in verschiedenen Größen
- 1a = load address. Pseudoinstruktion, die Adresse in Register ladt

RISC-V Assembler

```
example:
    .word 0
    .short 0
    .word 0
    .byte 0

la a0, example
li a1, 1
sw a1. 6(a0)
```

C Code

```
struct calc {
    int operand1;
    short operand2;
    unsigned int ergebnis;
    unsigned char operation;
};
struct calc example = { 0 };
example.ergebnis = 1;
```



Fragen?

Bis zum nächsten Mal;)

Folien inspiriert von Clemens Schwarzmann, Bjarne Hansen