

Lehrstuhl für
Rechnerarchitektur & Parallele Systeme
Prof. Dr. Martin Schulz
Dominic Prinz
Jakob Schäffeler

Lehrstuhl für
Design Automation
Prof. Dr.-Ing. Robert Wille
Stefan Engels

Einführung in die Rechnerarchitektur

Wintersemester 2024/2025

Übungsblatt 11: Pipelining

13.01.2025 – 17.01.2025

1 Pipelining Speedup

Element	Parameter	Delay (ps)
Register read	t_{RegRead}	40
Register setup	t_{RegSetup}	50
Multiplexer	t_{mux}	30
AND-OR gate	$t_{\text{AND-OR}}$	20
ALU	t_{ALU}	120
Decoder (Control Unit)	t_{dec}	25
Extend unit	t_{ext}	35
Memory read	t_{MemRead}	200
Register file read	t_{RFRead}	100
Register file setup	t_{RFSetup}	60

Tabelle 1: Propagation Delays

Nimm an, dass die Komponenten des RISC-V Prozessors die in Tabelle 1 angegebenen Verzögerungen haben (eine Verzögerung gilt zwischen jedem Eingang und Ausgang der Komponente). Für nicht gelistete Komponenten soll eine Verzögerung von 0 ps angenommen werden.

- a) Zeichne die *kritischen Pfade* aller Pipelining-Stufen des RISC-V-Prozessors in Abbildung 1 ein und bestimme deren Länge (in ps).


Fetch: $t_{\text{RegRead}} + t_{\text{MemRead}} + t_{\text{RegSetup}} : 40 + 200 + 50 = 290 \text{ ps}$ —

Decode: $t_{\text{RegRead}} + t_{\text{RegFileRead}} + t_{\text{RegSetup}} : 40 + 100 + 50 = 190 \text{ ps}$

Execute: $t_{\text{RegRead}} + t_{\text{mux}} + t_{\text{AND-OR}} + t_{\text{ALU}} + t_{\text{RegSetup}} : 40 + 30 + 20 + 120 + 50 = 260 \text{ ps}$ —

Memory: $t_{\text{RegRead}} + t_{\text{MemRead}} + t_{\text{RegSetup}} : 40 + 200 + 50 = 290 \text{ ps}$ —

Write Back: $t_{\text{RegRead}} + t_{\text{mux}} + t_{\text{RegFileSetup}} : 40 + 30 + 60 = 130 \text{ ps}$



- b) Bestimme die minimale Länge des Taktzyklus für den RISC-V Prozessors mit fünfstufiger Pipeline (Abbildung 1). **Welcher Speed-up kann im Vergleich zum Prozessor ohne Pipeline (Abbildung 3, vgl. kombinatorischer Prozessor vom letzten Übungszettel) theoretisch erreicht werden?** Warum ist dieser Speed-up nicht gleich der Anzahl der Pipeline-Stufen?

minimale Länge Taktzyklus = 290 ps

Taktlänge $_{\text{single Cycle}} = 750 \text{ ps}$

Speedup $\frac{750 \text{ ps}}{290 \text{ ps}} = 2,59$

Speedup ist nicht 5 (Anzahl Pipeline-stufen) da Pipeline-stufen nicht alle gleich lang besitzen

3 Pipelining mit Hazard Unit

Der RISC-V Prozessor mit Pipelining und Hazard Unit aus Abbildung 2 führt den folgenden Programmcode aus.

s1	addi t1, zero, 52	RAW	^{write} s2, s1, +1	Lösung: Memory → Execute
s2	addi t0, t1, -4	RAW	^{write} s3, s2, +0	Memory → Execute
s3	lw t3, 16(t0)	RAW	s4, s3, +3	1 NOP, Forwarding WB → Execute
s4	sw t3, 20(t0)	RAW	s6, s5, +2	Memory → Execute
s5	xor t2, t0, t3			
s6	or t2, t2, t3			

- a) Erläre welche Konflikte in dem Programm auftreten. Welche davon können durch Forwarding gelöst werden und von welcher Pipeline-Stufe muss geforwarded werden? Welche Konflikte müssen durch Stalling gelöst werden?

- b) Wie viele Taktzyklen sind erforderlich um alle Befehle in die Pipeline zu laden?

Cycle	F	D	E	M	W
1	addi				
2	addi	addi			
3	lw	addi	addi		
4	lw	lw	addi	addi	
5	sw	NOP	lw	addi	addi
6	xor	sw	NOP	lw	addi
7	or	xor	sw	NOP	lw

- c) Mit den Delays aus Tabelle 1 hat der Prozessor aus Abbildung 2 eine Taktlänge von

350ps.

Auf dem Prozessor wird ein Programm ausgeführt das aus 25% lw, 10% sw, 11% beq, 2% jal und 52 % R- oder I-Typ ALU Instruktionen besteht. Nimm an, dass 40% der lw von Befehlen gefolgt werden die das Ergebnis direkt verwenden und 50% der Branches genommen werden. Bei einer falschen Sprungvorhersage müssen 2 Befehle geflushed werden.

Was ist die vorraussichtliche Laufzeit wenn das Programm aus 10^{11} Instruktionen besteht? Das initiale Laden der Pipeline kann ignoriert werden.

$$lw: 0,6 \cdot 1 + 0,4 \cdot 2 = 1,4 \frac{\text{Cycles}}{\text{Instr.}}$$

$$j: 3 \frac{\text{Cycles}}{\text{Instr.}}$$

$$beq: 0,9 \cdot 1 + 0,1 \cdot 3 = 2 \frac{\text{Cycles}}{\text{Instr.}}$$

$$0,25 \cdot 1,4 + 0,1 \cdot 1 + 0,11 \cdot 2 + 0,02 \cdot 3 + 0,52 \cdot 1 = 1,25 \frac{\text{Cycles}}{\text{Instr.}}$$

$$1,25 \frac{\text{Cycles}}{\text{Instr.}} \cdot 10^{11} \text{ Instr.} \cdot 350 \text{ ps} = 445$$

$$\text{Single} : 775$$

$$\text{Multi} : 1755$$

4 Datenabhängigkeiten und Pipeline-Konflikte (Hausaufgabe)

Bearbeitung und Abgabe der Hausaufgabe 11 auf <https://artemis.in.tum.de/courses/401> bis **Sonntag, den 19.01.2025, 23:59 Uhr**.

Ziel dieser Übung ist es, ein vorgegebenes Programm durch Einfügen von NOPs und Umordnen der Befehle zu beschleunigen. Betrachte das folgende RISC-V Programm und nimm an, dass es auf einem RISC-V Prozessor mit fünfstufiger Pipeline *ohne Hazard Unit* (siehe Abbildung 1) ausgeführt werden soll. Beachte, dass das Ergebnis des lw Befehls erst am Ende von Writeback in die Registerbank des Prozessors in Abbildung 1 geschrieben wird.

```
i1:    and    t0, t1, t2
i2:    addi   t2, t3, -13
i3:    xor    t4, t2, t1
i4:    beq    t0, x0, else
i5:    addi   t2, t5, 17
i6:    lw     t0, 64(t3)
i7:    or     t3, t0, t5
i8:    j      end
      else:
i9:    sw     t3, 0(t0)
i10:   xor    t0, t3, t4
i11:   and    t5, t2, t4
i12:   add    t4, t1, t0
      end:
```

```
i13:    nor    t2, t3, t0
i14:    sub    t6, t6, t1
```

- a) Gib alle Datenabhängigkeiten zwischen den Befehlen des Programms an (RAW, WAR und WAW).
- b) Finde alle auftretenden Pipeline-Konflikte (Daten- und Kontroll-Konflikte). Gib jeweils die involvierten Befehle an und erkläre warum es zu einem Konflikt kommt.

Hinweis: Ob ein Konflikt vorliegt oder nicht kann von dem `beq`-Befehl in Zeile 4 abhängen.

- c) Behebe alle Pipeline-Konflikte durch Einfügen der minimalen Anzahl an NOP-Befehlen.
- d) Minimiere die Anzahl der NOP-Befehle durch Umordnen der Befehle. Nimm dabei an, dass der Prozessor auch das Löschen (flushen) von Pipeline-Registern unterstützt. Die Semantik des Programms soll dabei nicht verändert werden. Das heißt, dass das veränderte Programm sowohl auf dem Prozessor mit Pipelining als auch auf dem Single-Cycle Prozessor die Datenabhängigkeiten des ursprünglichen Programms bewahren soll und weiterhin dieselben Instruktionen ausführt (aber ggf. in anderer Reihenfolge).

An den Befehlen selbst darf nichts verändert werden. Lediglich die Reihenfolge darf vertauscht werden. NOPs werden im Assembly durch Zeilen dargestellt in denen einfach NOP steht.

© 2025 Lehrstuhl für
Rechnerarchitektur &
Parallele Systeme
alle Rechte vorbehalten




Abbildung 1: Schaltbild des Pipelined RISC-V Prozessors one Hazard Unit




Abbildung 2: Schaltbild des Pipelined RISC-V Prozessors mit Hazard Unit




Abbildung 3: Schaltbild des Single-Cycle RISC-V Prozessors