

Lehrstuhl für Rechnerarchitektur & Parallele Systeme Prof. Dr. Martin Schulz Dominic Prinz Jakob Schäffeler Lehrstuhl für Design Automation Prof. Dr.-Ing. Robert Wille Stefan Engels

Einführung in die Rechnerarchitektur

Wintersemester 2024/2025

Übungsblatt 11: Pipelining

13.01.2025 - 17.01.2025

1 Pipelining Speedup

Speedup	AL SUIT	J
Element	Parameter	Delay (ps)
Register read	$t_{ m RegRead}$	40
Register setup	$t_{ m RegSetup}$	50
Multiplexer	$t_{ m mux}$	30
AND-OR gate	$t_{ m AND ext{-}OR}$	20
ALU	$t_{ m ALU}$	120
Decoder (Control Unit)	$t_{ m dec}$	25
Extend unit	$t_{ m ext}$	35
Memory read	$t_{ m MemRead}$	(200)
Register file read	$t_{ m RFRead}$	100
Register file setup	$t_{ m RFSetup}$	60

Tabelle 1: Propagation Delays

Nimm an, dass die Komponenten des RISC-V Prozessors die in Tabelle 1 angegebenen Verzögerungen haben (eine Verzögerung gilt zwischen jedem Eingang und Ausgang der Komponente). Für nicht gelistete Komponenten soll eine Verzögerung von 0 ps angenommen werden.

a) Zeichne die *kritischen Pfade* aller Pipelining-Stufen des RISC-V-Prozessors in Abbildung 1 ein und bestimme deren Länge (in ps).


Fetch: treshound + trumpend + tressety: 40+200+50 = 290 ps

Decorde: treshound + tressety: 40+100 + 50 = 190 pc

Execute: tryphen + trumpend + tressety: 40+20+50+20+30 = 290 ps

Kenny: treshound + trumpend + tressety: 40+200+50 = 290 ps

With Books: treshound + trumpend + tressety: 40+30+50 = 120 ps




b) Bestimme die minimale Länge des Taktzyklus für den RISC-V Prozessors mit fünfstufiger Pipeline (Abbildung 1). Welcher Speed-up kann im Vergleich zum Prozessor ohne Pipeline (Abbildung 3, vgl. kombinatorischer Prozessor vom letzten Übungszettel) theoretisch erreicht werden? Warum ist dieser Speed-up nicht gleich der Anzahl der Pipeline-Stufen?

minimale Lize Talitzylulus: 290 ps.

Taktlinge sigle(get: 750 ps.

Speechy 250 ps.

Speechy ist wild 5 (Amak) Pipelinstufn) da Pipelinstufn wild alle sleit lay beritign




c) Wie ändert sich die Taktlänge wenn die Registerbank bei fallender Flanke geschrieben wird und die Registerbank somit erst in der zweiten Hälfte des Taktes gelesen werden kann?

2 Flushen der Pipeline (ohne Hazard Unit)

Aus der Vorlesung wissen wir, dass eine Stage der Pipeline geflushed werden kann indem man rücksetzbare Register zwischen Pipelinestages verwendet. In dieser Übung wollen wir Flushing umsetzen *ohne* die Register selbst zu verändern.


Erweitere dazu den RISC-V Prozessor in Abbildung 1, sodass das Flushen der Pipeline bei den Befehlen beq und jal unterstützt wird. Füge dazu möglichst wenig Logik zum Datenpfad des Prozessors hinzu. Es darf angenommen werden, dass (zusätzlich zu addi zero, zero, 0) eine Instruktion die nur aus Nullen besteht, einem NOP entspricht. Bestehende Komponenten dürfen nicht verändert werden.



Setzt diese Änderung in Digital um und verifiziere das Verhalten mit dem beigefügten Testprogramm.

Pipelining mit Hazard Unit

Der RISC-V Prozessor mit Pipelining und Hazard Unit aus Abbildung 2 führt den folgenden Programmcode aus.



a) Erläre welche Konflikte in dem Programm auftreten. Welche davon können durch Forwarding gelöst werden und von welcher Pipeline-Stufe muss geforwarded werden? Welche Konflikte müssen durch Stalling gelöst werden?

b) Wie viele Taktzyklen sind erforderlich um alle Befehle in die Pipeline zu laden?

Xe Sign SCA							
Cycle	F	0	E	M	W		
1234567	addi ler Nor su xor	addi addi lu pool su va	addi addi Sur NOO Sur	addi	addi addi		

c) Mit den Delays aus Tabelle 1 hat der Prozessor aus Abbildung 2 eine Taktlänge von

350ps.

Auf dem Prozessor wird ein Programm ausgeführt das aus 25% 1w, 10% sw. 11% beg, 2% jal und 52 % R- oder I-Typ ALU Instruktionen besteht. Nimm an, dass 40% der 1w von Befehlen gefolgt werden die das Ergebnis direkt verwenden und 50% der Branches genommen werden. Bei einer falschen Sprungvorhersage müssen 2 Befehle geflushed werden.

Was ist die vorraussichtliche Laufzeit wenn das Programm aus 10¹¹ Instruktionen besteht? Das initiale Laden der Pipeline kann ignoriert werden.

Le:
$$0.6 \cdot 1 + 0.4 \cdot 2 = 1.4 \frac{\text{Cyden}}{\text{Luste}}$$

beg: $0.7 \cdot 1 + 0.7 \cdot 1 + 0.7 \cdot 3 = 2 \frac{\text{Cyden}}{\text{Luste}}$
 $0.25 \cdot 1.4 + 0.1 \cdot 1 + 0.1 \cdot 1 + 0.1 \cdot 2 + 0.102 \cdot 3 + 0.152 \cdot 1 = 1.25 \frac{\text{Cyden}}{\text{Luste}}$
 $1.27 \cdot 1.4 \cdot 1.25 \cdot 1.25 \cdot 1.4 \cdot 1.25 \cdot 1.25$

4 Datenabhängigkeiten und Pipeline-Konflikte (Hausaufgabe)

Bearbeitung und Abgabe der Hausaufgabe 11 auf https://artemis.in.tum.de/courses/401 bis Sonntag, den 19.01.2025, 23:59 Uhr.

Ziel dieser Übung ist es, ein vorgegebenes Programm durch Einfügen von NOPs und Umordnen der Befehle zu beschleunigen. Betrachte das folgende RISC-V Programm und nimm an, dass es auf einem RISC-V Prozessor mit fünfstufiger Pipeline *ohne Hazard Unit* (siehe Abbildung 1) ausgeführt werden soll. Beachte, dass das Ergebnis des 1w Befehls erst am Ende von Writeback in die Registerbank des Prozessors in Abbildung 1 geschrieben wird.

```
t0, t1, t2
i1:
         and
         addi t2, t3, -13
i2:
               t4, t2, t1
i3:
         xor
i4:
               t0, x0, else
         beq
i5:
         addi t2, t5, 17
i6:
               t0, 64(t3)
         lw
i7:
             t3, t0, t5
         or
i8:
         j end
     else:
               t3, 0(t0)
i9:
         sw
i10:
               t0, t3, t4
         xor
               t5, t2, t4
i11:
         and
i12:
              t4, t1, t0
         add
     end:
```

i13: nor t2, t3, t0i14: sub t6, t6, t1

- a) Gib alle Datenabhängigkeiten zwischen den Befehlen des Programms an (RAW, WAR und WAW).
- b) Finde alle auftretenden Pipeline-Konflikte (Daten- und Kontroll-Konflikte). Gib jeweils die involvierten Befehle an und erkläre warum es zu einem Konflikt kommt.

Hinweis: Ob ein Konflikt vorliegt oder nicht kann von dem beg-Befehl in Zeile 4 abhängen.

- c) Behebe alle Pipeline-Konflikte durch Einfügen der minimalen Anzahl an NOP-Befehlen.
- d) Minimiere die Anzahl der NOP-Befehle durch Umordnen der Befehle. Nimm dabei an, als auch au
 Programms be
 An anderer Reihenfol,

 andert werden. Lediglich di
 Assembly durch Zeilen dargestell dass der Prozessor auch das Löschen (flushen) von Pipeline-Registern unterstützt. Die Semantik des Programms soll dabei nicht verändert werden. Das heißt, dass das veränderte Programm sowohl auf dem Prozessor mit Pipelining als auch auf dem Single-Cycle Prozessor die Datenabhängigkeiten des ursprünglichen Programms bewahren soll und weiterhin dieselben Instruktionen ausführt (aber ggf. in anderer Reihenfolge).

An den Befehlen selbst darf nichts verändert werden. Lediglich die Reihenfolge darf vertauscht werden. NOPs werden im Assembly durch Zeilen dargestellt in denen einfach NOP steht.




Abbildung 1: Schaltbild des Pipelined RISC-V Prozessors one Hazard Unit




Abbildung 2: Schaltbild des Pipelined RISC-V Prozessors mit Hazard Unit




Abbildung 3: Schaltbild des Single-Cycle RISC-V Prozessors