

Lehrstuhl für Rechnerarchitektur & Parallele Systeme Prof. Dr. Martin Schulz Dominic Prinz Jakob Schäffeler Lehrstuhl für Design Automation Prof. Dr.-Ing. Robert Wille Stefan Engels

Einführung in die Rechnerarchitektur

Wintersemester 2024/2025

Übungsblatt 8: RISC-V Prozessor

09.12.2024 - 13.12.2024


1 Maschinensprache

• Übersetze das folgende RISC-V Assembly Programm in RISC-V Maschinensprache add (s7), (s8), s9 sll t1, t2, t3 srli s3, s1, 14 sw s9, 16(t4) funct? | LSL | LS 1 | f3 | Ld | opcode 0000 000 | M00 | 0014 | 001 | 0010 | 0110011 ediate M:0 | vsl | funct 3 | vd | op 0000000 MOON | MAON | 010 | MOOD | 0100 M 0000000 | MOON | MAON | 010 | MOOD | 0100 M 9 e a 8 2 3 = 0x 19 e a 8 2

• Konvertiere den folgenden RISCV Maschinencode zurück in RISC-V Assembly:

```
addi a0, 200, 18
0x01200513 6000 0001 0010 0000 000 0101 0001 0011
addi +2, zero, O
                                             add +3, a1, zero
0x01c54863
                                             blt a0, +3, 16
        = 0000 0000 0000 los 11 1000 loon 1000 0000
                                             addi +2, +2, 1
0x00138393
        = 0000 codo 1011 his des his don 0011
0x00be0e33
0xff5ff06f = MM MM 0/0/ 14 M M 0/0/ 0/0/ MM
                                             jal 200, 12
0x00038533
```

• Erkläre was das Programm aus der vorherigen Aufgabe berechnet.



2 Fehlerhafte Kontrollsignale

Angenommen der Prozessor in Abbildung 2 hat fehlerhafte Kontrollsignale, deren Wert konstant auf einen bestimmten Wert gelegt ist. Die folgende Tabelle listet Kontrollsignale und deren konstanten Wert auf. Welche der Befehle, die in der Vorlesung vorgestellt wurden, funktionieren nicht mehr unter dieser fehlerhaften Belegung?

Kontrollsignal	Konstante Belegung	Fehlerhafte Befehle		
ALUControl	000 (ADD)	R-Typ (auxer ADD), 1-Typ (auxer	addi, lu),	BEQ
PCSrc	0	BEQ, JAL		
ResultSrc	01	N-Typ, 1-Typ (anger lw), 30	HL	

O Rechiteratellilities of the Tornehalten


O Rechiteratellilite Statement

O Rechiteratellilite

O Rechiteratell

3 Erweiterung: BNE

Das Steuerwerk des Prozessors sieht im genaueren wie folgt aus:



Insbesondere ist die Logik des PCSrc Signals genauer abgebildet: PCSrc wird auf 1 gesetzt wenn Jump auf 1 (bei JAL) ist oder ein Branch gemacht wird und das Zero Signal 1 liefert (bei BEQ).

Erweitere das Steuerwerk und gegebenfalls das Prozessorschaltbild so, dass auch ein BNE (Branch Not Equal) Befehl durchgeführt werden kann. Der BNE Befehl vergleicht zwei Quellregister und addiert einen relativen Offset auf den PC falls die Register *nicht* gleich sind. Der Maschinencode des BNE ist in Abbildung 3 abgebildet.

4 Kontrollsignalbelegung

Gebe die Belegung der Kontrollsignale und den Befehlstyp für folgende Befehle an. Für die ALUControl reicht der Name der ALU-Instruktion (ADD, SUB, AND, ...). Gebe Signale bei denen die Belegung keinen Einfluss auf die Funktionalität hat explizit mit *Don't Care* ('x') an.

Befehl	Befehlstype	Branch	ResultSrc	MemWrite	ALUControl	ALUSrc	ImmSrc	RegWrite
OR	R	0	01	D	on	\bigcirc	XX	1
BNE	β	1	$\times \times$	0	SUB	0	10	0
XORI	I	0	00	0	xon	1	00	1
SW	S	0	\times	\mathcal{A}	400	1	01	()

5 Prozessorerweiterung (Hausaufgabe)

Bearbeitung und Abgabe der Hausaufgabe 8 auf https://artemis.in.tum.de/courses/401 bis Sonntag, den 15.12.2024, 23:59 Uhr.

Ziel dieser Übung ist es den in der Vorlesung vorgestellten Prozessor um zwei Befehle zu erweitern und in Digital zu implementieren. Die in der Vorlesung und Zentralübung vorgestellte Funktionalität ist bereits in der Vorlage vorgegeben.

Bevor du mit der Implementierung beginnst, überlege dir zuerst am Schaltbild in Abbildung 2 wie die Kontrollsignale gesetzt werden müssen und welche zusätzliche Komponenten oder Signale eventuell benötigt werden.

Da die Funktionalität des Prozessors getestet werden soll, sind die Testbenches in dieser Übung teilweise Assemblyprogramme. Diese können über Rechtsklick -> Daten: Bearbeiten -> Datei -> Laden direkt ins ROM *InstrMem* in der Datei SingleCycleRiscV.dig geladen werden oder selbt geschrieben werden. Auf Artemis sind im Template bereits kleine Programme zum Testen in den .hex Dateien vorhanden.

Die folgenden Teilaufgaben können unabhängig voneinander gelöst werden:

- a) Erweitere den gegebenen Prozessor, sodass dieser die Instruktion *xor* unterstützt. In dieser Teilaufgabe dürfen nur die Dateien ALU.dig und ALUDecoder.dig angepasst werden. Änderungen in anderen Dateien werden vom Tester ignoriert. Die ALUControl der *xor*-Funktion soll 100 sein. Die Ein- und Ausgänge dürfen nicht verändert werden.
 - Hinweis zum Decoder: Überlege dir zunächst welchen eindeutigen(!) Wert ALUOp und funct3 haben und verbinde eine Konstante an den richtigen Eingang eines Multiplexers.
- b) Erweitere den gegebenen Prozessor, sodass dieser die Instruktion *jalr* unterstützt. In dieser Teilaufgabe dürfen alle Dateien inklusive des Prozessorschaltbildes geändert werden. Die bestehenden Ein- und Ausgänge dürfen nicht verändert werden und es dürfen keine zusätzlichen Eingänge hinzugefügt werden. Es ist jedoch (nur in Teil b) explizit erlaubt einzelnen Subcircuits zusätzliche Ausgänge hinzuzufügen.

Hinweis: Die in Teilaufgabe a angepassten Schaltkreise müssen für diese Teilaufgabe nicht verändert werden. Versuche bei der Implementierung möglichst viele Komponenten wiederzuverwenden.

Hinweis: Es dürfen sämtliche Digital-Komponenten aus den Bereichen "Logisch", "IO", "Leitungen", "Multiplexer", "FlipFlops", "Speicher" und "Arithmetik" verwendet werden.

¹Um zu sehen ob der Prozessor korrekt ist, überprüfe ob am Ende des Programms die richtigen Ergebnisse im Datenspeicher stehen. Diese werden u.a. im Messwertgraph angezeigt.

6 Referenzmaterial




Abbildung 1: Schaltbild des Single Cycle RISC-V Prozessors




Abbildung 2: ALU des Single Cycle RISC-V Prozessors

op	funct3	funct7	Туре	Instructio	n	Description	Operation
0000011 (3)	000	-	I	lb rd	, imm(rs1)	load byte	rd = SignExt([Address] _{7:0})
0000011 (3)	001	_	I	lh rd	, imm(rs1)	load half	rd = SignExt([Address] _{15:0})
0000011 (3)	010	-	I	lw rd	, imm(rs1)	load word	$rd = [Address]_{31:0}$
0000011 (3)	100	_	I	lbu rd	, imm(rs1)	load byte unsigned	rd = ZeroExt([Address] _{7:0})
0000011 (3)	101	_	I	lhu rd	, imm(rs1)	load half unsigned	rd = ZeroExt([Address] _{15:0})
0010011 (19)	000	-	I	addi rd	, rs1, imm	add immediate	rd = rs1 + SignExt(imm)
0010011 (19)	001	0000000*	I	slli rd	, rs1, uimm	shift left logical immediate	rd = rs1 << uimm
0010011 (19)	010	-	I	slti rd	, rs1, imm	set less than immediate	rd = (rs1 < SignExt(imm))
0010011 (19)	011	_	I	sltiu rd	, rs1, imm	set less than imm. unsigned	rd = (rs1 < SignExt(imm))
0010011 (19)	100	_	I	xori rd	, rs1, imm	xor immediate	rd = rs1 ^ SignExt(imm)
0010011 (19)	101	0000000^*	I	srli rd	, rs1, uimm	shift right logical immediate	rd = rs1 >> uimm
0010011 (19)	101	0100000*	I	srai rd	, rs1, uimm	shift right arithmetic imm.	rd = rs1 >>> uimm
0010011 (19)	110	_	I	ori rd		or immediate	rd = rs1 SignExt(imm)
0010011 (19)	111	_	I	andi rd		and immediate	rd = rs1 & SignExt(imm)
0010111 (23)	_	-	U	auipc rd		add upper immediate to PC	rd = {upimm, 12'b0} + PC
0100011 (35)	000	_	S		2, imm(rs1)	store byte	$[Address]_{7:0} = rs2_{7:0}$
0100011 (35)	001	_	S	sh rs	2, imm(rs1)	store half	[Address] _{15:0} = rs2 _{15:0}
0100011 (35)	010	_	S		2, imm(rs1)	store word	[Address] _{31:0} = rs2
0110011 (51)	000	0000000	R	add rd		add	rd = rs1 + rs2
0110011 (51)	000	0100000	R	sub rd		sub	rd = rs1 - rs2
0110011 (51)	001	0000000	R	sll rd		shift left logical	rd = rs1 << rs2 _{4:0}
0110011 (51)	010	0000000	R	slt rd	, , , ,	set less than	rd = (rs1 < rs2)
0110011 (51)	011	0000000	R	sltu rd	<u> </u>	set less than unsigned	rd = (rs1 < rs2)
0110011 (51)	100	0000000	R	xor rd	· · · · · · · · · · · · · · · · · · ·	xor	$rd = rs1 ^ rs2$
0110011 (51)	101	0000000	R	srl rd	* *	shift right logical	$rd = rs1 \gg rs2_{4:0}$
0110011 (51)	101	0100000	R	sra rd	· · · · · · · · · · · · · · · · · · ·	shift right arithmetic	$rd = rs1 >>> rs2_{4:0}$
0110011 (51)	110	0000000	R	or rd		or	rd = rs1 rs2
0110011 (51)	111	0000000	R	and rd		and	rd = rs1 & rs2
0110111 (55)	-	-	U	lui rd	, , ,	load upper immediate	rd = {upimm, 12'b0}
1100011 (99)	000	-	В		l, rs2, label	branch if =	if (rs1 == rs2) PC = BTA
1100011 (99)	001	-	В		l, rs2, label	branch if ≠	if (rs1 ≠ rs2) PC = BTA
1100011 (99)	100	-	В		l, rs2, label	branch if <	if (rs1 < rs2) PC = BTA
1100011 (99)	101	-	В	9	l, rs2, label	branch if ≥	if (rs1 ≥ rs2) PC = BTA
1100011 (99)	110	-	В		1, rs2, label	branch if < unsigned	if (rs1 < rs2) PC = BTA
1100011 (99)	111	-	В		l, rs2, label	0	if (rs1 ≥ rs2) PC = BTA
(, , ,	000	-	I	jalr rd		jump and link register	PC = rs1 + SignExt(imm), rd = PC + 4
1101111 (111)	_	_	J	jal rd	, label	jump and link	PC = JTA, $rd = PC + 4$

 * Encoded in instr $_{31:25}$, the upper seven bits of the immediate field

Abbildung 3: RISC-V 32-bit Integerbefehl



ImmSrc _{1:0}	ImmExt	Instr. Type
00	{{20{instr[31]}}, instr[31:20]}	I-Type
01	{{20{instr[31]}}, instr[31:25], instr[11:7]}	S-Type
10	{{19{instr[31]}}, instr[31], instr[7], instr[30:25], instr[11:8], 1'b0}	B-Type
11	{{12{instr[31]}}, instr[19:12], instr[20], instr[30:21], 1'b0}	J-Type

(a) Extend Unit

	31	: 25	24:20	19:15	14:12	11:7	6:0	
	fun	ct7	rs2	rs1	funct3	rd	ор	R-Type
	imm₁	1:0		rs1	funct3	rd	ор	I-Type
	imm₁	1:5	rs2	rs1	funct3	imm _{4:0}	ор	S-Type
	imm₁	2,10:5	rs2	rs1	funct3	imm _{4:1,11}	ор	B-Type
	imm _{31:12}					rd	ор	U-Type
	imm _{20,10:1,11,19:12}					rd	ор	J-Type
	fs3	funct2	fs2	fs1	funct3	fd	ор	R4-Type
_	5 bits	2 bits	5 bits	5 bits	3 bits	5 bits	7 bits	

(b) RISC-V 32-bit Befehlsformat

Name	Nummer	Beschreibung
zero	х0	Konstante 0 (kann nicht überschrieben werden)
ra	x1	Rücksprungadresse
sp	x2	Stack-Zeiger
gp	х3	Zeiger auf globale Daten
tp	x4	Zeiger auf thread-lokale Daten
t0-2	x5 - 7	Temporäre Register*
s0/fp	x8	Stack-Frame-Zeiger (optional)**
s1	x9	Gesicherte Register**
a0-1	x10 - 11	Funktionsargumente/Rückgabewerte
a2-7	x12 - 17	Funktionsargumente
s2-11	x18 - 27	Gesicherte Register**
t3-6	x28 - 31	Temporäre Register*

Abbildung 5: Registertabelle