# TP Boucle à verrouillage de phase (PLL) *Manipulation*

Ce document décrit ce qu'il faut faire <u>pendant</u> le TP, ce document s'appuie sur la préparation. Le sigle → indique les questions auxquelles vous devez répondre dans votre compte-rendu.


# A Démodulation FSK

# I Réalisation de la modulation FSK à partir d'un circuit 4046

Pour réaliser une démodulation FSK, il faut d'abord avoir un signal modulé en FSK. Pour cela, on va utiliser le VCO d'un circuit 4046. Pour simplifier la manipulation, le VCO du modulateur FSK possède les mêmes caractéristiques que le VCO du démodulateur FSK; ainsi on espère que le signal démodulé aura la même forme que le signal modulant.

#### a) Câblage et réglage du VCO

Câbler le schéma ci-dessous du circuit 4046 utilisé en VCO (modulateur FSK).



Le signal modulant est appliqué à l'entrée (9) VCO<sub>IN</sub>,


le signal modulé en FSK est pris à la sortie (4) VCO<sub>OUT</sub>.

La patte 5 (INHibit) doit être connectée à V<sub>SS</sub>.

Si la sortie SF\_OUT (patte 10) est utilisée, il doit y avoir une résistance de 10 k $\Omega$  entre SF\_OUT et  $V_{SS}$ .

Les <u>entrées</u> (pas les sorties...) non utilisées doivent être connectées soit à  $V_{SS}$  soit à  $V_{DD}$ .

Les <u>sorties</u> (pas les entrées...) non utilisées (dont la patte 15) doivent être laissées "en l'air".



Pour régler le VCO, on créera un pont diviseur à 4 résistances identiques en série entre  $V_{DD}$  et  $V_{SS}$ :  $(par\ exemple\ R = 1, 2\ k\Omega)$   $V_{DD} = +5V \quad V_{VCOmax}$   $V_{mark} = +2,5V$  R  $V_{Space} = -2,5V$  R  $V_{SS} = -5V \quad V_{VCOmin}$ 

Ainsi, en appliquant les différentes valeurs de  $V_{VCOin}$ , on vérifie (avec un fréquencemètre par exemple) que l'on mesure <u>à peu prés</u> les valeurs théoriques rappelées sur le tableau ci-dessous de  $F_{VCOout}$ .

Sinon il faut ajuster les valeurs de  $R_1$  et  $R_2$ :

Par exemple, si l'écart  $(F_{mark} - F_{space})$  est très éloigné de la valeur attendue (400 Hz), on pourra éventuellement réajuster  $R_1$  (on rappelle que l'écart devrait augmenter quand  $R_1$  diminue).

Une fois le réglage effectué, donner les valeurs expérimentales que vous avez pour

$$ightharpoonup$$
  $C_1 = R_2 = R_2 =$ 

 $\rightarrow$  et remplir le tableau suivant (avec les valeurs expérimentales de  $C_1$ ,  $R_1$  et  $C_2$ ):

V <sub>VCOin</sub> (V)	F <sub>VCOout</sub> théoriques (Hz)	F <sub>VCOout</sub> mesurées (Hz)
$V_{SS} = -5 \text{ V}$	$F_{VCOmin} = 600$	
$V_{\text{space}} = -2.5 \text{ V}$	$F_{\text{space}} = 800$	
$V_{VCO0} = 0 V$	$F_{VCO0} = 1000$	
$V_{\text{mark}} = +2,5 \text{ V}$	$F_{\text{mark}} = 1200$	
$V_{DD} = +5V$	$F_{VCOmax} = 1400$	

#### b) Création du signal FSK

Une fois le réglage du VCO effectué, on règle le GBF pour avoir un signal carré de rapport cyclique 50% avec un niveau haut  $V_{mark}$  = +2,5 V, un niveau bas  $V_{space}$  = -2,5 V et une fréquence de modulation  $f_{MOD} \approx 100$  Hz pour simuler une transmission de 0 et de 1 alternés à  $\approx 200$  bauds.

Puis on applique le signal issu du GBF à l'entrée VCO<sub>IN</sub> du modulateur FSK.

 $Visualisez\ \grave{a}\ l'oscilloscope\ le\ signal\ modul\'e\ en\ FSK\ (ajuster\ la\ fr\'equence\ f_{MOD}\ et\ la\ synchronisation\ de\ l'oscilloscope\ pour\ un\ affichage\ "confortable").$ 

2/7

→ Tracer schématiquement le chronogramme obtenu.

M1 SysCom & CIMES & SESI

# II Réalisation de la démodulation FSK à partir d'un deuxième circuit 4046

# a) Câblage et réglage du VCO du démodulateur FSK

UE MU4EES18


Câbler le VCO d'un 2ème circuit 4046 (qui servira de démodulateur FSK) de la même facon que le VCO du modulateur FSK (1er circuit 4046, section précédente). Ajuster si nécessaire pour obtenir (à peu prés) la même ATTENTION: vérifier que les 4046 caractéristique.

du modulateur et du démodulateur sont → Remplir le même tableau qu'à la question Ala). de même série et du même constructeur...

→ Si les valeurs mesurées après réglage sont très différentes des valeurs théoriques, il conviendra alors de recalculer les valeurs de  $K_0$ ,  $\Delta F_{PL}$ ,  $f_{cn}$ , etc... surtout la valeur du produit RC du filtre de boucle H(jω) de type "un pôle" afin que la boucle PLL reste stable...

#### b) Câblage et test de la PLL du démodulateur FSK

Une fois le réglage du VCO du démodulateur FSK effectué, câbler le reste du 2ème circuit 4046 en PLL en v incluant le VCO afin de créer le démodulateur FSK :



#### Test de la PLL:

- Appliquer à l'entrée "SIGNAL IN" un signal carré de rapport cyclique 50% avec un niveau haut = +2.5 V, un niveau bas = -2.5 V et une fréquence constante qui théoriquement peut prendre des valeurs allant de 600 Hz à 1400 Hz (commencer à 1000 Hz).
- Visualiser à l'oscilloscope le signal d'entrée "SIGNAL IN" et le signal de sortie du VCO "VCO<sub>OLIT</sub>". Si la PLL accroche correctement, la fréquence de "VCO<sub>OUT</sub>" suit la fréquence de "SIGNAL IN".

→ Compléter le tableau suivant, comparer les valeurs mesurées avec les valeurs théoriques, commenter.

F <sub>SIGNAL IN</sub> (Hz)	F <sub>VCO</sub> (Hz)	<b>E</b> \$\phi\$ théorique	<b>ε</b> φ mesurée
$F_{VCOmin} = 600$			
$F_{\text{space}} = 800$			
$F_{VCO0} = 1000$			
$F_{\text{mark}} = 1200$			
$F_{VCOmax} = 1400$			

Vous pouvez aussi faire varier le rapport cyclique du signal SIGNAL IN à F<sub>VCO0</sub> afin de voir l'influence de ce rapport cyclique sur l'erreur de phase εφ comme vu en TD.

- $\rightarrow$  Mesurer la plage d'asservissement statique  $\Delta F_{PL}$  et la plage de capture  $\Delta F_{PC}$ ; indiquer comment vous avez procédé à ces deux mesures, comparer aux valeurs théoriques.
- → Visualisez et mesurer le signal de commande du VCO (V<sub>VCO</sub>, patte 9) quand la PLL est accrochée aux fréquences F<sub>space</sub>, F<sub>VCO0</sub> et F<sub>mark</sub>. Comparer aux valeurs théoriques, commenter.
  - → Comment sont les signaux PC1\_OUT, V<sub>VCO</sub> et la fréquence F<sub>VCO</sub> quand la PLL est décrochée.

### c) Câblage et test de la démodulation FSK

Connecter la sortie "VCO<sub>OUT</sub>" du 1<sup>er</sup> VCO (celui du modulateur FSK, le 1<sup>er</sup> 4046) à l'entrée "SIGNAL IN" de la PLL (celle du démodulateur FSK, le 2ème 4046).

Appliquer à l'entrée "VCO<sub>IN</sub>" du 1<sup>er</sup>VCO, un signal carré de rapport cyclique 50% avec un niveau haut  $V_{mark} = +2,5 \text{ V}$ , un niveau bas  $V_{space} = -2,5 \text{ V}$  et une fréquence ( $f_{MOD}$ ) de quelques dizaines d'hertz.

→ Préciser où est la sortie démodulée sur le démodulateur.

Visualiser à l'oscilloscope le signal "VCO<sub>IN</sub>" du 1<sup>er</sup>VCO et le signal démodulé de sortie du démodulateur. Régler l'oscilloscope et ajuster la fréquence de modulation f<sub>MOD</sub> pour avoir un affichage "confortable".

Tracer les chronogrammes et commenter (déphasage, temps de réponse, coefficient d'amortissement, ondulation résiduelle, etc...).

Augmenter f<sub>MOD</sub> (augmentation du débit binaire en bauds) jusqu'à pouvoir :

→ Mesurer le débit maximum D<sub>max</sub> admissible pour ce démodulateur FSK. Comparer à la valeur théorique, commenter.


4/7

# B Multiplication de fréquence

Rappel: le 4046 est maintenant alimenté en 0 V / +5 V.

# a) Câblage et réglage du VCO

Câbler le schéma ci-dessous du circuit 4046 utilisé en VCO.




Régler le VCO : • Imposer  $V_{VCO0}$  = 2,5 V puis régler la résistance R en partant de la valeur calculée dans la préparation (utiliser un potentiomètre si nécessaire) pour avoir  $F_{OLIT} = F_{VCO0} = 20 \text{ kHz}.$ 

- Vérifier que pour  $V_{VCO} = 5 \text{ V}$ , on a  $F_{OUT} = 40 \text{ kHz}$ .
- Vérifiez que pour  $V_{VCO} \rightarrow 0$  V, on a  $F_{OUT} \rightarrow 0$  Hz.
- ightharpoonup Indiquer les valeurs obtenues pour R et pour  $F_{VCO0}$ .

#### b) Câblage et test de la PLL

Compléter le montage du 4046 pour câbler la PLL sans le diviseur de fréquence :



Pour  $R_1$  et  $R_2$ , prendre les valeurs calculées dans la préparation avec  $C_1 = 1 \mu F$ .

 $\begin{aligned} Sinon: R_1 &= 27 \ k\Omega \\ R_2 &= 4,7 \ k\Omega \\ C_1 &= 1 \ \mu F. \end{aligned}$ 

Tester la PLL : • Injecter en F<sub>IN</sub> un signal carré (0 V / 5 V, rapport cycle 50%) à 20 kHz


- Vérifier que la PLL accroche et que  $F_{OUT} = 20 \text{ kHz}$ .
- $\rightarrow$  Mesurer  $\Delta F_{PL}$  et  $\Delta F_{PC}$  en faisant varier  $F_{IN}$ .

UE MU4EES18


- → Mesurer l'erreur de phase (entre les deux entrées du comparateur de phase) quand la PLL est accrochée à 10 kHz, 20 kHz, 30 kHz. Commenter.
  - → Comment sont les signaux PC2\_OUT, V<sub>VCO</sub> et la fréquence F<sub>VCO</sub> quand la PLL est décrochée.

# c) Câblage et test du multiplicateur de fréquence

Compléter le montage en insérant le diviseur de fréquence (/N) afin d'obtenir le multiplicateur de fréquence :



Le diviseur de fréquence (/N) est obtenu avec un circuit 4018 dont le câblage est :



Tester le circuit complet du multiplicateur de fréquence (il faut bien s'assurer que  $F_{IN}$  est dans les plages  $\Delta F_{PC}$  dont les valeurs dépendent de N...).

ightharpoonup Compléter le tableau suivant en indiquant quelle valeur à donner à  $F_{IN}$  pour avoir  $F_{OUT} = 20 \text{ kHz}$  en fonction des différentes valeurs de N et si le multiplicateur a passé le test avec succès.

N	$\mathbf{F}_{\mathbf{IN}}$	Test (OUI, NON, pas fait)
1		
2		
4		
6		
8		
10		

A la fin de la séance, décâbler et RANGER CORRECTEMENT le matériel, les câbles, les composants etc... En quittant la salle de TP, laisser un établi propre et rangé. MERCI ②.

G. KlisnicK – SU Sciences 7 / 7 18/02/2020