Name: Mostafa Kermaninia


SID: 810101575

Course name: Introduction to Digital System Design

Course number: 4021810136701

برای مشخص تر شدن هدف این پروژه ابتدا ALU نهایی را بطور کلی نشان می دهیم:

همچنین بدون توجه به امکان reuse کردن از مدارهای مختلف برای بخش های مختلف و بدون توجه به جزییات مثبت یا منفی و علامت دار بودن اعدادمان و داشتن intelligent circuits، در کل روند انتخاب عملیات در مدارمان بصورت زیر است:




Behavioral ALU.sv details

```
always @(inA, inB, inC, opc) begin
    outW = 0;
    neg = 0;
    zer = 0;
    case (opc)
      0: \text{ outW} = \sim \text{inA} + 1;
      1: outW = inA + 1;
      2: outW = inA + inB + inC;
      3: outW = inA + (inB >>> 1);
      4: outW = inA & inB;
      5: outW = inA | inB;
      6: outW = \{inA[7:0], inB[7:0]\};
      7: outW = 0;
      default: outW = 0;
    endcase
    neg = (outW[15]);
    zer = (outW == 0);
  end
```

* در عملیات شماره 3، برای تولید 0.5*inB راه های مختلفی هست، اما چون ما در ابتدا اعدادمان را بصورت signed تعریف نکرده ایم، در انجام عملیات ضرب و تقسیم هم مدل presynthesis و هم مدل postsynthesis به دو جواب مختلف و غلط میرسند در نتیجه فقط دو راه برای انجام عملیات 3 موجود است، یا همانند کد بالا شیفت بدهیم(آن هم فقط از نوع arithmetic درست است زیرا فرض کرده ایم اعدادمان signedهستند) و یا از نوشتار concatenation وریلاگ استفاده کنیم.

مشاهده ی پاسخ نادرست و متفاوت توسط فایل پیش و پس از سنتز بعلت استفاده از (* یا /) بجای شیفت دادن(به تفاوت خروجی های w,w_synth و نادرست بودن هر دوی آنها دقت کنید)



* در کد behavioral_ALU.sv فقط کلیات مسائل را نوشته ام و حتی در بیان اعداد نیز بدون در گیر شدن در تعداد بیت ها و نوع نمایش باینری، فقط یک عدد دسیمال نوشته ام تا وریلاگ خودش تبدیل به باینری با تعداد بیت لازم را انجام دهد.

* با دقیقتر شدن در مدار میفهمیم که اعداد inB و inA بصورت sign_magnitude هستند و منظور این است که در استاندارد 2's complement بودند عملیات در وی اگر با استاندارد 2's complement بودند عملیات جمع و شماره 0 که قرینه کردن با استاندارد 2's comp است و همچنین ساخت مدار هایی که عملیات جمع و increment رو این ها را انجام دهند نیازمند جزیی شدن در مدار ها میشد که بنظرم هدف این پروژه نیست). پیش از رفتن به سراغ عملیات reuse ابتدا با مدار هایی که میتوان با آنها این کد را سنتز کرد بطور حدسی مینویسم تا بعدا بتوان بهتر بخش structural را با guse نوشت.


2's comp : در این عملیات، اعدادمان را که وریلاگ هیچ تصوری از signed بودن آنها ندارد اما ما آنها 2's comp : در این عملیات، اعدادی علامت دار و با استاندارد 2's comp میبینیم را قرینه می کنیم با همان استاندارد 2's comp . پس فقط کافی است تمام بیت ها را قرینه کرده و سپس عدد 1 را به حاصل اضافه کنیم:

جزییات بخش increment را نکشیدم چون در بخش بعدی نشان می دهم


incrementer : این عملیات فقط از یک incrementer با ورودی inA تشکیل شده است که میتواند در سنتز بصورت زیر پیاده سازی بشود

دقت کنید یک عملیات and روی تک تک بیت های a و انجام میشود بخاطر ساختار A ها که شاید در عملیات شماره ی A کمک کننده باشد.


3 input adder –2 : نکته اینجاست که درست است بنظر یک adder با 3 ورودی داریم اما بدلیل تک بیتی بودن inC میتوان آنرا بعنوان (ripple carry adder یک adder داده و این عملیات را با یک adder دو ورودی هم هندل کرد:



در نگاه کلی به این rpa داریم:




و برای هر یک از full adder ها نیز داریم:




ترجیح دادم برحسب HA بکشم تا شاید امکان reuse بهتر فراهم شود

:adder - multiplier -3

اولا که عملیات ضرب کردن b در 0.5 را بجای multiplier که بصورت زیر است، میتوان با شیفت کردن انجام داد:




برای انجام 0.5 با شیفت دادن بیت ها(با arithmetic shifting) رسما نیازی به گیت ها نبوده و فقط با سیم ها بازی می کنیم:




و در نهایت هم inA و inA بهمراه carry in = 0 میتوانند در یک inB که در عملیات شماره و در نهایت هم inB و در نهایت هم inB و در نهایت هم inB با inB با inB در عملیات شماره و inB در عملیات شماره inB و در نهایت هم inB و در نهایت و د


bitwise and -4: در این عملیات تک تک بیت ها and می شوند:



bitwise or -5: در این عملیات تک تک بیت ها or می شوند:




concatenation -6: در این عملیات رسما هیچ گیتی لازم نداریم، فقط با سیم ها بازی می کنیم:



7- no operation: برای این بخش هم کافیست مقدار inactive را برای خروجی بگذاریم که در اینجا مقدار مقدار 16 بیت صفر است.


Synthesis of behavioral code

اگر فایل این نسخه را سنتز کنیم، بدون اعمال library داده شده در هر بار سنتز پاسخ هایی با اندکی اختلاف می گیریم زیرا هنوز library برای yosys مشخص نیست و با کتابخانه های دیفالت خودش سنتز می کند پس ممکن است بیش از یک حالت optimum داشته باشد. من نیز یکی از همین حالات را نهایی کردم که این بود:





فایل post_synthesis نیز با نام behavioral_ALU_synth.sv به این صورت است:

دیاگرام نه چندان جذابی که yosysبرای فایل کشیده هم اینگونه است:



شكل تقريبي و حدسي دياگرام behavioral:





برای محاسبه ی حدودی و دستی worst_case ابتدا مدار presynthesis را با اندکی جزییات بیشتر و نحوه ای که حدودا ممکن است yosys آنرا سنتز کرده باشد کشیدم:(در تصویر کشیده شده، منظور از یک and یا or یا mux که جهت خلاصه به and یا or یا که که حدود از لحاظ دیلی نیز دیلی آن مساوی است با دیلی یک گیت،زیرا تمام 16 گیت بطور موازی کار خواهند کرد)

نكات دياگرام:

and داریم که دیلی مسیری از آنها که با هم سری می شود مساوی دیلی یک HA داریم که دیلی یک HA مسری می شود مساوی دیلی یک HA است که البته چون به carry out نهایی نیازی نداریم، دیلی 15 تا از آنها را کافیست جمع بزنیم و نتیجه 120 میشود همانطور که در تصویر هم هست. نهایتا برای این عملیات دیلی ما مساوی است با:

این عملیات دقیقا همانند قبلی است قبل not ندارد: opc == 1

120 + 13 +13 + 13 = 159ns

FA در این عملیات اگر یک ripple carry adder استفاده کنیم برای هر اسلایس آن که opc == 2 -2 است دیلی ای که ripple میشود به اندازه ی یک and و or است که میتوان آنرا به دو تا ripple تبدیل است دیلی ای که عیشود و نهایتا 15 گیت لازم است(carry out نهایی را نمیخواهیم) که دیلی کل این مسیر برابر میشود با:

150 + 13 +13 +13 = 189ns

2 جمانند تقسیم بر 2 ممانند بخش قبلی است چون عملیات ضرب در 0.5 همانند تقسیم بر 2 است و فقط با شیفت دادن و بدون دیلی چشمگیری میتواند انجام شود و نیاز به گیت خاصی ندارد.: 189ns

8+13+13=47ns موازی داریم که معادل است با and فقط 16 تا opc == 4 -4

opc == 5 -5 فقط 16 تا or موازی داریم که معادل است با opc == 5 -5

6- 6 == opc : فقط عملیات های جداسازی و concatenation سیم ها را داریم و گیت خاصی لازم نیست و دیلی چشمگیری نداریم: 39ns == 13+13+13

13+13+13= 39ns : عملیاتی انجام نشده و فقط مقدار 0 را از \max ها رد میکنیم: opc == 7 -7

نکته : بدیهتا میشد mux ها را به روش های دیگری هم ساخت، اما من بعنوان یک حدس، 8 mux ورودی ابتدایی را با mux های دو ورودی ساختم و هر mux را هم همانطور که در muxاخری نشان داده ام توسط 3تا گیت ساخته ام.

neg -8: برای این خروجی فقط نیاز به بازی با سیم ها بود و دیلی چندانی نخواهیم داشت اما نیاز است که w بطور کامل ساخته شود پس بدترین حالت دیلی آن مساوی با بدترین حالت w یا همان 189 است


2er -9: برای این خروجی باید بعد از ساخته شدن w طبق دیاگرام به اندازه ی 23 نانو ثانیه صبر کنیم پس بدترین دیلی آن مساوی است با 212 = 212 = 212

testbench of behavioral code

```
initial begin
  for (opcCounter = 0; opcCounter < 8; opcCounter =
opcCounter + 1) begin
    o = opcCounter;
    repeat (5) begin
    #500 a = $random;
    #500 b = $random;
    #500 c = $random;
    #500;
    end
    end
end
end</pre>
```

درنهایت با تست بنچی که زده ام، برای هر کدام از opcode ها 5 بار اعداد رندوم به a,b,c داده می شود و درنهایت با تست بنچی که زده ام، برای هر opcode یک تکه از ALU تست می شود، برای هر opcode یک تکه از ALU تست می شود، برای هر post synthesis بررسی میشوند(نکته اینکه این میشود و تفاوت دو ساختار pre synthesis و presynthesis دیلی waveform های presynthesis دیلی ندارند که بخاطر این است که در presynthesis هستند که در ای برای گیت های دیفالتی هستند که در mycells.lib

قبل ست شدن مقادير اوليه:




همانطور که مشخص است، w_synth و به مدت 112 نانو ثانیه و x_synth و به مدت 212 و به مدت 119 نانو ثانیه و مشخص است، w_synth و است چون مدتی طول میکشد تا مقادیر اولیه ی داده شده در فایل نانوثانیه مقدار x_synth میدهند که خب منطقی است چون مدتی طول میکشد تا مقادیر اولیه ای که در بلوک بعد سنتز که دیلی دارد، خروجی ها را تولید کنند(برای تولید این waveform مقادیر اولیه ای که در بلوک always میدادیم را حذف کردم تا بتوانیم شاهد بدترین حالت دیلی باشیم، مگرنه دیلی ها نمایان نمیشدند)

بدنبال حالت خاصی نیست، زیرا همانطور که در تصویر هم مشخص است، بدترین حالت ممکن دقیقا همین بدنبال حالت خاصی نیست، زیرا همانطور که در تصویر هم مشخص است، بدترین حالت ممکن دقیقا همین حالت آمدن مقادیر اولیه است زیرا قبل از آن تمام بیت های W. synth هماوی X بوده اند و Z_synth هم X بوده است پس برای ست شدن مقادیر اولیه باید تک تک بیت های W به مقدار نهایی برسند تا از حالت X خارج شود پس چون در mycells.lib نیز همانطور که در کد آن واضح است، مقدار دیلی Too , To1 , رای گیت هایمان متفاوت نیست، پس بدترین دیلی همین دیلی ای است که در راه ست شدن مقادیر اولیه جیستند) که اتفاقا شباهت خوبی با حدس های قبلی ما دارند. البته که بدیهتا انتظار نداریم وریلاگ دیلی هایش دقیقا همانند حدس های ما باشد چون نمیدانیم چگونه عملیات سنتز کردن انجام شده که بهترین بازدهی را داشته باشد، ممکن است برای تمام گیت ها از کارنومپ استفاده کند تا به 2level logic برسد که در آن صورت قطعا مثلا با adder ای که ما با 16*2 لول گیت نوشتیم فرق میکند دیلی هایش!

*در این کتابخانه دیلی های to1,to0,toz همگی یکسانند


: opc == 0 -0

a مثلا اینجا میبینیم با تغییر کردن inA بلافاصله مقدار خروجی مدار presynthesis مقدار جدید را که a میدهد a است میگیرد اما مدار post synthesis با مقداری دیلی همان مقادیر را به بیت های a میدهد و فلگ های a میری نمیکنند چون خروجی نه منفی شده و نه صفر.



: opc == 1 -1

در اینجا نیز با تغییر مقدار a مقدار خروجی ها مساوی را یکی بیشتر از آن شده و همچنین چون مقدار جدید خروجی منفی است مقدار فلگ n هم برای دو مدار تغییر کرده.



: opc == 2 -2

≨ 1 →	Msgs					
II - ∜ /behavioral_ALU_TB/a	16022	16022				
II — 分 /behavioral_ALU_TB/b	-18413	17834	-18413			
// /behavioral_ALU_TB/c						
-/-/ /behavioral_ALU_TB/o		010				
		-31679	-2390			
■ /behavioral_ALU_T		-31679	XXX -2390			
/behavioral_ALU_TB/z						
/behavioral_ALU_TB/n						
/behavioral_ALU_T		=				
/behavioral_ALU_T	511		Ш			
I → /behavioral_ALU_T	2	2				

اینجا همانطور که مشخص است، مقدار A,B,C جمع شده و در خروجی هر دو مدار قرار گرفته(در برخی تست کیس های این pcode چون احتمال اورفلو وجود دارد بخاطر اینکه وریلاگ بیت به بیت جمع میزند و ما دو ورودی 16 بیتی داریم و یک خروجی 16 بیتی بیشتر نداریم و ممکن است پاسخ اصلی 17 بیت شود)

: opc == 3 -3


€ 1 •	Msgs								
-/ /behavioral_ALU_TB/a	2762	29391	2762						
■ - /behavioral_ALU_TB/b	18723	18723				19516			
/behavioral_ALU_TB/c	0								
■ - / /behavioral_ALU_TB/o	011	011							
■ /behavioral_ALU_TB/w	7 44 2	-31465	7442			7641			
II Ibehavioral_ALU_TB/w_synth	7 44 2	-31465	渊(7442			XXXX) 764	1		
/behavioral_ALU_TB/z	St0								
/behavioral_ALU_TB/n	St0								
/behavioral_ALU_TB/z_synth	St0								
/behavioral_ALU_TB/n_synth	St0		o						
■ /behavioral_ALU_TB/opcCounter	3	3							


در اینجا هم بخوبی مقدار a و نصف b جمع شده اند (البته در این کیس هم امکان اورفلو وجود دارد همانند کیس قبلی، ولی اگر باینری نگاه کنیم و اصراری روی interpret خاصی نباشد مشکل ندارد)

: opc == 4,5,6,7 -4

این عملیات ها هم ساده هستند و به وضوح جواب درستی از هر دو مدار قبل و بعد از سنتز میگیریم:


wave - Delaut				7111118				
<u>\$1</u> •	Msgs							
II — ♦ /behavioral_ALU_TB/a	0110000000111011	1011111100111	0001			01100000001	11011	
	0100000110000101	010000011000	101					
/behavioral_ALU_TB/c	1							
	100	100						
_→ /behavioral_ALU_TB/w	0100000000000001	00000000000	0001			01000000000	00001	
II	0100000000000001	000000000000	0001			(01000	00000000001	
/behavioral_ALU_TB/z	St0							
/behavioral_ALU_TB/n	St0							
/behavioral_ALU_TB/z_synth	St0							
/pehavioral_ALU_TB/n_synth	St0							
	4	4						





	1.1393							
	1001100111111010	0011100010000110			100110011	111010		
-/- /behavioral_ALU_TB/b	0000110010001110	0000110010001110						
/behavioral_ALU_TB/c	0							
■ /behavioral_ALU_TB/o	111	111						
	000000000000000000000000000000000000000	0000000000000000						
II → /behavioral_ALU_TB/w_synth	000000000000000000	0000000000000000						
	St1							
/behavioral_ALU_TB/n	St0							
	St1							
/behavioral_ALU_TB/n_synth	St0							
■- /behavioral_ALU_TB/opcCounter	7	7						

برای بقیه ی opcodeها هم به همیت ترتیب میتوان waveformهارا مقایسه کرد.،یک عکس کلی از waveformها قرار میدهم:



همانطور که مشخص است برای n,z در حالت بعد از سنتر به glitchهایی نیز میخوریم که چون دیلی مسیر های مختلف متفاوت است، رسیدن به آنها طبیعی است.

:Simulation speed

اگر منظور از این سوال، میزان دیلی ها باشد که همانطور که دیدیم در فایل قبل سنتز چون خودمان دیلی ای نذاشتیم بدون دیلی تمام عملیات ها انجام میشد اما در فایل بعد از سنتز دیلی های library نوشته شده اعمال میشد، از طرفی اگر هم قرار بود طبق حدسیات دیلیهای مدارها را بذاریم، دیلی های محاسبه شده بیشتر از دیلی های فایل سنتز شده میشد همانطور که در دیاگرام کشیده شده هم دیدیم

از طرفی اگر ابعاد فایل کد مدنظر باشد خب بدیهتا فایل سنتز شده(netlist) بسیار ریزتر و طولانی تر بوده و خوانده شدن و شبیه سازی شدن خط به خط آن قاعدتا بیشتر طول میکشد(البته که در فایل اصلی قبل سنتز درست است تعداد خطوط کد کمتر است اما پیچیدگی هر خط بیشتر بوده و نیاز به پردازش بیشتری دارد در نتیجه میتوان بطور دستی حساب کرد زمان شبیه سازی را و مقایسه کرد)

در نهایت با استفاده از نوشتن این دستور، زمان حدودی شبیه سازی را بدست می آوریم:

```
برای ماژول presynthesis:
set sim_time [time {run -all}]
# 69715 microseconds per iteration
set sim_time [time {run -all}]
# 68224 microseconds per iteration
set sim_time [time {run -all}]
# 68431 microseconds per iteration
                                                     حدود 68000 مىكروثانيه
set sim_time [time {run -all}]
# 60703 microseconde ner iteration
                                                  برای ماژول postsynthesis:
VS1
set sim_time [time {run -all}]
  # 82305 microseconds per iteration
VSI set sim_time [time {run -all}]
  # 80213 microseconds per iteration
                                                    حدود 80000 میکرو ثانیه
  set sim time [time {run -all}]
  # 77344 microseconds per iteration
  set sim_time [time {run -all}]
  # 80823 microseconds per iteration
  VSIM 35> set sim time [time {run -all}]
  # 78778 microseconds per iteration
 VSIM 35>
```

در نتیجه در ماژول بعد از سنتز، تعداد زیاد خط ها بر ساده بودن آنها پیشی گرفته و باعث اندکی زیادتر شدن زمان شبیه سازی می شود.

برای بهتر متوجه شدن تفاوت بین این دو در تست بنچ، تعداد دفعات repeat را زیاد کردم که به این رسیدم: برای ماژول presynthesis:

microseconds per iteration 1471359 #

برای ماژول postsynthesis:

microseconds per iteration 26575187 #

که به وضوح برای بعد از سنتز بیشتر طول میکشد(ده برابر بیشتر)

از لحاظ سخت افزاری در حالت نخست، احتمالا از گیت ها و مدار هایی همانند چیزی که در دیاگرام کشیدم استفاده میشد اما بعد از سنتز، با توجه به کتابخانه ی ما، فقط از NAND,NOR,NOTبا دو ورودی برای ساخت مدار استفاده شد زیرا فقط همین گیت ها در wycells.libبود (گیت های tri state هم بودند اما بدرد این ساختار نمیخورند)

```
View Go Run Terminal Help 

IBM X

| B month
| Ilbrary(demo) {
| call(GUP) {
| carea: 6;
| pin(A) { direction: input; }
| pin(Y) { direction: dutput;
| function: "A"; }
| pin(Y) { direction: input; }
| pin(A) { direction: input; }
| pin(B) { direction: input; }
| pin(Y) { direction: "(A"B)"; }
| call(MOR) {
| area: 4;
| pin(A) { direction: input; }
| pin(Y) { direction: input; pin(Y) { direction: inpu
```

گیت های استفاده شده توسط yosys برای سنتز

Synthesis of structural code

برای این بخش، کد behavioral را برداشته و دونه دونه تغییراتی که حس میکنم باعث بهتر شدن آن می شود را اعمال میکنم:

0- در حالت اولیه و بدون تغییر همانطور که قبلا دیدیم داریم:

```
== behavioral ALU ===
Number of wires:
Number of wire bits:
                                 1286
Number of public wires:
 Number of public wire bits:
Number of memories:
Number of memory bits:
Number of processes:
                                   0
Number of cells:
                                  722
  NAND
                                  177
  NOR
                                  410
                                  135
  NOT
```

1 - اولین تغییری دادم، تغییر دادن اعداد از دسیمال به فرمت استاندارد (b) بود که درست است تاثیری در سخت افزار ندارد اما بالاخره در راستای دیدگاه ساختاری است.

2- سپس با توجه به دیاگرامی که برای اولین حالت کشیدم میتوان دید که دو تا incrementer استفاده شده و دوتا هم adder استفاده شده است که نیازی به اینهمه گیت نداریم بلکه میتوانیم سه تا پارامتر جدید تعریف کنیم بنام Aprim,Bprim,Cprim که این سه پارامتر قبل از شروع بلوک always طوری تنظیم شوند که برای چهار تا opcode ابتدایی کافی باشد فقط آن سه تا را جمع بزنیم و فقط از سه تا کاستفاده شود که هر کدام 4 انتخاب دارند. نتیجه:

```
logic [15:0] Aprim, Bprim, Cprim;
assign Aprim = (opc == 0) ? ~inA : inA;
assign Bprim = (opc == 0 | opc == 1) ? 0 : (opc == 2) ? inB : {inB[15], inB[15:1]};
assign Cprim = (opc == 0 | opc == 1) ? 1 : (opc == 2) ? inC : 0;
always @(inA, inB, inC, opc) begin
outW = 16'b0;
neg = 1'b0;
zer = 1'b0;
case (opc)
3'd0: outW = Aprim + Bprim + Cprim;
3'd1: outW = Aprim + Bprim + Cprim;
3'd2: outW = Aprim + Bprim + Cprim;
3'd3: outW = Aprim + Bprim + Cprim;
3'd4: outW = inA & inB;
3'd5: outW = inA | inB;
```

```
3'd6: outW = {inA[7:0], inB[7:0]};
3'd7: outW = 16'b0;
default: outW = 16'b0;
endcase

neg = outW[15];
zer = ~|outW;
end
```

بعد از اعمال Aprim :

```
=== behavioral_ALU_Testy ===

Number of wires: 1154
Number of wire bits: 1201
Number of public wires: 7
Number of public wire bits: 54
Number of memories: 0
Number of memory bits: 0
Number of processes: 0
Number of cells: 697
NAND 166
NOR 395
NOT 136
```

بعد از اعمال Bprim , Cprim:

```
logic [15:0] Aprim, Bprim, multiple_result;
    assign Aprim = (opc == 3'b000) ? ~inA : inA;
    assign Bprim = (opc == 3'b000 | opc == 3'b001) ? 16'b0 : (opc == 3'b010) ? inB :
    {inB[15], inB[15:1]};
    assign Cprim = (opc == 3'b000 | opc == 3'b001) ? 1'b1 : (opc == 3'b010) ? inC : 1'b0;
    always @(inA, inB, inC, opc) begin
...
    case (opc)
        0: outW = Aprim + Bprim + Cprim;
        1: outW = Aprim + Bprim + Cprim;
        2: outW = Aprim + Bprim + Cprim;
        3: outW = Aprim + Bprim + Cprim;
...
```

```
== behavioral ALU Testy ===
  Number of wires:
                                   849
  Number of wire bits:
                                   896
  Number of public wires:
  Number of public wire bits:
                                    54
                                     0
  Number of memories:
  Number of memory bits:
                                     0
                                     0
  Number of processes:
                                   546
  Number of cells:
    NAND
                                   129
    NOR
                                   299
                                   118
    NOT
yosys>
```

3- اما همچنان می توان کار را بهتر کرد زیرا تا اینجای کار در 4 کیس ابتدایی، در هر کدام یک adder سه تایی داریم، که میتوان آنرا به بالای کیس ها انتقال داد تا فقط یک adder داشته باشیم:

```
logic [15:0] Aprim, Bprim, Cprim, multiple result;
 assign Aprim = (opc == 3'b000) ? ~inA : inA;
 assign Bprim = (opc == 3'b000 | opc == 3'b001) ? 16'b0 : (opc == 3'b010) ? inB :
{inB[15], inB[15:1]};
 assign Cprim = (opc == 3'b000 | opc == 3'b001) ? 1'b1 : (opc == 3'b010) ? inC : 1'b0;
 assign multiple_result = Aprim + Bprim + Cprim;
 always @(inA, inB, inC, opc) begin
   outW = 16'b0;
   neg = 1'b0;
   zer = 1'b0;
   case (opc)
     3'b000: outW = multiple_result;
     3'b001: outW = multiple result;
     3'b010: outW = multiple result;
     3'b011: outW = multiple result;
     3'b100: outW = inA & inB;
     3'b101: outW = inA | inB;
     3'b110: outW = \{inA[7:0], inB[7:0]\};
     3'b111: outW = 16'b0;
     default: outW = 16'b0;
```

```
    Printing statistics.

== structural_ALU ===
 Number of wires:
                                  847
 Number of wire bits:
 Number of public wires:
 Number of public wire bits:
 Number of memories:
                                    0
 Number of memory bits:
                                   0
 Number of processes:
                                    0
                                  519
 Number of cells:
   NAND
                                  146
   NOR
                                  266
```

4- از طرف دیگر درست است که دادن مقدار اولیه واجب است اما میتوان اگر واقعا قصد شدید بر optimal کردن داریم، آنها را نیز حذف کنیم و همچنین از کمترین تعداد assign ممکن استفاده کنیم و در نهایت هم کیس های چهارگانه ی اول که عملیات یکسانی انجام میدهند را به کیس دیفالت ارجاع دادم که کیس های اضافی هم حذف شوند:

```
== structural ALU ===
 Number of wires:
                                   854
 Number of wire bits:
                                   901
 Number of public wires:
                                    7
 Number of public wire bits:
                                    54
 Number of memories:
                                    0
 Number of memory bits:
                                    0
 Number of processes:
                                    0
 Number of cells:
                                   511
   NAND
                                   159
   NOR
                                   249
   NOT
                                   103
```

```
logic [15:0] multiple_result= ((opc == 3'b000) ? ~inA : inA)+
  ((opc == 3'b000 | opc == 3'b001) ? 16'b0 : (opc == 3'b010) ? inB : {inB[15:1]})+
  ((opc == 3'b000 | opc == 3'b001) ? 1'b1 : (opc == 3'b010) ? inC : 1'b0);
  always @(inA, inB, inC, opc) begin
  case (opc)
    3'b100: outW = inA & inB;
    3'b101: outW = inA | inB;
    3'b110: outW = {inA[7:0], inB[7:0]};
    3'b111: outW = 16'b0;
    default: outW = multiple_result;
  endcase
  neg = (outW[15]);
  zer = (outW == 16'b0);
end
```


5- نکته ی دیگر در انجام عملیات 0.5 است در عملیات شماره0.5 است که اولا طبق آزمایشی که کردم، کلا وریلاگ وقتی یک طرف ضربمان عدد ثابت است از multiplier استفاده نمیکند کلا، پس لازم نیست نگرانش باشیم، و فقط چند حالت داریم برای نوشتن آن ، یکی علامت 0.5 است و یکی 0.5 است و یکی هم

concatenation است که گویا در پشت پرده ی همگی آنها همان عمل concatenation انجام می شود و تفاوت چندانی نیست

6-نهایتا کدی که فایل سنتز شده اش را گذاشتم، کدی است که هم از لحاظ استاندارد ها بهترین حالت باشد و هم گیت های کمی مصرف کند و اینگونه است:

```
== structural_ALU ===
 Number of wires:
                                   847
 Number of wire bits:
                                   894
 Number of public wires:
 Number of public wire bits:
                                    54
 Number of memories:
                                     0
 Number of memory bits:
                                    0
 Number of processes:
                                     0
 Number of cells:
                                   512
   NAND
                                   139
   NOR
                                   276
   NOT
                                    97
```

شکل تقریبی و حدسی دیاگرام structural:



*برای فلگ های neg,zer دقیقا همانند دیاگرام قبلی عمل میکنیم.

*با استفاده از MUX به شکلی که مشخص است، از دوتا incrementer و دوتاadder به یک adder رسیدیم که قاعدتا از لحاظ دیلی در هر عملیات شاید خیلی به صرفه نباشد اما از لحاظ تعداد گیت ها بهتر از حالت قبلی است همانطور که در yosys دیدیم.

timing

محاسبه ی دستی worst_case delay:

برای w بدترین مسیر ممکن گذشتن از Adder و یک mux با 4 ورودی و یک mux با 2 ورودی است که دیلی آن برابر است با 150+ 13 + 26 + 18 180


برای neg هم چون کاری بجز wiring نداریم همان 189 است

برای zer هم چون ساختار حدسی مان دقیقا مثل مدار قبلی است همان 189 + 212ns = 21 است

اما بدیهتا در ساختار behavioral ابزار سنتز دستش بسیار باز تر بود در فشرده سازی مدار ها و استفاده از مدار های کوچکتر، در حالی که در اینجا چون از مثلا یک adder چندین استفاده میکنیم دیگر احتمال اینکه ساختاری بهتر از ripple carry استفاده کند کمتر است در نتیجه نهایتا ساختار structural دارای worst case بدتری است اما تعداد گیت های کمتری دارد.

محاسبه ی worst_case با wave form؛


ثابت كرديم كه حالت اوليه همان بدترين حالت است پس داريم:




بدترین حالت برای 188ns = w بدترین حالت برای 188ns = neg بدترین حالت برای 193ns = zer

Waveformهای structural

همانطور که میبینید جواب های صحیح میدهد به ازای opcodeهای مختلف:



عکس جزیی تر:



از لحاظ سخت افزاری در حالت نخست، احتمالا از گیت ها و مدار هایی همانند چیزی که در دیاگرام کشیدم استفاده میشد اما بعد از سنتز، با توجه به کتابخانه ی ما، فقط از NAND,NOR,NOTبا دو ورودی برای ساخت مدار استفاده شد زیرا فقط همین گیت ها در mycells.libبود (گیت های tri state هم بودند اما بدرد این ساختار نمیخورند)

View Go Run Terminal Help

گیت های استفاده شده توسط yosys برای سنتز

:Simulation speed

دوباره همانند مدار قبلی با استفاده از همان دستورات و بزرگتر کردن تست بنچ برای واضح شدن اختلاف بین دو حالت قبل و بعد سنتز داریم:

postsynthesis:

```
set sim_time [time {run -all}]

# 211341 microseconds per iteration
set sim_time [time {run -all}]

# 217062 microseconds per iteration
   set sim_time [time {run -all}]

# 224875 microseconds per iteration
set sim_time [time {run -all}]  
$ 211429 microseconds per iteration set sim_time [time {run -all}]  
$ 212533 microseconds per iteration set sim_time [time {run -all}]  
$ 207933 microseconds per iteration set sim_time [time {run -all}]  
$ 212610 microseconds per iteration set sim_time [time {run -all}]  
$ 212610 microseconds per iteration set sim_time [time {run -all}]  
$ 219505 microseconds per iteration  
VSIM 90> set sim_time [time {run -all}]  
$ 210449 microseconds per iteration
                                                                                                                                                                                                                                                                                                                                                                           حدود 21000ns
 VSIM 90>
```

نکته ی جالب اینکه با دقیقا همان تست بنچ، زمان شبیه سازی بسیار کمتر است نسبت به behavioral.

presynthesis:

```
204//0 microseconds per iceracion
set sim_time [time {run -all}]
# 208161 microseconds per iteration
set sim time [time {run -all}]
# 199942 microseconds per iteration
set sim_time [time {run -all}]
# 210317 microseconds per iteration
set sim_time [time {run -all}]
# 203712 microseconds per iteration
                                                                                     حدود 21000ns
set sim_time [time {run -all}]

# 206077 microseconds per iteration
set sim_time [time {run -all}]

# 209520 microseconds per iteration
set sim_time [time {run -all}]
# 211529 microseconds per iteration
VSIM 100> set sim_time [time {run -all}]
# 208300 microseconds per iteration
```

در نتیجه میزان دیلی شبیه سازی خیلی هم تفاوت ندارد، اما با بزرگ کردن تست بنچ و انجام 50000 بار repeat بار:

Presynthesis:

microseconds per iteration 3371364 #

Postsynthesis:

microseconds per iteration 21665565 #

پس به وضوح دیلی شبیه سازی حالت بعد سنتز بیشتر است و دقیقا همانند حالتbehavioral درست است که خط های کد عبارت های ساده تری هستند اما تعدادشان آنقدر زیاد است که نمونه سازی از ماژولی که سنتز شده طولانی تر میشود

مقایسه و Waveformهای نهایی


درجهت مقایسه ی هر 4 مدار , presynthesis behavioral, از یک تست بنچ کلی استفاده میکنیم بطور presynthesis structural از یک تست بنچ کلی استفاده میکنیم بطور زیر:

همانطور که مشاهده میکنیم، در حالت های قبل سنتز چون کلا دیلی نداریم جواب کاملا یکسان است و از طرفی در حالت structural چون در برخی عملیات ها بعلت گسسته شدن MUX ها دیلی کمتری داریم اما در برخی دیگر از مسیر ها دیلی برابر یا حتی بیشتر از behavioral داریم:

1- وقتی structural دیلی کمتری دارد

<u>}</u> 2 •	Msgs															
📭 🔷 /Final_TB/a	0011011110001001	0011011110001	001		(110	00001101	0111						(011	11111000	1100	
📭 🥎 /Final_TB/b	0011001001001001	0011001001001	001					111111100	01010001							1100111
/Final_TB/c	0		\neg \bot \bot													
 - / → /Final_TB/o	101	101														
-/	0011011111001001	0011011111001	001		(111	100101101	1111	11111100	11010111				(111	11111010	1101	1111111
	00110111111001001	0011011111001	001		(111	100101101	1111	11111100	11010111				(111	11111010	11101	1111111
+	00110111111001001	0011011111001	001		₩1	111001011	011111	111111	00110101	1)X 1	1111110	011101	1111111
+	00110111111001001	0011011111001	001		(11	110010110	11111	X 1111110	01101011	1			11	11111101	11101	X 111111
<pre>/Final_TB/n_beh</pre>	St0															
<pre>/Final_TB/n_struc</pre>	St0															
/Final_TB/n_beh_synth	St0															
/Final_TB/n_struc_synth	St0															
<pre>/Final_TB/z_beh</pre>	St0															
<pre>/Final_TB/z_struc</pre>	St0															
<pre>/Final_TB/z_beh_synth</pre>	St0															
<pre>/Final_TB/z_struc_synth</pre>	St0															

2- وقتى ديلى ها مساوى است:



3- وقتی structural دیلی بیشتری دارد:

·	Msgs								
	0000101011001010	0000101011001010	X011000011000	1010					Ϋ́
- /Final_TB/b		0100110000111100	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		101100110	000001			
/ /Final_TB/c	0	V 100 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 0			101100110	000001			
/ /Final_TB/o	011	011							
/ /Final_TB/w_beh	0011000011101000	0011000011101000	100001111010	1000	001110110	101010			Y
/Final_TB/w_struc		0011000011101000	100001111010		0011101100				-
/Final_TB/w_beh_synth		0011000011101000	100001111		(001110				
/Final_TB/w_struc_synth		0011000011101000	100001111			1100101010			
/Final_TB/n_beh	St0								
/Final_TB/n_struc	St0								
/Final_TB/n_beh_synth	St0		\Box		$\overline{}$				
/Final_TB/n_struc_synth	St0				┼┐				
/Final_TB/z_beh	St0								
/Final_TB/z_struc	St0								
/Final_TB/z_beh_synth	St0								
/Final_TB/z_struc_synth	St0								

*قاعدتا در مدار های بعد سنتز بعلت وجود دیلی های مختلف در مسیر های مختلف، ممکن است glitch بزنیم.

نتیجه گیری مقایسه ی دیلی behavioral, structural بعد از سنتز:

از لحاظ worst case دیلی structural بدتر است اما از لحاظ سایر کیس ها ممکن است دیلی ها برابر باشد یا حتی دیلی structural کمتر شود.

عکسی از تست بنچ نهایی شامل هر 4 مدار قبل و بعد سنتز حالت های behavioral و :structural

4	Msgs																					
	0011011011001011	(1100	(0101	0010	1111	(1101	(0111	(0010	(0110	(0010	0011	(1101	(0100	(0111	(0000	0110	(1111	(0110.	(0000	(1011	0110	. (01
⊢ <pre>/Final_TB/b</pre>	0001101011100110	01 (111	(111	(1000	(011	(0110	(0100	(010	1 (100	0 (010	(101	(110	(001	1 (0100	(0100	(101	(000	(111	1 (110)	(010	(001	i (
<pre>/Final_TB/c</pre>	0																					
⊢ ♦ /Final_TB/o	111	000		001					010					011					100			
🛶 /Final_TB/w_beh	00000000000000000	(0011	(10	0010	1111	(1101	0111	(00			(11	. ((10		(10	. ()(00	(00	. ((11		(00	(00	. ((00	
-/	00000000000000000	(0011	. (10	0010	1111	1101	. (0111	00			B(C) 11.	. (10		(10	. ((00	. (00.	. (6) 11.		() (00	. (00	. ((00	
	00000000000000000	(0011	(10	0010	1111	(1101	0111	(00			(11	. ((10		(10	. ()(00	(00	. ((11		()(00	()(00	. ((00	
-/-//Final_TB/w_struc_synth	00000000000000000	(0011	. (10	0010	1111	1101	. (0111	. (00			X (11.	. (10		() 10	.) (00	. ()(00	. ((11.		()(00	(00	. ((00	
<pre>/Final_TB/z_beh</pre>	St1																					
<pre>/Final_TB/n_beh</pre>	St0									\vdash								℩ݐ				
<pre>/Final_TB/z_beh_synth</pre>	St1																					
<pre>/Final_TB/n_beh_synth</pre>	St0											$\neg \neg$										
<pre>/Final_TB/n_struc</pre>	St0									\vdash								┌		∽		
<pre>/Final_TB/z_struc</pre>	St1																					
<pre>/Final_TB/n_struc_synth</pre>	St0						\Box					$\neg -$						℩ݐ				
<pre>/Final_TB/z_struc_synth</pre>	St1																					