Name: Mostafa Kermaninia

SID: 810101575


**Course name: Introduction to Digital System Design** 

Course number: 4021810136701


Q1

a.

ابتدا بنظرم رسید منظور از write the upper gate such that it can be used as a 2-input این منظور از or 3-input NAND بالایی دارای سه ورودی باشد پس اینگونه تغییر دادم لچ را و تمام نند کردم.




اما با دقت کردن به بخش های بعدی سوال دیدم باید هر دو nand دارای سه ورودی باشند پس اینگونه شد نتیجه :



حالا طبق همین شکل بالا وریلاگ را هم نوشتم.(البته دیلی محاسبه شده در بخش بعدی برای nand را هم اعمال کردم.)

b.

با توجه به دیلی های گفته شده ابتدا دیلی nand را محاسبه میکنیم.(nand با 2 ورودی را هم نوشته ام اما چون تمام nand های استفاده شده 3 ورودی اند عملا استفاده ای نداشت.)



C.

#### details of circuit:

now, our circuit is an unclocked active\_low all\_nand SR latch with optional input for every nands:

$$SR | Q^{\dagger}Qb | CPT$$

$$SR | Q^{\dagger}Qb | CPT$$


$$SP | Alch | Qb | CPZ$$

$$P | SP | CPT | CP$$

تست کردن مقادیر مختلف ورودی و تفسیر خروجی:

.1

محاسبه تئوري




#### نتیجه ی عملی

♦ /SR_latch_TB/CUT/S St1		
∮ /SR_latch_TB/CUT/R St0  ———————————————————————————————————		
/sR_latch_TB/CUT/Qb St1	<u> </u>	

پس در نهایت اگر در لحظه ی اول مقدار SR = 10 به مدار بدهیم دیلی QB و QB مقدار QB مقدار QB میشود و به شکلی مشابه اگر در لحظه ی اول مقدار QB بدهیم دیلی QB مقدار Q


#### Worst case for Q and QB =24ns

.2




<u>.</u>	Msgs					
<pre> \$\langle \sqrt{SR_latch_TB/CUT/S} </pre>	St1			ı		
<pre>/SR_latch_TB/CUT/R</pre>	St0			4		
<pre>/SR_latch_TB/CUT/OP1</pre>				1		
/SR_latch_TB/CUT/OP2	St1			ı		
/SR_latch_TB/CUT/Q	St0			Ų		
/SR_latch_TB/CUT/Qb	St1			ı		
				ı		
				ı		
				ı		


.3




<b>1</b> +	Msgs				
<pre>/SR_latch_TB/CUT/S</pre>	St0				
<pre>/SR_latch_TB/CUT/R</pre>	St1				
<pre>/SR_latch_TB/CUT/OP1</pre>	St1				
/SR_latch_TB/CUT/OP2	St1				
/SR_latch_TB/CUT/Q	St1			$\bot$	
/SR_latch_TB/CUT/Qb	St1				

.4






.5




Wave Delault	nove-veloui-														
<b>^1</b> →	Msgs														
/SR_latch_TB/CUT/S	St0														
/SR_latch_TB/CUT/R	St0														
/SR_latch_TB/CUT/OP1	St1														
/SR_latch_TB/CUT/OP2	St1														
/SR_latch_TB/CUT/Q	St0														
/SR_latch_TB/CUT/Qb	St1														


عرادی از مراز و می ارحال (ایجال) بره عنی از ایجالی از مراز و ایجالی از مراز و ایجالی بره عنی مراز افلای مراز و ایجالی بره عنی و بیان از مال ایم این از مراز و ایجالی بره عنی از مراز و ایجالی بره عنی از مراز و ایجالی بره و بی ایم این بات کاری مراز و ایجالی بره و بی ایم این بات کاری مراز و ایجالی برای بره و بی ایم این باز و ایجالی ایجالی ایم ایجالی ایج




Q2



قبل از ورود D




بعد از ورود D




سنهایتا Q بعد از CLK بعد از CLK مقدار جدید گرفته و QB هم بعد از QB بعد از QB و بعد از QB بعد از QB بعد از QB بعد از QB مقدار اولین مقدار DB مساوی DB باشد با تحلیلی مشابه میفهمیم DB بعد از DB بعد از DB مقدار جدید میگیرند و چون مقدار دهی از DB بدترین حالت ممکن است پس برای DB در کل داریم:

### Worst case for Q and QB = \%ns

## 2. نمایش edge triggerبودن مدار:



درانسا 121 است و عامر الاس ماری است و ماری است و دران است و ماری است و میرای است و م



تاییدیه ی عملی:

Wave - Default					777777						
<b>ù</b> •	Msgs										
/D_FlipFlop_TB/CUT/D	St0										
	St1										
	St1									$\neg \downarrow$	
W	St0										
· · · · · · · · · · · · · · · · · ·	St0										
	St1									$\Box$	
	St1										
/D_FlipFlop_TB/CUT/w1	St1										

پس دیلی های خروجی ها در این ترنزیشن اینگونه شد:


Q = 36ns and Qb = 24ns

# 3. نمایش عدم تاثیر تغییرات D در زمانی که clk = 1 است در خروجی:

معن فرق المرادي الم ماري الم المرادي الم المرادي المرادي الم المرادي المرادي المرادي المرادي المرادي المرادي الم علا من المان على المراف المان المراف الم مع المرافع الم 1: W1 ( W4 pools ~ = 1 istil) c/K-1 = 06.5 Gilis = 10 1/1 ~ 1/6 c/K-0 1/2 V/Ge تقريان الغرازن 0 000) = 1/10/6/10 10, 6450 = 1/2 (1K-10) (1K-10) (1K-10) (1K-10) (1K-10) ration of the of a depullation of was as a with ubelge, 


Wave - Default :====================================															
<b>€</b> 1 •	Msgs														
/D_FlipFlop_TB/CUT/CLK /D_FlipFlop_TB/CUT/Q	St1 St0 St0 St1														sim:/D_FlipFlop_ St0

# محاسبه تئورى:



### clock in 1500ns and we will bring D change closer:


D change in 1250ns (250ns time for setup)




D change in 1450ns (50ns time for setup):



D change in 1476ns (24ns time for setup):




D change in 1487ns (13ns time for setup):





D change in 1488ns (12ns time for setup):


مدار به حالت ناپایدار میرود و تا rising edgeبعدی در همان حالت می ماند.




پس t setup بطور عملی ns13 می شود.









#### محاسبه ی تئوری:




وحتی ادا کی مالود بردام کی حالت سیاز کوئی می کود در ادا کا مغیر کند، سین ادل 33 منیم کردد اما اثری مارد عور می کردد اما اثری مارد عجون میرم کای کید ع زویم ادا عال و کاف می انداز و در مانوا کا اما و در اما عال و در اما و




ساما اگر (مقا مرا) و را ماهم مون سون ، لا ، ( درا م عراه ما مون اما بره واساند اما بره واساند مرا الحال مرد و مل مرد المرد مرد المرد المر




### D change in 101ns (5ns time for setup)




D change in 101ns (1ns time for setup)



D change in 100.001ns (0.001ns time for setup)




D change in 100ns (Ons time for setup)




پس t hold بطور عملی و تئوری 0+ میشود. (میتوان آنرا 1 گرفت )

e.




f.

برای دیلی ذخیره ی : d



تا وقتی دوتا دکمه ی clear و preset در حالت غیر فعال باشند، روند کار مثل سوال قبل است و بدترین دیلی برای خروجی ها 36 است.


برای دیلی presetشدن یا اومدن مقدار 1 در خروجی و 0 در قرینه ی خروجی:




اولا که asynch است و کاری به clk ندارد و درجا عملیات خود را انجام میدهد. برای تثبیت نتیجه به گیت 3 متصل است و برای عوض کردن نتیجه هم به گیت 6 وصله پس میتوان با ns 12 دیلی اینکار را کرد برای q و برای QB هم 12 تا دیگر طول میکشد که 24 میشود.


برای دیلی clr یا ریست کننده ی مدار که باعث مقدار 0 در خروجی و 1 در قرینه ی خروجی است هم داریم: چون این هم دقیقا همانند presetهمزمان به یک گیت تثبیت کننده و یک گیت جلویی وصل است، ماول میکشد که به QB برسد و 24 هم برای .q

اگر هر دو با هم روشن باشند هم مدار حافظه اش را از دست میدهد و به این صورت:



clk Down I was the start of the






g.

همانطور که گفتیم، این ورودی ها بی توجه به clk کار میکنند پس وقتی روشن هستند هر چقدر هم clk بزنیم باز همان مقدار preset یاclear روی مدار است


### h.

همانطور که گفتیم، مدار حافطه اش را از دست داده و هر دو خروجی 1 شده و تا وقتی دوباره set یا reset اتفاق نیوفتد در همان حال باقی میماند اما حالت تناوبی که قبلا در صورت loss memory داشتیم را ندیدم.

در اصل در حالتی که همشون صفرند داریم:



دسترسی همه جانبه ی دوتا ورودی ذکر شده به تمام گیت ها باعث می شود همزمان با تثبیت مقداری که اتفاق می افتد، بسیار سریع در عرض ns12 مقدار هر دو خروجی 1 شده و در نتیجه دیتای قبلی پاک می شود اما حالت تناوبی هم نداریم مثل قبلی ها.



نکته پایانی : آزمایشی که با تعدادی از بچه ها بدلیل به شک افتادن راجع به روند کار و تفسیر ورویلاگ طراحی کردم را نیز در تست بنچ ها گذاشتم که توضیح آنرا شفاهی خواهم داد و نتایج آنرا می گویم.