#### تمرین کامپیوتری شماره 3 معماری کامپیوتر

#### مصطفى كرماني نيا 810101575

امير نداف فهميده 810101540

### 1- مجموعه دستورات مدنظر:

•R-Type: add, sub, and, or, slt, sltu

•I-Type: lw, addi, xori, ori, slti, sltiu, jalr

•S-Type: sw

•J-Type: jal

•B-Type: beq, bne, blt, bge

•U-Type: lui

### 2- شكل كلى دستورات راطبق طراحى رسمى ريسك داريم:


31 27 26 25	24 20	19	15	14	12	11	7	6	0	
funct7	rs2	rs1		fun	ct3	1	rd	opcode		R-type
imm[11:0	)]	rs1		fun	ct3	1	rd	opcode		I-type
imm[11:5]	rs2	rs1		fun	ct3	imm	1[4:0]	opcode		S-type
imm[12 10:5]	rs2	rs1		fun	ct3	imm[	4:1 11]	opcode		B-type
imm[31:12]						1	rd	opcode		U-type
imm[20 10:1 11 19:12]						1	rd	opcode		J-type

## 3- آپکد ها را طبق طراحی رسمی ریسک قرار می دهیم:(دستورات ساخته شده هایلایت شدند)

Inst	Name	FMT	Opcode	funct3	funct7	Description (C)	Note
add	ADD	R	011001151	0x0 0	0x00 0	rd = rs1 + rs2	
sub	SUB	R	011001151	0x0 0	0x20 32	rd = rs1 - rs2	
xor	XOR	R	0110011	0x4	0x00	rd = rs1 ^ rs2	
or	OR	R	011001151	0x6 6	0x00 0	rd = rs1   rs2	
and	AND	R	011001151	0x7 7	0x00 <sub>0</sub>	rd = rs1 & rs2	
sll	Shift Left Logical	R	0110011	0x1	0x00	rd = rs1 << rs2	
srl	Shift Right Logical	R	0110011	0x5	0x00	rd = rs1 >> rs2	
sra	Shift Right Arith*	R	0110011	0x5	0x20	rd = rs1 >> rs2	msb-extends
slt	Set Less Than	R	011001151	0x2 2	0x00 0	rd = (rs1 < rs2)?1:0	
sltu	Set Less Than (U)	R	011001151	0x3 3	0x00 0	rd = (rs1 < rs2)?1:0	zero-extends
addi	ADD Immediate	I	001001119	0x0 0		rd = rs1 + imm	
xori	XOR Immediate	I	001001119	0x4 4		rd = rs1 ^ imm	
ori	OR Immediate	I	001001119	0x6 6		rd = rs1   imm	
andi	AND Immediate	I	0010011	0x7		rd = rs1 & imm	
slli	Shift Left Logical Imm	I	0010011	0x1	imm[5:11]=0x00	rd = rs1 << imm[0:4]	
srli	Shift Right Logical Imm	I	0010011	0x5	imm[5:11]=0x00	rd = rs1 >> imm[0:4]	
srai	Shift Right Arith Imm	I	0010011	0x5	imm[5:11]=0x20	rd = rs1 >> imm[0:4]	msb-extends
slti	Set Less Than Imm	I	001001119	0x2 2		rd = (rs1 < imm)?1:0	
sltiu	Set Less Than Imm (U)	I	001001119	0x3 3		rd = (rs1 < imm)?1:0	zero-extends
1b	Load Byte	I	0000011	0x0		rd = M[rs1+imm][0:7]	
1h	Load Half	I	0000011	0x1		rd = M[rs1+imm][0:15]	
lw	Load Word	I	00000113	0x2 2		rd = M[rs1+imm][0:31]	
lbu	Load Byte (U)	I	0000011	0x4		rd = M[rs1+imm][0:7]	zero-extends
1hu	Load Half (U)	I	0000011	0x5		rd = M[rs1+imm][0:15]	zero-extends
sb	Store Byte	S	0100011	0x0		M[rs1+imm][0:7] = rs2[0:7]	
sh	Store Half	S	0100011	0x1		M[rs1+imm][0:15] = rs2[0:15]	
SW	Store Word	S	010001135	0x2 2		M[rs1+imm][0:31] = rs2[0:31]	
beg	Branch ==	В	110001199	0x0 0		if(rs1 == rs2) PC += imm	
bne	Branch !=	В	110001199			if(rs1 != rs2) PC += imm	
blt	Branch <	В	110001199	0x4 4		if(rs1 < rs2) PC += imm	
bge	Branch >	В	110001199	0x5 5		if(rs1 >= rs2) PC += imm	
bltu	Branch < (U)	В	1100011	0x6		if(rs1 < rs2) PC += imm	zero-extends
bgeu	Branch ≥ (U)	В	1100011	0x7		if(rs1 >= rs2) PC += imm	zero-extends
jal	Jump And Link	J	110111111	1		rd = PC+4; PC += imm	
jalr	Jump And Link Reg	I	110011110	3 0x0 0		rd = PC+4; PC = rs1 + imm	
lui	Load Upper Imm	U	011011155			rd = imm << 12	
auipc	Add Upper Imm to PC	U	0010111			rd = PC + (imm << 12)	
ecall	Environment Call	I	1110011	0x0	imm=0x0	Transfer control to OS	
ebreak	Environment Break	ī	1110011	0x0	imm=0x1	Transfer control to debugger	
COI CON	Zara dilinent break			240		control to debugger	

## 4- شکل مسیرداده ی مدنظر را رسم می کنیم:

حالت اولیه (که در درس به آن رسیده بودیم)



دستوراتی که باید اضافه کنیم به این مسیر داده:

•R-Type: sltu

•I-Type: xori, sltiu, jalr

•B-Type: bne, blt, bge


•U-Type: lui

Sltu و xori : برای افزودن این دستورات نیاز به تغییر مسیر داده نیست، چون ALU همین الان هم طوری طراحی شده که دو دستور دیگر جا دارد. پس ALU را اینگونه نهایی می کنیم:

ALU CONTROL [2:0]	ALU RESULT
000	SRC A + SRC B
001	SRC A – SRC B
010	SRC A & SRC B
011	SRC A   SRC B
100	SRC A XOR SRC B
101	SRC A SLT SRC B
110	SRC A SLTU SRC B

البته این دستورات برای ALU است و از یک واحد کمکی به اسم ALU Control استفاده کردیم تا وقتی کنترلر مقدار ALUOp را مشخص کرد این واحد بر اساس ALUOp و func7 و func7 مشخص کند.

bne, blt, bge برای این بخش یک سیگنال neg از ALU بیرون می آوریم که برای برنچ استفاده شود. لود رجیستر PC را به صورت زیر تغییر می دهیم. PC update برای زمانی است که می خواهیم به دستور بعدی برویم. برای زمانی که می خواهیم برنچ انجام دهیم ابتدا یک سیگنال Branch از کنترلر می آید. یک واحد Branch control داریم که تصمیم می گیرد کدام یک از سیگنال های خروجی ALU باید با ALU شود. به این صورت که اگر دستور beq بود سیگنال های خروجی beq بود سیگنال و اگر عواد beq بود سیگنال می دهد که PC باید به مقدار جدید ست شود سیگنال می دهد که PC باید به مقدار جدید ست شود با نه.




Jalr: برای این بخش هم نیازی به تغییر در مسیر داده نداریم و فقط کنترلر را عوض می کنیم. طبق توضیحات اصلی ریسک داریم:

jal	Jump And Link	J	1101111 <sub>11</sub> 1	rd = PC+4; PC += imm
jalr	Jump And Link Reg	I	1100111 <sub>10</sub> 8 0x0 0	rd = PC+4; PC = rs1 + imm

Lui: طبق توضیحات ریسک داریم: برای این بخش دیتای ImmExt باید در رجیستر ذخیره شود به این منظور این دیتا را به مالتی پلکسر Result میدهیم و این مالتی پلکسر را چهار ورودی می کنیم.

lui	Load Upper Imm	U	011011165	rd = imm << 12



## نهایتا برای ImmSrc هم داریم:


## اولا دوباره به طرح رسمی ریسک رجوع میکنیم:

	31	27	26	25	24	20	19	15	14	12	11	7	6	0	
		func	t7		rs	2	r	rs1		funct3		rd		opcode	
		ir	nm[	11:0	)]		rs1		fun	ct3	rd		opcode		I-type
	ir	nm[1	1:5]		rs	2	r	s1	fun	ct3	imr	n[4:0]	opco	de	S-type
	imı	m[12	10:5	5]	rs	2	rs1		fun	ct3	imm[4:1 11]		opco	de	B-type
	imm[31:12]								rd	opco	de	U-type			
imm[20 10:1 11 19:12]									rd	opco	de	J-type			

### پس داریم:

ImmSrc	ImmExt	Input Type
000	{ 20{ Ins[31] } , Ins[31:20] }	I-Type
001	{ 20{ Ins[31] } , Ins[31:25] , Ins[11:7] }	S-Type
010	{ 19{ Ins[31] } , Ins[31] , Ins[7] , Ins[30:25] , Ins[11:8] , 1'b0 }	B-Type
011	{ 11{ Ins[31] } , Ins[31] , Ins[19:12] , Ins[20] , Ins[30:21] , 1'b0 }	J-Type
100	{ Ins[31:12] , 12'b0 }	U-Type


# در نهایت داریم:



ImmSrc	<u>ImmExt</u>	Input Type
000	{ 20{ Ins[31] } , Ins[31:20] }	I-Type
001	{ 20{ Ins[31] } , Ins[31:25] , Ins[11:7] }	S-Type
010	{ 19{ Ins[31] } , Ins[31] , Ins[7] , Ins[30:25] , Ins[11:8] , 1'b0 }	B-Type
011	{ 11{ lns[31] } , lns[31] , lns[19:12] , lns[20] , lns[30:21] , 1'b0 }	J-Type
100	{ Ins[31:12] , 12'b0 }	U-Type

ALU CONTROL [2:0]	ALU RESULT
000	SRC A + SRC B
001	SRC A – SRC B
010	SRC A & SRC B
011	SRC A   SRC B
100	SRC A XOR SRC B
101	SRC A SLT SRC B
110	SRC A SLTU SRC B

#### 4- حالا وقت اعمال تغييرات و طراحي كنترلر است: طراحي نهايي به شكل زير است.



این کنترلر در واقع تکامل یافته کنترلر جزوه است. تغییرات آن به شرح زیر می باشد.

اولین تغییر در دستورات B\_T است که با توجه به تغییرات مسیر داده و اضافه کردن B\_T است که با توجه به تغییرات مسیر داده و اضافه کردن Control تغییرات زیادی نیاز نداشت و با انتخاب کردن A, B و انجام عملیات تفریق سیگنال های لازم را برای اتفاق افتادن branch آماده می کنیم و بر اساس آن ها عدد جدید PC در رجیستر لود می شود یا نمی شود.

تغییر بعدی در اضافه کردن دستور jalr است که در واقع در استیت EX6 ما مقدار جدید pc را که برابر RS1+imm است را حساب می کنیم سپس به EX8 می رویم تا هم رجیستر کا لود شود هم PC بعدی را حساب کنیم و این مقدار را در رجیستر مقصد ذخیره کنیم.

برای دستور  $J_T$  هم همین کار را کردیم با این تفاوت که در EX5 مقدار PC + Imm را حساب می کنیم و در مرحله به EX8 می رویم و کار های بالا را انجام می دهیم. تفاوت این دو دستور آخر در ایرند های ALU و نحوه اکستند کردن هستند.

برای I\_T ها همEX3 را اضافه کردیم که در آن دیتای imm اکستند شده را با مقدار رجیستر A روى ALU مى بريم و ALU control با توجه به func3 و func7 عمليات ALU را مشخص مى كند. سیس دوباره به Mem4 می رویم تا نتیجه را در رجیستر مقصد ذخیره کنیم.

برای U\_T یا دقیق تر بگم lui به Mem3 می رویم که مقدارصحیح اکستند شده را روی ریزالت قرار می دهد و سیگنال نوشتن در رجیستر فایل را فعال می کند تا دیتا توی رجیستر مقصد لود شود.

5- برای تست برنامه باید بزرگترین عنصر یک آرایه 10 عنصری از اعداد صحیح بی علامت 32 بيتي را بيابيم. ابتدا الگوريتم را نوشته و اسمبلي و سپس زبان ماشين آنرا مي نويسيم. فرض كردم که دیتا ما در خانه 1000 قرار دارد.

الگوريتم:

result = 
$$\alpha = \frac{1}{2}$$

result =  $\frac{1}{2}$ 
 $\frac{1}{2}$ 

cs Scanned with CamScanner

اسمېلى:

addi x1, zero, 1000 add x2, zero, zero Loop: slti x3, x1, 1040 beq x3, zero, EndLoop lw x4, 0(x1) sltu x5, x4, x2


```
add x2, x4, zero
EndIF: addi x1, x1, 4
Jalr X10 ,Loop
EndLoop:
                         زبان ماشین به فرمت هگز( به فرمتی که با کدمان خوانده می شود):
93
00
80
е3
33
01
00
00
93
a1
00
41
63
e8
01
00
03
a2
00
00
b3
32
22
00
63
94
02
00
01
02
00
93
80
40
00
f6
f5
```

bne x5, zero, EndIF

دیتا هم از خانه هزار شروع به لود کردن کردیم:

88 62

6- نهایتا بعد از شبیه سازی برنامه ی خود، داریم:



توضیح: در حافظه سمت راست ما ده تا دیتا 32 بیتی از خانه 3e8 هگر که خانه هزار می شود تا خانه 410 هگز که خانه 1040 می شود پر کردیم. همان طور که مشاهده می شود دیتای رجیستر دوم قرار بود ماکسیمم این اعداد بدون علامت باشد که برابر با دیتای خانه 3f0 است. همین طور در 4x نیز دیتای خوانده شده از حافظه است که بعد از اتمام برنامه برابر آخرین عنصر است. در x4 نیز دیتای خوانده شده از حافظه است که بعد از اتمام برنامه برابر آخرین عنصر است. در x4 هم مقدار pc بعد از اها است. در وی عند از اها است. در x4 هم مقدار عد و slt و x4 هم متغیر هایی برای دستورات الله و slt هستند.