#### تمرین کامپیوتری شماره 4 معماری کامپیوتر

#### مصطفى كرماني نيا 810101575

امير نداف فهميده 810101540

#### 1- مجموعه دستورات مدنظر:

•R-Type: add, sub, and, or, slt, sltu

•I-Type: lw, addi, xori, ori, slti, sltiu, jalr

•S-Type: sw

•J-Type: jal

•B-Type: beq, bne, blt, bge

•U-Type: lui

### 2- شكل كلى دستورات راطبق طراحى رسمى ريسك داريم:


| 31                    | 27               | 26   | 25 | 24  | 20 | 19  |        | 15          | 14  | 12  | 11     | 7      | 6      | 0      |        |
|-----------------------|------------------|------|----|-----|----|-----|--------|-------------|-----|-----|--------|--------|--------|--------|--------|
|                       | funct7 rs2       |      | 2  | rs1 |    | fun | funct3 |             | rd  |     | opcode |        |        |        |        |
| imm[11:0]             |                  |      |    |     |    | rs1 |        | fun         | ct3 |     | rd     | op     | code   | I-type |        |
|                       | imm[]            | 1:5] |    | rs  | 2  |     | rs1    |             | fun | ct3 | im     | m[4:0] | op     | code   | S-type |
| in                    | imm[12 10:5] rs2 |      | 2  | rs1 |    | fun | ct3    | imm[4:1 11] |     | op  | code   | B-type |        |        |        |
|                       | imm[31:12]       |      |    |     |    |     |        |             |     |     | rd     | op     | code   | U-type |        |
| imm[20 10:1 11 19:12] |                  |      |    |     |    |     |        |             |     | rd  | op     | code   | J-type |        |        |

# 3- آپکد ها را طبق طراحی رسمی ریسک قرار می دهیم:(دستورات ساخته شده هایلایت شدند)

| Inst    | Name                    | FMT | Opcode    | funct3  | funct7         | Description (C)              | Note         |
|---------|-------------------------|-----|-----------|---------|----------------|------------------------------|--------------|
| add     | ADD                     | R   | 011001151 | 0x0 0   | 0x00 0         | rd = rs1 + rs2               |              |
| sub     | SUB                     | R   | 011001151 | 0x0 0   | 0x20 32        | rd = rs1 - rs2               |              |
| xor     | XOR                     | R   | 0110011   | 0x4     | 0x00           | rd = rs1 ^ rs2               |              |
| or      | OR                      | R   | 011001151 | 0x6 6   | 0x00 0         | rd = rs1   rs2               |              |
| and     | AND                     | R   | 011001151 | 0x7 7   | 0x00 0         | rd = rs1 & rs2               |              |
| sll     | Shift Left Logical      | R   | 0110011   | 0x1     | 0x00           | rd = rs1 << rs2              |              |
| srl     | Shift Right Logical     | R   | 0110011   | 0x5     | 0x00           | rd = rs1 >> rs2              |              |
| sra     | Shift Right Arith*      | R   | 0110011   | 0x5     | 0x20           | rd = rs1 >> rs2              | msb-extends  |
| slt     | Set Less Than           | R   | 011001151 | 0x2 2   | 0x00 0         | rd = (rs1 < rs2)?1:0         |              |
| sltu    | Set Less Than (U)       | R   | 011001151 | 0x3 3   | 0x00 0         | rd = (rs1 < rs2)?1:0         | zero-extends |
| addi    | ADD Immediate           | I   | 001001119 | 0x0 0   |                | rd = rs1 + imm               |              |
| xori    | XOR Immediate           | I   | 001001119 | 0x4 4   |                | rd = rs1 ^ imm               |              |
| ori     | OR Immediate            | I   | 001001119 | 0x6 6   |                | rd = rs1   imm               |              |
| andi    | AND Immediate           | I   | 0010011   | 0x7     |                | rd = rs1 & imm               |              |
| slli    | Shift Left Logical Imm  | I   | 0010011   | 0x1     | imm[5:11]=0x00 | rd = rs1 << imm[0:4]         |              |
| srli    | Shift Right Logical Imm | I   | 0010011   | 0x5     | imm[5:11]=0x00 | rd = rs1 >> imm[0:4]         |              |
| srai    | Shift Right Arith Imm   | I   | 0010011   | 0x5     | imm[5:11]=0x20 | rd = rs1 >> imm[0:4]         | msb-extends  |
| slti    | Set Less Than Imm       | I   | 001001119 | 0x2 2   |                | rd = (rs1 < imm)?1:0         |              |
| sltiu   | Set Less Than Imm (U)   | I   | 001001119 | 0x3 3   |                | rd = (rs1 < imm)?1:0         | zero-extends |
| 1b      | Load Byte               | I   | 0000011   | 0x0     |                | rd = M[rs1+imm][0:7]         |              |
| 1h      | Load Half               | I   | 0000011   | 0x1     |                | rd = M[rs1+imm][0:15]        |              |
| lw      | Load Word               | I   | 00000113  | 0x2 2   |                | rd = M[rs1+imm][0:31]        |              |
| lbu     | Load Byte (U)           | I   | 0000011   | 0x4     |                | rd = M[rs1+imm][0:7]         | zero-extends |
| 1hu     | Load Half (U)           | I   | 0000011   | 0x5     |                | rd = M[rs1+imm][0:15]        | zero-extends |
| sb      | Store Byte              | S   | 0100011   | 0x0     |                | M[rs1+imm][0:7] = rs2[0:7]   |              |
| sh      | Store Half              | S   | 0100011   | 0x1     |                | M[rs1+imm][0:15] = rs2[0:15] |              |
| SW      | Store Word              | S   | 010001135 | 0x2 2   |                | M[rs1+imm][0:31] = rs2[0:31] |              |
| beg     | Branch ==               | В   | 110001199 | 0x0 0   |                | if(rs1 == rs2) PC += imm     |              |
| bne     | Branch !=               | В   | 110001199 |         |                | if(rs1 != rs2) PC += imm     |              |
| blt     | Branch <                | В   | 110001199 | 0x4 4   |                | if(rs1 < rs2) PC += imm      |              |
| bge     | Branch >                | В   | 110001199 | 0x5 5   |                | if(rs1 >= rs2) PC += imm     |              |
| bltu    | Branch < (U)            | В   | 1100011   | 0x6     |                | if(rs1 < rs2) PC += imm      | zero-extends |
| bgeu    | Branch > (U)            | В   | 1100011   | 0x7     |                | if(rs1 >= rs2) PC += imm     | zero-extends |
| jal     | Jump And Link           | J   | 110111111 | 1       |                | rd = PC+4; PC += imm         |              |
| jalr    | Jump And Link Reg       | I   | 110011110 | 3 0x0 0 |                | rd = PC+4; PC = rs1 + imm    |              |
| lui     | Load Upper Imm          | U   | 011011155 |         |                | rd = imm << 12               |              |
| auipc   | Add Upper Imm to PC     | U   | 0010111   |         |                | rd = PC + (imm << 12)        |              |
| ecall   | Environment Call        | I   | 1110011   | 0x0     | imm=0x0        | Transfer control to OS       |              |
| ebreak  | Environment Break       | Ī   | 1110011   | 0x0     | imm=0x1        | Transfer control to debugger |              |
| COI CON | Zara dilinent break     |     |           | 240     |                | control to debugger          |              |

4- شکل مسیرداده ی مدنظر را رسم می کنیم:

حالت اولیه (که در درس به آن رسیده بودیم)



# Summary of Hazard Logic

## Data hazard logic (shown for SrcA of ALU):

```
if ((Rs1E == RdM) AND RegWriteM) AND (Rs1E != 0) // Case 1
ForwardAE = 10
else if ((Rs1E == RdW) AND RegWriteW) AND (Rs1E != 0) // Case 2
ForwardAE = 01
else ForwardAE = 00 // Case 3
```

#### Load word stall logic:

```
lwStall = ((Rs1D == RdE) \text{ OR } (Rs2D == RdE)) \text{ AND } ResultSrcE_0

StallF = StallD = lwStall
```

## **Control hazard flush:**

**FlushD** = PCSrcE

**FlushE** = lwStall OR PCSrcE

#### دستوراتی که باید اضافه کنیم به این مسیر داده:

•R-Type: sltu

•I-Type: xori, sltiu, jalr


•B-Type: bne, blt, bge

•U-Type: lui

Sltu و xori : برای افزودن این دستورات نیاز به تغییر مسیر داده نیست، چون ALU همین الان هم طوری طراحی شده که دو دستور دیگر جا دارد. پس ALU را اینگونه نهایی می کنیم:

| ALU CONTROL [2:0] | ALU RESULT       |
|-------------------|------------------|
| 000               | SRC A + SRC B    |
| 001               | SRC A – SRC B    |
| 010               | SRC A & SRC B    |
| 011               | SRC A   SRC B    |
| 100               | SRC A XOR SRC B  |
| 101               | SRC A SLT SRC B  |
| 110               | SRC A SLTU SRC B |


bne, blt, bge : با افزودن یک سیگنال Bsel و خروجی neg از ALU و یک MUX که مسئول برنچ است، به این شکل در می آوریم مسیر داده را:



#### Jalr : طبق توضيحات اصلى ريسك داريم:

| jal  | Jump And Link     | J | 1101111 <sub>11</sub>         | rd = PC+4; PC += imm      |
|------|-------------------|---|-------------------------------|---------------------------|
| jalr | Jump And Link Reg | I | 1100111 <sub>10</sub> 8 0x0 0 | rd = PC+4; PC = rs1 + imm |

حالا ما برای اعمال jal مسیری داریم که pc را با pc مع کرده و در pc بگذارد اما مسیری نداریم که jal را انجام دهد، برای اینکار اولا مسیری می سازیم که rs1 را با jalr مع کند بوسیله نداریم که add\_selE و نتیجه را وارد ورودی دوم MUX بکند. حالا از آنجایی که خروجی PC به بخش PC راه دارد، لازم به افزودن بخش جدیدی نبوده و کار تمام است.




#### Lui: طبق توضيحات ريسك داريم:

| lui | Load Upper Imm | U | 0110111 <sub>55</sub> | rd = | imm | << 12 |
|-----|----------------|---|-----------------------|------|-----|-------|
|     |                |   |                       |      |     |       |

اولا در این بخش لازم است مسیری از Extend به داخل WD3 داشته باشیم که اینکار را با افزودن یک بخش ALU سازنده ی result میکنیم. حالا باید به بخش ALU یک بخش به کانه ی جدید اضافه کنیم که چون 4 خانه ی آن پر است باید یک بیت به ImmSrc هم اضافه شود.

از طرفی باید در بخش Hazard unit هم تغییراتی بدهیم:

دیتای ExtlmmW و ExtlmmW را باید فروارد کنیم. شرط اینکه فروارد کنیم این است که یکی از دو اپرند ALU ما، دیتایی باشد که در یک یا دو مرحله قبل با دیتای لین لین اشده باشد، اگر در یک دستور قبل این اتفاق افتاده باشد باید ExtlmmM را فروارد کنیم و اگر دو دستور قبل این اتفاق افتاده باشد باید ExtlmmW را که الان در resultW است، فروارد کنیم.



# Data hazard logic (shown for SrcA of ALU):

((Rs1E == RdM) AND RegWriteM) AND (Rs1E != 0) // Case 1if ForwardAE = 10else if ((Rs1E == RdW) AND RegWriteW) AND (Rs1E != 0) // Case 2 ForwardAE = 01
| Case 4 OR (Rs1E==RdW AND ResultSrcW==2'b11 AND Rs1E !=0) else

### **Load word stall logic:**

 $lwStall = ((Rs1D == RdE)) OR (Rs2D == RdE)) AND ResultSrcE_0$ **StallF** = **StallD** = lwStall

Control hazard flush:

FlushD = PCSrcE

**FlushE** = lwStall OR PCSrcE

// Case 3 else if (Rs1E==RdM AND

ResultSrcM==2'b11 AND

Rs1E != 0)

ForwardAE = 11

# نهایتا برای ImmSrc هم داریم:


# اول دوباره به طرح رسمی ریسک رجوع میکنیم:

|                          | 31        | 27   | 26   | 25 | 24 | 20    | 19   |     | 15  | 14  | 12  | 11   | 7        | 6      | 0      |        |
|--------------------------|-----------|------|------|----|----|-------|------|-----|-----|-----|-----|------|----------|--------|--------|--------|
| funct7                   |           |      | rs   | 2  | 1  | rs1   |      | fun | ct3 |     | rd  | opco | de       | R-type |        |        |
|                          | imm[11:0] |      |      |    |    | 1     | rs1  |     | fun | ct3 |     | rd   | opco     | de     | I-type |        |
|                          | in        | nm[1 | 1:5] |    | rs | 2     | 1    | rs1 |     | fun | ct3 | imn  | n[4:0]   | opco   | de     | S-type |
|                          | imı       | m[12 | 10:5 | 5] | rs | 2     | 1    | rs1 |     | fun | ct3 | imm[ | [4:1 11] | opco   | de     | B-type |
|                          |           |      |      |    | im | m[31  | :12] |     |     |     |     |      | rd       | opco   | de     | U-type |
| imm[31:<br>imm[20 10:1 1 |           |      |      |    |    | 11 19 | :12] |     |     |     |     | rd   | opco     | de     | J-type |        |

### –پس داریم:

| ImmSrc | ImmExt   | Input Type |
|--------|--|------------|
| 000    | { 20{ Ins[31] } , Ins[31:20] }   | I-Type     |
| 001    | { 20{ Ins[31] } , Ins[31:25] , Ins[11:7] }                             | S-Type     |
| 010    | { 19{ Ins[31] } , Ins[31] , Ins[7] , Ins[30:25] , Ins[11:8] , 1'b0 }   | B-Type     |
| 011    | { 11{ Ins[31] } , Ins[31] , Ins[19:12] , Ins[20] , Ins[30:21] , 1'b0 } | J-Type     |
| 100    | { Ins[31:12] , 12'b0 }   | U-Type     |

# در نهایت داریم:



#### Data hazard logic (shown for SrcA of ALU):

((Rs1E == RdM) AND RegWriteM) AND (Rs1E != 0) // Case 1 ForwardAE = 10

else if ((Rs1E == RdW) AND RegWriteW) AND (Rs1E != 0) // Case 2

ForwardAE = 01 OR (Rs1E==RdW AND ForwardAE = 00 ResultSrcW==2'b11 AND Rs1E !=0)

Load word stall logic:

else

IwStall = ((Rs1D == RdE) OR (Rs2D == RdE)) AND ResultSrcE0

StallF = StallD = |wStall

else if (Rs1E==RdM AND // Case 3

ResultSrcM==2'b11 AND Control hazard flush:

Rs1E != 0) FlushD = PCSrcE ForwardAE = 11

FlushE = IwStall OR PCSrcE

| ALU CONTROL [2:0] | ALU RESULT       |
|-------------------|------------------|
| 000               | SRC A + SRC B    |
| 001               | SRC A – SRC B    |
| 010               | SRC A & SRC B    |
| 011               | SRC A   SRC B    |
| 100               | SRC A XOR SRC B  |
| 101               | SRC A SLT SRC B  |
| 110               | SRC A SLTU SRC B |
|                   |                  |

| ImmSrc | ImmExt   | Input Type |
|--------|--|------------|
| 000    | { 20{ Ins[31] } , Ins[31:20] }   | I-Type     |
| 001    | { 20{ Ins[31] } , Ins[31:25] , Ins[11:7] }                             | S-Type     |
| 010    | { 19{ Ins[31] } , Ins[31] , Ins[7] , Ins[30:25] , Ins[11:8] , 1'b0 }   | B-Type     |
| 011    | { 11{ lns[31] } , lns[31] , lns[19:12] , lns[20] , lns[30:21] , 1'b0 } | J-Type     |
| 100    | { lns[31:12] , 12'b0 }   | U-Type     |

# 4- حالا وقت اعمال تغييرات و طراحي كنترلر است:

# اولا طبق طراحی اصلی ریسک، ستون های op و Func3 و Func7 و INSt را پر می کنیم:

| Inst   | Name                    | FMT | Opcode     | funct3  | funct7            | Description (C)              | Note         |
|--------|-------------------------|-----|------------|---------|-------------------|------------------------------|--------------|
| add    | ADD                     | R   | 011001151  | 0x0 (   | 0x00 0            | rd = rs1 + rs2               |              |
| sub    | SUB                     | R   | 011001151  | 0x0 (   | 0x20 32           | rd = rs1 - rs2               |              |
| xor    | XOR                     | R   | 0110011    | 0x4     | 0x00              | rd = rs1 ^ rs2               |              |
| or     | OR                      | R   | 011001151  | 0x6 6   | 0x00 0            | rd = rs1   rs2               |              |
| and    | AND                     | R   | 011001151  | 0x7 7   | 0x00 <sub>0</sub> | rd = rs1 & rs2               |              |
| sll    | Shift Left Logical      | R   | 0110011    | 0x1     | 0x00              | rd = rs1 << rs2              |              |
| srl    | Shift Right Logical     | R   | 0110011    | 0x5     | 0x00              | rd = rs1 >> rs2              |              |
| sra    | Shift Right Arith*      | R   | 0110011    | 0x5     | 0x20              | rd = rs1 >> rs2              | msb-extends  |
| slt    | Set Less Than           | R   | 011001151  | 0x2 2   | 0 0x00 0          | rd = (rs1 < rs2)?1:0         |              |
| sltu   | Set Less Than (U)       | R   | 011001151  | 0x3 3   | 0x00 0            | rd = (rs1 < rs2)?1:0         | zero-extends |
| addi   | ADD Immediate           | I   | 001001119  | 0x0 (   |                   | rd = rs1 + imm               |              |
| xori   | XOR Immediate           | I   | 001001119  | 0x4     | 4                 | rd = rs1 ^ imm               |              |
| ori    | OR Immediate            | I   | 001001119  | 0x6 6   | 3                 | rd = rs1   imm               |              |
| andi   | AND Immediate           | I   | 0010011    | 0x7     |                   | rd = rs1 & imm               |              |
| slli   | Shift Left Logical Imm  | I   | 0010011    | 0x1     | imm[5:11]=0x00    | rd = rs1 << imm[0:4]         |              |
| srli   | Shift Right Logical Imm | I   | 0010011    | 0x5     | imm[5:11]=0x00    | rd = rs1 >> imm[0:4]         |              |
| srai   | Shift Right Arith Imm   | I   | 0010011    | 0x5     | imm[5:11]=0x20    | rd = rs1 >> imm[0:4]         | msb-extends  |
| slti   | Set Less Than Imm       | I   | 001001119  | 0x2 2   | 2                 | rd = (rs1 < imm)?1:0         |              |
| sltiu  | Set Less Than Imm (U)   | I   | 001001119  | 0x3     | 3                 | rd = (rs1 < imm)?1:0         | zero-extends |
| lb     | Load Byte               | I   | 0000011    | 0x0     |                   | rd = M[rs1+imm][0:7]         |              |
| 1h     | Load Half               | I   | 0000011    | 0x1     |                   | rd = M[rs1+imm][0:15]        |              |
| lw     | Load Word               | I   | 00000113   | 0x2     | 2                 | rd = M[rs1+imm][0:31]        |              |
| 1bu    | Load Byte (U)           | I   | 0000011    | 0x4     |                   | rd = M[rs1+imm][0:7]         | zero-extends |
| 1hu    | Load Half (U)           | I   | 0000011    | 0x5     |                   | rd = M[rs1+imm][0:15]        | zero-extends |
| sb     | Store Byte              | S   | 0100011    | 0x0     |                   | M[rs1+imm][0:7] = rs2[0:7]   |              |
| sh     | Store Half              | S   | 0100011    | 0x1     |                   | M[rs1+imm][0:15] = rs2[0:15] |              |
| SW     | Store Word              | S   | 010001135  | 0x2 2   |                   | M[rs1+imm][0:31] = rs2[0:31] |              |
| beq    | Branch ==               | В   | 110001199  | 0x0 C   |                   | if(rs1 == rs2) PC += imm     |              |
| bne    | Branch !=               | В   | 110001199  | 0x1     | 1                 | if(rs1 != rs2) PC += imm     |              |
| blt    | Branch <                | В   | 110001199  | 0x4     | 1                 | if(rs1 < rs2) PC += imm      |              |
| bge    | Branch ≥                | В   | 110001199  | 0x5     | 5                 | if(rs1 >= rs2) PC += imm     |              |
| bltu   | Branch < (U)            | В   | 1100011    | 0x6     |                   | if(rs1 < rs2) PC += imm      | zero-extends |
| bgeu   | Branch > (U)            | В   | 1100011    | 0×7     |                   | if(rs1 >= rs2) PC += imm     | zero-extends |
| jal    | Jump And Link           | J   | 1101111111 | 1       |                   | rd = PC+4; PC += imm         |              |
| jalr   | Jump And Link Reg       | I   | 110011110  | 3 0x0 ( |                   | rd = PC+4; PC = rs1 + imm    |              |
| lui    | Load Upper Imm          | U   | 011011155  |         |                   | rd = imm << 12               |              |
| auipc  | Add Upper Imm to PC     | U   | 0010111    |         |                   | rd = PC + (imm << 12)        |              |
| ecall  | Environment Call        | I   | 1110011    | 0×0     | imm=0×0           | Transfer control to OS       |              |
| ebreak | Environment Break       | I   | 1110011    | 0x0     | imm=0x1           | Transfer control to debugger |              |

# سپس به کمک نگاه کردن به طراحی مسیر داده، بقیه جدول را پر میکنیم:

| ор  | Func3<br>[2:0] | Func7<br>[6:0] | <u>Inst</u> | Zero | Lt | GtE | PCSrc<br>[1:0] | ResultSrc<br>[1:0] | MemWrite | ALUControl<br>[2:0] | ALUSrc | IMMSrc<br>[2:0] | RegWrite |
|-----|----------------|----------------|-------------|------|----|-----|----------------|--------------------|----------|---------------------|--------|-----------------|----------|
| 51  | 0              | 0              | add         | -    | -  | -   | 00             | 00                 | 0        | 000                 | 0      |                 | 1        |
| 51  | 0              | 32             | sub         | -    | -  | -   | 00             | 00                 | 0        | 001                 | 0      |                 | 1        |
| 51  | 6              | 0              | or          | -    | -  | -   | 00             | 00                 | 0        | 011                 | 0      |                 | 1        |
| 51  | 7              | 0              | and         | -    | -  | -   | 00             | 00                 | 0        | 010                 | 0      |                 | 1        |
| 51  | 2              | 0              | slt         | -    | -  | -   | 00             | 00                 | 0        | 101                 | 0      |                 | 1        |
| 51  | 3              | 0              | sltu        | -    | -  | -   | 00             | 00                 | 0        | 110                 | 0      |                 | 1        |
| 19  | 0              | -              | addi        | -    | -  | -   | 00             | 00                 | 0        | 000                 | 1      | 000             | 1        |
| 19  | 4              | -              | xori        | -    | -  | -   | 00             | 00                 | 0        | 100                 | 1      | 000             | 1        |
| 19  | 6              | -              | ori         | -    | -  | -   | 00             | 00                 | 0        | 011                 | 1      | 000             | 1        |
| 19  | 2              | -              | slti        | -    | -  | -   | 00             | 00                 | 0        | 101                 | 1      | 000             | 1        |
| 19  | 3              | -              | sltiu       | -    | -  | -   | 00             | 00                 | 0        | 110                 | 1      | 000             | 1        |
| 3   | 2              | -              | lw          | -    | -  | -   | 00             | 01                 | 0        |                     | 1      | 000             | 1        |
| 35  | 2              | -              | sw          | -    | -  | -   | 00             |                    | 1        | 000                 | 1      | 001             | 0        |
| 99  | 0              | -              | Beq         |      | -  | -   | Zero?01:00     |                    | 0        | 001                 | 0      | 010             | 0        |
| 99  | 1              | -              | Bne         |      | -  | -   | Zero?00:01     |                    | 0        | 001                 | 0      | 010             | 0        |
| 99  | 4              | -              | Blt         | -    |    | -   | Lt?01:00       |                    | 0        |                     | 0      | 010             | 0        |
| 99  | 5              | -              | Bge         | -    | -  |     | Gte?01:00      |                    | 0        |                     | 0      | 010             | 0        |
| 111 | -              | -              | Jal         | -    | -  | -   | 01             | 10                 | 0        |                     | -      | 011             | 1        |
| 103 | 0              | -              | Jalr        | -    | -  | -   | 10             | 10                 | 0        | 000                 | 1      | 000             | 1        |
| 55  | -              | -              | lui         | -    | -  | -   | 00             | 11                 | 0        |                     | -      | 100             | 1        |

5- برای تست برنامه باید بزرگترین عنصر یک آرایه 10 عنصری از اعداد صحیح بی علامت 32 بيتي را بيابيم. ابتدا الگوريتم را نوشته و اسمبلي و سيس زبان ماشين آنرا مي نويسيم.

#### الگوريتم:

CS Scanned with CamScanner

#### اسمبلي:

addi x1, zero, 0

add x2, zero, zero

Loop: slti x3, x1, 40

beq x3, zero, EndLoop

lw x4, 0(x1)

sltu x5, x4, x2

bne x5, zero, EndIF

add x2, x4, zero

EndIF: addi x1, x1, 4

Jalr X10 ,Loop

EndLoop:

a1

e8

a2

b3

f6 f5 f5 fe ff **e**5 d7 aa fa 


و DataMem را هم بصورت زیر پر کردیم:

b3 93 65 39 20 38 **e1** f9 37 a9 b5 11 73 c6 e8 55 31 29 a3 b5

88

62

6- نهایتا بعد از شبیه سازی برنامه ی خود، داریم:



همانطور که دیده می شود بزرگ ترین عدد در دیتا مموری، در رجیستر X2 ذخیره شده. در رجیستر x4 نیز عدد هایی که مقایسه می کردیم ذخیره شده. از x4 و x5 هم برای دستورات ست لس دن ها استفاده شده. همینطور در رجیستر x10 نیز مقدار pc بعد پرش ذخیره شده.