

تمرین کامپیوتری شماره 4 معماری کامپیوتر

مصطفی کرمانی نیا 810101575

امیر نداف فهمیده 810101540

1- مجموعه دستورات مدنظر :

- R-Type: add, sub, and, or, slt, sltu
- I-Type: lw, addi, xori, ori, slti, sltiu, jalr
- S-Type: sw
- J-Type: jal
- B-Type: beq, bne, blt, bge
- U-Type: lui

2- شکل کلی دستورات را طبق طراحی رسمی ریسک داریم:


31	27	26	25	24	20	19	15	14	12	11	7	6	0	
funct7				rs2		rs1		funct3		rd		opcode		R-type
imm[11:0]						rs1		funct3		rd		opcode		I-type
imm[11:5]				rs2		rs1		funct3		imm[4:0]		opcode		S-type
imm[12 10:5]				rs2		rs1		funct3		imm[4:1 11]		opcode		B-type
imm[31:12]										rd		opcode		U-type
imm[20 10:1 11 19:12]										rd		opcode		J-type

### 3- آپکد ها را طبق طراحی رسمی ریسک قرار می دهیم:(دستورات ساخته شده هایلایت شدند)

Inst	Name	FMT	Opcode	funct3	funct7	Description (C)	Note
add	ADD	R	011001151	0x0 0	0x00 0	rd = rs1 + rs2	msb-extends
sub	SUB	R	011001151	0x0 0	0x20 32	rd = rs1 - rs2	
xor	XOR	R	0110011	0x4	0x00	rd = rs1 ^ rs2	
or	OR	R	011001151	0x6 6	0x00 0	rd = rs1   rs2	
and	AND	R	011001151	0x7 7	0x00 0	rd = rs1 & rs2	
sll	Shift Left Logical	R	0110011	0x1	0x00	rd = rs1 << rs2	
srl	Shift Right Logical	R	0110011	0x5	0x00	rd = rs1 >> rs2	
sra	Shift Right Arith*	R	0110011	0x5	0x20	rd = rs1 >> rs2	
slt	Set Less Than	R	011001151	0x2 2	0x00 0	rd = (rs1 < rs2)?1:0	
sltu	Set Less Than (U)	R	011001151	0x3 3	0x00 0	rd = (rs1 < rs2)?1:0	zero-extends
addi	ADD Immediate	I	001001119	0x0 0		rd = rs1 + imm	msb-extends
xori	XOR Immediate	I	001001119	0x4 4		rd = rs1 ^ imm	
ori	OR Immediate	I	001001119	0x6 6		rd = rs1   imm	
andi	AND Immediate	I	0010011	0x7		rd = rs1 & imm	
slli	Shift Left Logical Imm	I	0010011	0x1	imm[5:11]=0x00	rd = rs1 << imm[0:4]	
srlr	Shift Right Logical Imm	I	0010011	0x5	imm[5:11]=0x00	rd = rs1 >> imm[0:4]	
srai	Shift Right Arith Imm	I	0010011	0x5	imm[5:11]=0x20	rd = rs1 >> imm[0:4]	
slti	Set Less Than Imm	I	001001119	0x2 2		rd = (rs1 < imm)?1:0	
sltiu	Set Less Than Imm (U)	I	001001119	0x3 3		rd = (rs1 < imm)?1:0	zero-extends
lb	Load Byte	I	0000011	0x0		rd = M[rs1+imm][0:7]	zero-extends zero-extends
lh	Load Half	I	0000011	0x1		rd = M[rs1+imm][0:15]	
lw	Load Word	I	00000113	0x2 2		rd = M[rs1+imm][0:31]	
lbu	Load Byte (U)	I	0000011	0x4		rd = M[rs1+imm][0:7]	
lhu	Load Half (U)	I	0000011	0x5		rd = M[rs1+imm][0:15]	zero-extends zero-extends
sb	Store Byte	S	0100011	0x0		M[rs1+imm][0:7] = rs2[0:7]	
sh	Store Half	S	0100011	0x1		M[rs1+imm][0:15] = rs2[0:15]	
sw	Store Word	S	010001135	0x2 2		M[rs1+imm][0:31] = rs2[0:31]	
beq	Branch ==	B	110001199	0x0 0		if(rs1 == rs2) PC += imm	zero-extends zero-extends
bne	Branch !=	B	110001199	0x1 1		if(rs1 != rs2) PC += imm	
blt	Branch <	B	110001199	0x4 4		if(rs1 < rs2) PC += imm	
bge	Branch ≥	B	110001199	0x5 5		if(rs1 ≥ rs2) PC += imm	
bltu	Branch < (U)	B	1100011	0x6		if(rs1 < rs2) PC += imm	
bgeu	Branch ≥ (U)	B	1100011	0x7		if(rs1 ≥ rs2) PC += imm	zero-extends zero-extends
jal	Jump And Link	J	1101111111			rd = PC+4; PC += imm	
jalr	Jump And Link Reg	I	1101111103	0x0 0		rd = PC+4; PC = rs1 + imm	
lui	Load Upper Imm	U	011011155			rd = imm << 12	
auipc	Add Upper Imm to PC	U	0010111			rd = PC + (imm << 12)	
ecall	Environment Call	I	1110011	0x0	imm=0x0	Transfer control to OS	
ebreak	Environment Break	I	1110011	0x0	imm=0x1	Transfer control to debugger	

4- شکل مسیره داده ی مدنظر را رسم می کنیم:

حالت اولیه (که در درس به آن رسیده بودیم)



## Summary of Hazard Logic

**Data hazard logic (shown for SrcA of ALU):**

```

if    ((Rs1E == RdM) AND RegWriteM) AND (Rs1E != 0)    // Case 1
      ForwardAE = 10
else if ((Rs1E == RdW) AND RegWriteW) AND (Rs1E != 0)  // Case 2
      ForwardAE = 01
else                                     // Case 3
      ForwardAE = 00
  
```

**Load word stall logic:**

```

lwStall = ((Rs1D == RdE) OR (Rs2D == RdE)) AND ResultSrcE0
StallF = StallD = lwStall
  
```

**Control hazard flush:**

```

FlushD = PCSrcE
FlushE = lwStall OR PCSrcE
  
```


دستوراتی که باید اضافه کنیم به این مسیر داده:

- R-Type: sltu
- I-Type: xori, sltiu, jalr
- B-Type: bne, blt, bge
- U-Type: lui

**Sltu** و **xori**: برای افزودن این دستورات نیاز به تغییر مسیر داده نیست، چون **ALU** همین الان هم طوری طراحی شده که دو دستور دیگر جا دارد. پس **ALU** را اینگونه نهایی می کنیم:

ALU CONTROL [2:0]	ALU RESULT
000	SRC A + SRC B
001	SRC A – SRC B
010	SRC A & SRC B
011	SRC A   SRC B
100	SRC A XOR SRC B
101	SRC A SLT SRC B
110	SRC A SLTU SRC B


bne, blt, bge : با افزودن یک سیگنال Bsel و خروجی neg از ALU و یک MUX که مسئول برنچ است، به این شکل در می آوریم مسیر داده را:



Jalr: طبق توضیحات اصلی ریسک داریم:

jal	Jump And Link	J	11011111	11		rd = PC+4; PC += imm
jalr	Jump And Link Reg	I	11001111	03 0x0	0	rd = PC+4; PC = rs1 + imm

حالا ما برای اعمال jal مسیری داریم که pc را با imm جمع کرده و در pc بگذارد اما مسیری نداریم که jalr را انجام دهد، برای اینکار اولاً مسیری می‌سازیم که rs1 را با imm جمع کند بوسیله ی سیگنال add\_selE و نتیجه را وارد ورودی دوم MUX بکند. حالا از آنجایی که خروجی MUX به بخش PC راه دارد، لازم به افزودن بخش جدیدی نبوده و کار تمام است.




Lui: طبق توضیحات ریسک داریم:

lui	Load Upper Imm	U	01101155	rd = imm << 12
-----	----------------	---	----------	----------------

اولا در این بخش لازم است مسیری از **Extend** به داخل **WD3** داشته باشیم که اینکار را با افزودن یک بخش به **ALU** سازنده ی **result** میکنیم. حالا باید به بخش **extend** یک خانه ی جدید اضافه کنیم که چون 4 خانه ی آن پر است باید یک بیت به **ImmSrc** هم اضافه شود.

از طرفی باید در بخش **Hazard unit** هم تغییراتی بدهیم:

-دیتای **ExtImmM** و **ExtImmW** را باید فروارد کنیم. شرط اینکه فروارد کنیم این است که یکی از دو اپرند **ALU** ما، دیتایی باشد که در یک یا دو مرحله قبل با دیتای **Lui** پر شده باشد، اگر در یک دستور قبل این اتفاق افتاده باشد باید **ExtImmM** را فروارد کنیم و اگر دو دستور قبل این اتفاق افتاده باشد باید **ExtImmW** را که الان در **resultW** است، فروارد کنیم.



## Data hazard logic (shown for SrcA of ALU):

```
if      ((Rs1E == RdM) AND RegWriteM) AND (Rs1E != 0)  // Case 1
    ForwardAE = 10
else if ((Rs1E == RdW) AND RegWriteW) AND (Rs1E != 0)  // Case 2
    ForwardAE = 01
else      // Case 4
    ForwardAE = 00 OR (Rs1E == RdW AND
    ResultSrcW == 2'b11 AND Rs1E != 0)
```

## Load word stall logic:

$lwStall = ((Rs1D == RdE) \text{ OR } (Rs2D == RdE)) \text{ AND } ResultSrcE_0$

$StallF = StallD = lwStall$

## Control hazard flush:

$FlushD = PCSrcE$

$FlushE = lwStall \text{ OR } PCSrcE$

```
else if (Rs1E == RdM AND ResultSrcM == 2'b11 AND
Rs1E != 0) // Case 3
    ForwardAE = 11
```



نهایتاً برای ImmSrc هم داریم:


–اول دوباره به طرح رسمی ریسک رجوع میکنیم:

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
funct7				rs2		rs1		funct3		rd		opcode		R-type
imm[11:0]						rs1		funct3		rd		opcode		I-type
imm[11:5]				rs2		rs1		funct3		imm[4:0]		opcode		S-type
imm[12 10:5]				rs2		rs1		funct3		imm[4:1 11]		opcode		B-type
imm[31:12]										rd		opcode		U-type
imm[20 10:1 11 19:12]										rd		opcode		J-type

–پس داریم:

ImmSrc	ImmExt	Input Type
<b>000</b>	<b>{ 20{ Ins[31] } , Ins[31:20] }</b>	I-Type
<b>001</b>	<b>{ 20{ Ins[31] } , Ins[31:25] , Ins[11:7] }</b>	S-Type
<b>010</b>	<b>{ 19{ Ins[31] } , Ins[31] , Ins[7] , Ins[30:25] , Ins[11:8] , 1'b0 }</b>	B-Type
<b>011</b>	<b>{ 11{ Ins[31] } , Ins[31] , Ins[19:12] , Ins[20] , Ins[30:21] , 1'b0 }</b>	J-Type
<b>100</b>	<b>{ Ins[31:12] , 12'b0 }</b>	U-Type

در نهایت داریم:



#### Data hazard logic (shown for SrcA of ALU):

```

if ((Rs1E == RdM) AND RegWriteM) AND (Rs1E != 0) // Case 1
    ForwardAE = 10
else if ((Rs1E == RdW) AND RegWriteW) AND (Rs1E != 0) // Case 2
    ForwardAE = 01
else if ((Rs1E == RdW) AND (Rs1E == RdM) AND (Rs1E != 0)) // Case 4
    ForwardAE = 00
else
    ForwardAE = 00

```

#### Load word stall logic:

```

lwStall = ((Rs1D == RdE) OR (Rs2D == RdE)) AND ResultSrcE0
StallF = StallD = lwStall

```

#### Control hazard flush:

```

FlushD = PCSrcE
FlushE = lwStall OR PCSrcE

```

```

else if (Rs1E == RdM AND ResultSrcM == 2'b11 AND Rs1E != 0) // Case 3
    ForwardAE = 11

```

ALU CONTROL [2:0]	ALU RESULT	ImmSrc	ImmExt	Input Type
000	SRC A + SRC B	000	{ 20{ Ins[31] }, Ins[31:20] }	I-Type
001	SRC A - SRC B	001	{ 20{ Ins[31] }, Ins[31:25], Ins[11:7] }	S-Type
010	SRC A & SRC B	010	{ 19{ Ins[31] }, Ins[31], Ins[7], Ins[30:25], Ins[11:8], 1'b0 }	B-Type
011	SRC A   SRC B	011	{ 11{ Ins[31] }, Ins[31], Ins[19:12], Ins[20], Ins[30:21], 1'b0 }	J-Type
100	SRC A XOR SRC B	100	{ Ins[31:12], 12'b0 }	U-Type
101	SRC A SLT SRC B			
110	SRC A SLTU SRC B			

#### 4- حالا وقت اعمال تغییرات و طراحی کنترلر است:

اولا طبق طراحی اصلی ریسک، ستون های op و Func3 و Func7 و INSt را پر می کنیم:

Inst	Name	FMT	Opcode	funct3	funct7	Description (C)	Note
add	ADD	R	011001151	0x0 0	0x00 0	rd = rs1 + rs2	msb-extends
sub	SUB	R	011001151	0x0 0	0x20 32	rd = rs1 - rs2	
xor	XOR	R	0110011	0x4	0x00	rd = rs1 ^ rs2	
or	OR	R	011001151	0x6 6	0x00 0	rd = rs1   rs2	
and	AND	R	011001151	0x7 7	0x00 0	rd = rs1 & rs2	
sll	Shift Left Logical	R	0110011	0x1	0x00	rd = rs1 << rs2	
srl	Shift Right Logical	R	0110011	0x5	0x00	rd = rs1 >> rs2	
sra	Shift Right Arith*	R	0110011	0x5	0x20	rd = rs1 >> rs2	
slt	Set Less Than	R	011001151	0x2 2	0x00 0	rd = (rs1 < rs2)?1:0	
sltu	Set Less Than (U)	R	011001151	0x3 3	0x00 0	rd = (rs1 < rs2)?1:0	zero-extends
addi	ADD Immediate	I	001001119	0x0 0		rd = rs1 + imm	msb-extends
xori	XOR Immediate	I	001001119	0x4 4		rd = rs1 ^ imm	
ori	OR Immediate	I	001001119	0x6 6		rd = rs1   imm	
andi	AND Immediate	I	0010011	0x7		rd = rs1 & imm	
slli	Shift Left Logical Imm	I	0010011	0x1	imm[5:11]=0x00	rd = rs1 << imm[0:4]	
srl	Shift Right Logical Imm	I	0010011	0x5	imm[5:11]=0x00	rd = rs1 >> imm[0:4]	
srai	Shift Right Arith Imm	I	0010011	0x5	imm[5:11]=0x20	rd = rs1 >> imm[0:4]	
slti	Set Less Than Imm	I	001001119	0x2 2		rd = (rs1 < imm)?1:0	
sltiu	Set Less Than Imm (U)	I	001001119	0x3 3		rd = (rs1 < imm)?1:0	zero-extends
lb	Load Byte	I	0000011	0x0		rd = M[rs1+imm][0:7]	zero-extends
lh	Load Half	I	0000011	0x1		rd = M[rs1+imm][0:15]	
lw	Load Word	I	00000113	0x2 2		rd = M[rs1+imm][0:31]	
lbu	Load Byte (U)	I	0000011	0x4		rd = M[rs1+imm][0:7]	
lhu	Load Half (U)	I	0000011	0x5		rd = M[rs1+imm][0:15]	zero-extends
sb	Store Byte	S	0100011	0x0		M[rs1+imm][0:7] = rs2[0:7]	
sh	Store Half	S	0100011	0x1		M[rs1+imm][0:15] = rs2[0:15]	
sw	Store Word	S	010001135	0x2 2		M[rs1+imm][0:31] = rs2[0:31]	
beq	Branch ==	B	110001199	0x0 0		if(rs1 == rs2) PC += imm	zero-extends
bne	Branch !=	B	110001199	0x1 1		if(rs1 != rs2) PC += imm	
blt	Branch <	B	110001199	0x4 4		if(rs1 < rs2) PC += imm	
bge	Branch ≥	B	110001199	0x5 5		if(rs1 >= rs2) PC += imm	
bltu	Branch < (U)	B	1100011	0x6		if(rs1 < rs2) PC += imm	
bgeu	Branch ≥ (U)	B	1100011	0x7		if(rs1 >= rs2) PC += imm	
jal	Jump And Link	J	110111111			rd = PC+4; PC += imm	
jalr	Jump And Link Reg	I	110111103	0x0 0		rd = PC+4; PC = rs1 + imm	
lui	Load Upper Imm	U	011011155			rd = imm << 12	
auipc	Add Upper Imm to PC	U	0010111			rd = PC + (imm << 12)	
ecall	Environment Call	I	1110011	0x0	imm=0x0	Transfer control to OS	
ebreak	Environment Break	I	1110011	0x0	imm=0x1	Transfer control to debugger	

سپس به کمک نگاه کردن به طراحی مسیر داده، بقیه جدول را پر میکنیم:

op	Func3 [2:0]	Func7 [6:0]	Inst	Zero	Lt	GtE	PCSrc [1:0]	ResultSrc [1:0]	MemWrite	ALUControl [2:0]	ALUSrc	IMMSrc [2:0]	RegWrite
51	0	0	add	-	-	-	00	00	0	000	0	--	1
51	0	32	sub	-	-	-	00	00	0	001	0	--	1
51	6	0	or	-	-	-	00	00	0	011	0	--	1
51	7	0	and	-	-	-	00	00	0	010	0	--	1
51	2	0	slt	-	-	-	00	00	0	101	0	--	1
51	3	0	sltu	-	-	-	00	00	0	110	0	--	1
19	0	-	addi	-	-	-	00	00	0	000	1	000	1
19	4	-	xori	-	-	-	00	00	0	100	1	000	1
19	6	-	ori	-	-	-	00	00	0	011	1	000	1
19	2	-	slti	-	-	-	00	00	0	101	1	000	1
19	3	-	sltiu	-	-	-	00	00	0	110	1	000	1
3	2	-	lw	-	-	-	00	01	0	---	1	000	1
35	2	-	sw	-	-	-	00	--	1	000	1	001	0
99	0	-	Beq		-	-	Zero?01:00	--	0	001	0	010	0
99	1	-	Bne		-	-	Zero?00:01	--	0	001	0	010	0
99	4	-	Blt	-		-	Lt?01:00	--	0	---	0	010	0
99	5	-	Bge	-	-		Gte?01:00	--	0	---	0	010	0
111	-	-	Jal	-	-	-	01	10	0	---	-	011	1
103	0	-	Jalr	-	-	-	10	10	0	000	1	000	1
55	-	-	lui	-	-	-	00	11	0	---	-	100	1

5- برای تست برنامه باید بزرگترین عنصر یک آرایه 10 عنصری از اعداد صحیح بی علامت 32 بیتی را بیابیم. ابتدا الگوریتم را نوشته و اسمبلی و سپس زبان ماشین آنرا می نویسیم.

الگوریتم:

```

a[10];
result = 0;
for (i=0; i<10; i++)
    if (result < a[i])
        result = a[i];

```

```

a → x1
result → x2
x3 = (x1 < 0) ? 1 : 0
a[i] → x4
x5 = (x4 < x2) ? 1 : 0

```

Scanned with CamScanner

اسمبلی:

```

addi x1, zero, 0
add x2, zero, zero
Loop: slti x3, x1, 40
beq x3, zero, EndLoop
lw x4, 0(x1)
sltu x5, x4, x2
bne x5, zero, EndIF
add x2, x4, zero
EndIF: addi x1, x1, 4
Jalr X10, Loop
EndLoop:

```

هگز به فرمتی که با کدمان خوانده می شود:

00

00

00

33

01

00

00

93

a1

90

02

63

e8

01

00

03

a2

00

00

b3

32

22

00

63

94

02

00

33

01

02

00

93

80

40

00

f6

f5

f5

fe

و DataMem را هم بصورت زیر پر کردیم:

ff

08

13

32

90

15

54

12

e5

d7

aa

fa

00

00

10

01

54

33

**b3**

**93**

**65**

**39**

**20**

**38**

**e1**

**f9**

**37**

**a9**

**b5**

**11**

**73**

**c6**

**e8**

**55**

**31**

**29**

**a3**


**b5**

**88**

**62**

**6- نهایتا بعد از شبیه سازی برنامه ی خود، داریم:**





همانطور که دیده می شود بزرگ ترین عدد در دیتا مموری، در رجیستر  $X2$  ذخیره شده. در رجیستر  $x4$  نیز عدد هایی که مقایسه می کردیم ذخیره شده. از  $X3$  و  $X5$  هم برای دستورات ست لس دن ها استفاده شده. همینطور در رجیستر  $x10$  نیز مقدار  $pc$  بعد پرش ذخیره شده.