
Name: Mostafa Kermaninia

SID: 810101575


Course name: Introduction to Digital System Design


Course number: 4021810136701

در ابتدا تصویر کلی از کارهایی که قرار است بکنیم می کشم.




حالا بخش های آنرا هم تا حد کمی بیان می کنیم(بعدا تغییرات بسیاری اعمال میشود، این تصویری است که در اولین نگاه کشیدم)





Part a

در این بخش در جهت اینکه بخش sequence detector را کاملا جدا از سایر بخش ها طراحی کنیم،آنرا بصورت زیر تغییر میدهیم(در state G دیگر فرایند یافت توالی ادامه پیدا نکرده چون قرار است به سراغ بقیه بخش های مسئله برویم در آنجا، تا وقتی که دوباره در جایی دیگر، State ا فراخوانی شود)




I = 000 , A = 001 , B = 010 , C = 011 , D = 100 , E = 101 , F = 110 , G = 111

نکته ی جالب اینکه وقتی مقدار اولیه ی Sin را در حین تعریف کردن ماپول تعریف میکنم، گویا لحظه ی اول که clk = 1 است بعنوان اولین posedge ای که clk میزند دیده نمیشود و مقداری در خروجی نمیرود تا وقتی که اولین بار واقعا posedge بطور کامل دیده شود



اما در حالتی که در initial begin مقدار اولیه می دهیم، آن مقدار Z ابتدایی دیده نشده و یعنی همان initial value داده شده به kb که مساوی 1 است، بعنوان posedge تشخیص داده میشود:





حالا در کل ما با روش دوم رفتیم و Waveformهمانطور که انتظار داریم ابتدا یکبار 0111110 را تشخیص داده و سپس انقدر در همان state اخر می ماند تا وقتی در ادامه در ساخت این ماشین، این بخش را با بخش های دیگر ترکیب کرده و بخشی اضافه کنیم که بعد از downcount کردن بیاید و این بخش را به state I برگرداند:





ii.


اطلاعات ساختاری مدار post_senthesis :












iii.

حالا waveform را براي preو post مقايسه ميكنيم:

دورنمای آنها یکسان است:

Wave - Delauit											
≨ 1 •	Msgs										
<pre>// /seq_detector_TB/clk // /seq_detector_TB/rst</pre>	1 0										
<pre>/seq_detector_TB/SIn</pre>	1 St1				_						
	St1										


اما از نزدیک که می نگریم، بخاطر افزودن دیلی توسط quartus به حالت postsynthesis ، شکل موج ها اندکی دیلی دارند:



Part b

تا جاییکه متوجه شدم برای این بخش ترجیح بر این بود که بخش رجیستر را با وریلاگ نوشته و برای بخش counter مستقیما از سمبل های LPM استفاده کنیم. یعنی همچین چیزی برای دد:

ويژگی ها: count_enable, synch and asynch reset,clk,carry out, just up count




```
// synopsys translate_off
`timescale 1 ps / 1 ps
                                                                                                               .aclr (aclr),
.clock (clock),
module LLLPPPMMM (
                                                                                                               .cnt_en (cnt_en),
.sclr (sclr),
.cout (sub_wire0),
     cnt_en,
                                                                                                               .q (sub_wire1),
                  aclr;
clock;
                  cnt_en;
                                                                                                               .eq (),
.sload (1'b0),
                                                                                                               .sset (1'b0),
.updown (1'b1));
    wire sub_wire0;
wire [2:0] sub_wire1;
wire cout = sub_wire0;
                                                                                                    LPM_COUNTER_component.lpm_direction = "UP",
                                                                                                    LPM_COUNTER_component.1pm_port_updown = "PO
                                                                                                    LPM_COUNTER_component.lpm_type = "LPM_COUNTE
    wire [2:0] q = sub_wire1[2:0];
                                                                                                    LPM_COUNTER_component.lpm_width = 3;
```

اما میتوان کد وریلاگ آنرا هم همینطوری دو بخشی نوشت و اینجوری بنظرم راحتتر بود پس از ابتدا همه را وریلاگ زدم.

i.

ii.


مقایسه ی pre و post در modelsim به صورت زیر است:




که دقیقا مدار post با مقداری دیلی نسبت به pre کار خود را میکند:

Wave - Default				*****			
<u>u</u> -	Msgs						
Pieres, Dit, Counter, yes, Thick Pieres, Dit, Counter, yes, Thick Pieres, Dit, Counter, yes, Thierin Pieres, Dit, Counter, yes, Thio, yes Pieres, Dit, Counter, yes, Thio, yes Pieres, Dit, Counter, yes, Thierin Pieres, Dit, Counter, yes, Pieres, Pie	0 0 1 1 1 x 550 550 00000000 00000000	01001100	10100110	130			


و سمبل آن:



و floor plan آن:




که در این FPGA بخشی که استفاده شده است این است:



و اطلاعات ساختاری آن:


Flow Status	Successful - Wed Jan 03 00:29:18 2024
Quartus Prime Version	20.1.0 Build 711 06/05/2020 SJ Lite Edition
Revision Name	three_bit_counter_reg
Top-level Entity Name	three_bit_counter_reg
Family	Cyclone IV GX
Device	EP4CGX150DF31I7AD
Timing Models	Final
Total logic elements	14 / 149,760 (< 1 %)
Total registers	11
Total pins	15 / 508 (3 %)
Total virtual pins	0
Total memory bits	0 / 6,635,520 (0 %)
Embedded Multiplier 9-bit elements	0/720(0%)
Total GXB Receiver Channel PCS	0/8(0%)
Total GXB Receiver Channel PMA	0/8(0%)
Total GXB Transmitter Channel PCS	0/8(0%)
Total GXB Transmitter Channel PMA	0/8(0%)
Total PLLs	0/8(0%)

و : RTL view




Part c


اگر با **Ipm** بزنیم:




سیمولیت کردن Pre





مقایسه ی pre و







حالا اگر با وريلاگ بزنيم:











Part d


برای این بخش ابتدا بخش seq detector را با دادن تغییرات بصورت کنترلر در آوردیم. شکل نهایی کار اینگونه است:





حالا همه چیز آماده است پس کنترلری که توسط پارت Aساخته ایم را یا با وریلاگ و یا بطور شماتیک با کوارتز به دو تا مدار بخش c وصل میکنیم.

اگر از خود کوارتز استفاده کنیم:



و اگر آنرا با كوارتز سيموليت كنيم:

