72C 06353 * DT-46-23-15

メモリ

MN41256-12, MN41256-15

MN41256-12, MN41256-15

262,144 ビット NMOS ダイナミック RAM 262,144-Bit NMOS Dynamic RAM

■ 概 要

MN41256 は、262,144 ワード× 1 ビットのNチャネル MOS ダイナミック RAM です。

16 ピン・プラスチック DIL パッケージを使用しており、メインフレームメモリ、バッファメモリなど、高速、低消費電力、高密度実装が必要なメモリシステムに適しています。

MN41256は、クロックのタイミング許容量、電源許容変動範囲が 大きいなど、使いやすい特性を有しています。

Description

The MN41256 is a 262,144-word by 1-bit Dynamic Random Access Memory in a 16-lead 300mil dual-in-line plastic package. The design is optimized for high-speed, high-performance applications such as mainframe memory, buffer memory and environments where low power dissipation and compact layout are required.

Clock timing requirements are non-critical, and power supply tolerance is very wide.

■特徴

●メモリ構成:2621,144 ワード×1 ビット


	形名	アクセス時間(最大)	サイクル時間(最小)
E	MN41256-12	120ns	220ns
	MN41256-15	150ns	260ns

● 低消費電力:

スタンパイ時…………最大 27.5mW


■ ブロック図/Block Diagram

■ 端子配置図/Pin Assignment



動作時·····MN41256-12 最大 457mW MN41256-15 最大 385mW

- 5 V±10% 単一電源
- ●アーリーライト動作により共通 I/O 動作が可能
- ●リード・モディファイ・ライト, ページモード, RAS オンリーリフレッシュ, ヒドンリフレッシュ, 動作が可能
- 全入出力 TTL 直結可能
- ●256 リフレッシュサイクル:4ms
- 16 ピン・プラスチック DIL パッケージ





6932852 PANASONIC

720 06354

メモリ

MN41256-12, MN41256-15

■ 絶対最大定格/Absolute Maximum Ratings (Ta=25°C)

T-46-23-15

Item	Symbol	Rating	Unit
電源電圧	Vec	-1.0~7.0	v
入力電圧	VIN	-1.0~7.0	V
出力電圧	Vout	-1.0~7.0	V
出力短絡電流	Ios	50	mA
許容損失	Po	1	W
動作周囲温度	Topr	0~+70	·c
保存温度	Tstg	-55~+150	°C

■ 動作条件/Operating Conditions (Ta=0~+70°C)

Item	Symbol	Condition	min.	typ.	max.	Unit
	Vcc		4.5	5.0	5.5	V
電源電圧	Vss		0	0	0	V
入力電圧ハイレベル(全入力)	ViH		2.4		Vcc+1.0	V
入力電圧ローレベル(全入力)	VIL		-1.0		0.8	V

■ DC 電気特性/DC Electrical Characteristics (Ta=0~+70°C)

Item		Symbol	min.	typ.	max.	Unit	Note
動作電流(平均電源電流)	MN41256-12				83	mA	1)
(RAS, CAS サイクリング; trc = 最小)	MN41256-15	Iccı			70	11121	
スタンバイ電流(平均電源電流)		Icc2			5	m A	
$(\overline{RAS} = \overline{CAS} = V_{IH})$		1002					
リフレッシュ電流(平均電源電流)	MN41256-12	T			65	mA	1)
(RAS サイクリング, CAS=VIH;trc=最小)	MN41256-15	Iccs			55		
ページモード電流(平均電源電流)	MN41256-12	ļ ,			65	mA	1)
(RAS=Vil., CASサイクリング;tpc=最小)	MN41256-15	Icc4			55		
入力リーク電流(0V≦Vix≦5.5V) (測定外ピンは 0V)		Гы	-10	0,1	10	μΑ	<u> </u>
出カリーク電流 (0V≦Vouт≦5.5V)		ILO	-10	0.1	10	μA	
出力電圧ローレベル (IoL = 4.2mA)		Vol			0.4	V	
出力電圧ハイレベル (IoH = -5mA)		Vон	2.4			v	ļ

Note 1) Icci, Icca, Iccaはサイクルレートと出力負荷状態で決まります。 これらの値は最小サイクルタイムで無負荷状態の場合です。

■ 端子容量/Terminal Capacitance (Vcc=5V±10%, f=1MHz, Ta=25°C)

Item	Symbol min.		typ.	max.	Unit
入力容量 (Ao-As, Din)	Ctı		_	10	pF
入力容量 (RAS, CAS, WRITE)	C ₁₂		_	10	pF
出力容量 (Dour)	Co			12	, pF

72C 06355 D

メモリ

MN41256-12, MN41256-15,

T-46-23-15

■ AC 電気的特性/AC Electrical Characteristics Note 1),2)

•	6 1 1	MN41256-12		MN41256-15		Unit	Note
Item	Symbol	min.	max.	min.	max.	Unit	Note
リフレッシュ周期	tref		. 4		4	ms	
ランダムリード/ライトサイクル周期	trc	220		260		ns	
リード/ライトサイクル周期	trwc	255		295		ns	
ページモードサイクル周期	trc	115		135		ns	
RAS アクセス 時間	trac		120		150	ns	4), 6), 8)
CAS アクセス 時間	tcac		60		75	ns	5), 6), 8)
出力バッファターンオフ遅延時間	toff	0	30	0	40	ns	7)
トランジション時間(上昇,下降)	tτ	3	50	3	50	ns -	3)
RAS プリチャージ時間	trp	90		100		ns	
RAS パルス幅	tras	120	10,000	150	10,000	ns	
RAS ホールド時間	trsh	60		75		ns	
CAS プリチャージ 時間							
(ページモードサイクル以外)	tcpn	25		25		ns	
CAS パ ル ス 幅	tcas	60	10,000	75	10,000	ns	
CAS ホ ー ル ド 時 間	tcsH	120		150		ns	
RAS·CAS 遅 延 時 間	trco	25	60	25	75	ns	8)
CAS・RAS プリチャージ時間	tcrp	0		0		ns	
ロウアドレス・セットアップ時間	tasr	0		0		ns	
ロウアドレス・ホールド時間	trah	15		. 15		ns	
コラムアドレス・セットアップ時間	tasc	0		0		ns	
コラムアドレス・ホールド時間	tcah	20		25		ns	
リードコマンド・セットアップ時間	trcs	0		0		ns	
リードコマンド・ホールド時間	trch	0		0		ns	
リードコマンド・ホールド時間 (RASに対して)	trrh	20		20		ns	
ライトコマンド・セットアップ時間	twcs	0		0		ns	10)
ライトコマンド・ホールド時間	twch	25		30	· · · · · · · · · · · · · · · · · · ·	ns	
ライトコマンド・パルス幅	twp	25		30		ns	
WRITE からの RAS ホールド時間	trwL	40		45		ns	
WRITE からの CAS ホールド 時間	tcwL	40		45		ns	
データ入力セットアップ時間	tps	0		0	:	ns	9)
データ入力ホールド時間	ton	25		30	1	ns	9)
CAS·WRITE 遅 延 時 間	tcwp	50	<u> </u>	60	1	ns	10)
RAS·WRITE 遅 延 時 間	trwp	110		135	1	ns	10)
CAS ブリチャージ時間 (ページモードサイクル)	tcp	45		50		ns	
RAS ブリチャージ 時 間 (CAS に対して)	trpc	0		0	-	ns	

- Note 1) 電源投入時、または RAS の不活性状態が4ms以上続いた後は、RAS クロックを8回以上入力するダミーサイクルを入れてください。
 - 2) 測定は、tτ=5.0ns として行なっています。
 - 3) タイミング測定、立上り時間、立下り時間は ViL, ViHを基準としています。
- 4) trcd≤trcd(max.) の場合。
- 5) tRCD≥tRCD(max.) の場合。
- 6) 100pF と 2TTL 負荷で測定。
- 7) toff は、出力がハイインピーダンス状態になる時間。

D


メモリ

MN41256-12, MN41256-15 T-46-23-15


- 8) trco(max.) 以内での動作は、trac(max.) が保証されます。もし、trco がtrco 規格値より大きい場合は、アクセス時間はtrco + tcac となります。
- 9) これらのパラメータはアーリーライトサイクルの場合、 CAS の立下リエッジから、リード・モディファイ・ラ イトサイクルの場合、WRITE の立下リエッジから測定 されます。
- 10) twcs≥twcs(min.) はアーリーライトサイクルとなるための条件で、Dour はそのサイクル中ハイインピーダンスになります。tcwp≥tcwp(min.)、trwp≥trwp(min.) はリード・モディファイ・ライトサイクルとなるための条件で、Dour は選択されたアドレスのデータが出力されます。また、この2つの条件のどちらにも該当しない場合の

Dour は、そのサイクル中不確定となります。

置リードサイクル/Read Cycle



■ ライトサイクル/ Write Cycle



72C 06357 Ds


Don't Care

メモリ MN41256-12, MN41256-15


T.111 .22-15

園 リード・ライト/リード・モディファイ・ライトサイクル

Read · Write/Read · Modify · Write Cycle



■ ページモードリードサイクル/Page Mode Read Cycle




72C 06358 D

メモリ


MN41256-12, MN41256-15

■ ページモードライトサイクル/Page Mode Write Cycle

T-46-23-15



■ "RASオンリー"リフレッシュサイクル/"RAS Only" Reflesh Cycle




72C 06359 D

MN41256-12, MN41256-15

T-46-23-15

■ ヒドンリフレッシュサイクル/Hidden Refresh Cycle



■ 動作説明

メモリ

リードサイクル

リードサイクルは、選択するセルの行アドレスを決定し、RAS の立下りによって開始されます。アドレスのセットアップと RAS の立下りの時間の遅れは task によって規定されます。RAS が L "レベルに達し、行アドレスがホールドされるのに要する時間は、trah によって規定されます。行アドレスがホールドされた後、アドレスを列アドレスに切り換えます。列アドレスが決定されたらCAS を立ち下げます。RAS の立下りから CAS の立下りまでの時間を trcd といいます。

列アドレスのセットアップと \overline{CAS} の立下りのタイミングは tasc によって規定され、また、列アドレスがホールドされるのに必要な時間は tcah によって規定されています。 trcd (max.) が MN41256 の動作限界ではありません。 \overline{CAS} が trcd (max.) より遅く立ち下がったとき、 \overline{RAS} からのアクセスタイムは trcd が trcd (max.) より越えた分だけおくれます。 \overline{CAS} が * L '' レベルに達した後、データが出力されるまで、 \overline{Dout} はハイインピーダンス状態のままです。

CAS の立下りからデータが出力されるまでの時間を tcac と呼び、RAS の立下りからデータが出力されるまでの時間を trac と呼びます。trac の最小値は、trco (max.) と tcac の和から計算されます。

このように選択されたセルから読み出されたデータは CAS が * H " レベルになるまで出力されたままの状態を続けます。 CAS が * H " レベルに立ち上がった後は、Dour はハイインピーダンス状態になります。この CAS の立上りから出力データがハイインピーダンスになるまでの時間は toff で規定されます。

●ライトサイクル

ライトサイクルは、CAS が "H"レベルにある状態のとき、または、CAS が "L"レベルになる前に WRITE が "L"レベルになることによって行なわれます。ライトサイクルには、ライトサイクルとリード・ライトサイクルの2つのモードがあります。

ライトサイクル―書込み動作を始めるためには CAS が立ち下がるときに書込みデータが有効になっていなければなりません。このモードでは DIN と WRITE はサイクル時間を決定するクリティカルバス信号にはなりません。WRITE の * L * レベル状態はデータがセルに取り込まれるまでの間、そのレベルを保っていなければなりません。この時間を twp で規定しています。また、WRITE が * L * レベルになり、書込みデータが取り込まれるまでに要する時間を toh と呼んでいます。このサイクルをアーリーライトサイクルと呼んでいます。

MN41256-12, MN41256-15 T-46-23-15

リード/ライトサイクルー 一般に、リード/ライト サイクルとはリードサイクルとして開始し、あるタイミ ング仕様が満たされると同時にライトサイクルの機能が 可能になる動作モードを指します。

リード・モディファイ・ライトは、この動作の一種です。 このモードでは Din と WRITE はサイクルタイムを規定 するクリティカル・パス信号になります。

●クロックオフタイミング

RAS と CAS は Dout を有効にするために、ある時間活 性化(*L")しなければなりません。これは、 CAS の場 合, tcas (min.) で、RAS の場合は trsH (min.) で制御さ れます。RAS の終了後、RAS は内部回路をプリチャー ジするために必要な時間 * H * レベルにしなければなり ません。これに関するタイミングは trp で規定していま す。また、CAS のプリチャージに必要な時間は tcpn (ペ ージモードサイクル以外)、tcp (ページモードサイクル) で規定しています。

●データ出力

Dourは2個の標準TTL負荷のファン・アウトをもった3 ステート TTL コンパチブルです。

CAS が " H ″ レベルになると Dour はハイインピーダ ンス状態になります。

CAS が L 1 レベルになるとリードサイクルでは、有効 データが tcac の後に Dour に出力されます。しかし、ア ーリーライトサイクルでは、Dour はハイインピーダンス 状態になります。

コモン I/O

すべての書込み動作を、アーリーライトサイクルで行な えば、Din と Dout の両端子を接続して、COMMON I/O DATA BUS のように使用することができます。

● RAS, CAS 信号によるチップ選択

RAS, CAS 両方の信号を入力されたデバイスのみに読 出し、または書込みの動作をすることができます。マト リクス中の非選択メモリの出力を禁止するには、CAS を入力しないようにします。 CAS を共通にした回路構 成ですと、RASによりチップ選択をすることができます。 また、RAS、CAS の両方でデコードする場合は2次元 (X, Y) のチップ選択ができます。この様に RAS, ま たは CAS のどちらでもチップの選択が可能です。

●ページ・モード

ページ・モード機能とは、同じ行アドレスで列アドレス の異なる情報を連続的に読出し、または書込みをするこ とで、消費電流を増加させずに、速いスピードで動作さ せることができます。この動作は、RAS信号を×L″状 態に保持し、連続したメモリ動作の間、行アドレスを維 持することにより行なわれます。ページ・モードの動作 で、RAS 系の信号に関連した電力が節約できます。ま た、新しい行アドレスをストローブする時間がいりませ んので、アクセス時間とサイクル時間を短くできます。 ページ・モードにおける連続動作では「リード」、「ライ ト」、「リード・モディファイ・ライト」のいずれのシーケ ンスも可能です。

単一チップのページの限界は、9ビットのコラムアドレス によって決定される 512 ですが、システム中においては CAS をチップ選択に使用することにより、拡張すること ができます。この場合、RAS はすべてのデバイスに入力 され、ページサイクルを選択する信号として CAS を与 えます。これにより、RAS、CAS 両方を入力されたデ バイスのみの読出し、または書込みを実行することがで きます。

●リフレッシュ

ダイナミックセルマトリクスのリフレッシュは4msご とに 256 の行アドレスを与えることにより行なわれます。 通常のメモリサイクルでもリフレッシュ動作は行なわれ ますが、一般にリフレッシュ動作は最も簡単な RAS オ ンリーで行なわれます。RAS オンリーリフレッシュでは 消費電流は減少し、このときの電流値は Iccs として規定 されています。

ヒドンリフレッシュサイクルは、リードサイクルから、 CAS のパルス幅を広げることにより、前サイクルでの読 出しデータを出力に保持しながら他のアドレスをリフレ ッシュすることを可能にします。

通常、リードサイクル終了後、CAS を Vil に保ったま ま、RAS をハイレベルにし、所定のプリチャージタイム (trp)以降に CAS を VIL にしたままでリフレッシュを 行ないます。