

Retour sur le module de Synthèse VHDL

Retour sur le module de Synthèse VHDL

Cours-TP

Le concept cours-TP est efficace. Le fait qu'on utilise les syntaxes qu'on vient de voir en cours est un moyen d'apprendre beaucoup plus vite.

Synthèse FIR : cette partie m'a permis de revoir l'utilité des machines d'états et le fonctionnement des mémoires RAM ET ROM.

Connaissances acquises : Les notions de base de codage en VHDL ont été bien expliquées et surtout les erreurs à éviter. Par exemple

- oublier d'autres qui créent des latches
- différence entre affectation dépendante du clock et celle qui sont immédiate.
- Les bonnes manières de codage (indentation).
- LA METHODE CRAYON-PAPIER , celle la me permet de mieux comprendre le fonctionnement de l'algorithme à développer et imaginer mon système fonctionner. Donc de prévoir ce que je dois obtenir avant d'éditer le testbench
- Les données combinatoire doivent être mises à affecter en dehors des processus dépendant du clock.