Microprocessadores ARM


Arquitetura ARM

- Lider com microprocessadores RISC 32 bits embarcados (mais de 75%)
 - Boa relação MIPS/Watt
- Soluções para
 - Armazenamento de dados
 - Automotivo
 - Rede
 - Segurança



Arquitetura ARM


- Somente No final da década de 90 a começou a fazer sucesso se desdobrando na ARM Holdings
- Licenças de núcleo ARM é fornecida para diferentes fábricas de semicondutores.
 - Difusores ARM em si não fabricam chips
 - Licenças:
 - Softwares (bibliotecas, ferramentas e até mesmo netlists)
 - Hardwares (IPs, propostas de DSM Device-Specific Module ...)



Arquitetura ARM

- ▶ Arquitetura ARM é nativamente de 32 bits
- ▶ Tipos de dados suportados pela plataforma ARM:
 - Byte dados de 8 bits
 - Halfword dados de 16 bits
 - Word dados de 32 bits
- A maior parte dos processadores ARM's possui dois conjuntos de instruções:
 - ARM Instruction Set: instruções de 32 bits
 - Thumb Instruction Set: instruções de 16 bits
- Alguns núcleos especiais como o Jazelle podem executar bytescodes Java: instruções de 8 bits

Organização de registradores




Versões ARM




Primeiras

ARM

arquiteturas







Nova família ARM




ARM Cortex

- Alia visão de processamento geral com recursos de processamento de sinais
- Thumb®-2 suporta instruções de 16/32-bit para melhorar desempenho ou consumo de potência
- Melhora manipulação de interrupções
- 2009 ARM® Cortex M0
- 2012 Cortex-M0+



Nova família ARM

- ARM Cortex M0+
 - Arquitetura ARMv6-M
 - Voltado para uso de C
 - Nested Vectored Interrupt Controller (NVIC) + Wake up Interrupt Controller (WIC)
 - Unidade de proteção de memória (MPU)
 - Debug simplificado



- Cerca de 56 instruções
- Maior parte de 16 bits


MOV < c > < Rd > , < Rm >

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	1	0	D		R	m			Rd	


- Registradores de 32 bits
- Multiplicador 32x32



- Nested Vectored Interrupt Controller (NVIC)
 - Interrupções dentro de interrupções Nested interrupt handling



Depuração / emulação




Kits de desenvolvimento

- Kit de desenvolvimento FRDM-KL25Z da empresa NXP Freescale
- Placa de propósito geral
- Visa mercado de automação e eletrônica




Kit FRDM-KL25Z

- CPU ARM Cortex M0+ modelo KL2x, mais especificamente MKL25Z128VLK4
- Tamanho e conexões compatíveis com Arduino




Kit FRDM-KL25Z



Software

Keil ARM


Mesma interface Keil uVision



Software

Keil ARM


- Detalhes da instalação
 - Além da ferramenta instalar pacotes
 - No caso instalar plataforma NXP KL2x
 - CMSIS Core
 - Device Startup




Software

Keil ARM

- Detalhes do projeto
 - Além do arquivo C adicionar módulos dos pacotes instalados
 - No caso instalar
 - Compilador
 - Middleware
 - CMSIS



GPIO
 General-purpose (Digital!) Input and Output




GPIO

Direção PDDR

Registradores especiais Escrita + PDOR set, reset, toggle

Leitura PDIR



Define velocidade, consumo de energia, A ou D pra cada pino

GPIORegistradores

especiais

escrita set,


reset,

toggle, leitura direção

Absolute address (hex)	Register name	Width (in bits)
400F_F000	Port Data Output Register (GPIOA_PDOR)	32
400F_F004	Port Set Output Register (GPIOA_PSOR)	32
400F_F008	Port Clear Output Register (GPIOA_PCOR)	32
400F_F00C	Port Toggle Output Register (GPIOA_PTOR)	32
400F_F010	Port Data Input Register (GPIOA_PDIR)	32
400F_F014	Port Data Direction Register (GPIOA_PDDR)	32

GPIO – Configuração individual por pino

habilita interrupção



Registrador PCR **Port Control** Register

MUX (bits 10-8)	Configuration
000	Pin disabled (analog)
001	Aternative 1 – GPIO
010	Alternative 2
011	Alternative 3
100	Alternative 4
101	Alternative 5
110	Alternative 6
111	Alternative 7

down

- GPIOs
- Dois modos de acesso:
 - GPIO
 - Acesso normal
 - FGPIO
 - Acesso rápido
- Ambos atuam sobre a mesma porta, mas usam endereços diferentes (GPIOx vs FGPIOx)
 - Ex:

```
GPIOB_PTOR = 1;
```


```
FGPIOB_PTOR = 1;
```

- Controle de energia
- O módulo SIM (system integration module) provê controle do sistema e configuração do chip

Register name	Width (in bits)	Access	Reset value
System Options Register 1 (SIM_SOPT1)	32	R/W	See section
SOPT1 Configuration Register (SIM_SOPT1CFG)	32	R/W	0000_0000h
System Options Register 2 (SIM_SOPT2)	32	R/W	0000_0000h
System Options Register 4 (SIM_SOPT4)	32	R/W	0000_0000h
System Options Register 5 (SIM_SOPT5)	32	R/W	0000_0000h
System Options Register 7 (SIM_SOPT7)	32	R/W	0000_0000h
System Device Identification Register (SIM_SDID)	32	R	See section
System Clock Gating Control Register 4 (SIM_SCGC4)	32	R/W	F000_0030h
System Clock Gating Control Register 5 (SIM_SCGC5)	32	R/W	0000_0180h
System Clock Gating Control Register 6 (SIM_SCGC6)	32	R/W	0000_0001h
System Clock Gating Control Register 7 (SIM_SCGC7)	32	R/W	0000_0100h
System Clock Divider Register 1 (SIM_CLKDIV1)	32	R/W	See section
Flash Configuration Register 1 (SIM_FCFG1)	32	R/W	See section
Flash Configuration Register 2 (SIM_FCFG2)	32	R	See section
Unique Identification Register Mid-High (SIM_UIDMH)	32	R	See section
Unique Identification Register Mid Low (SIM_UIDML)	32	R	See section
Unique Identification Register Low (SIM_UIDL)	32	R	See section
COP Control Register (SIM_COPC)	32	R/W	0000_000Ch
Service COP Register (SIM_SRVCOP)	32	W	0000_0000h

- TIMERS
- Arquitetura prevê modelos de timers voltados para diferentes aplicações, por isso disponibiliza diversas opções
 - TPM
 - PIT
 - LPTMR
 - Real-Time Clock

- TPM Timer/PWM Module
 - Contador de 16 bits
 - Prescaler até 128
 - Se conecta a pinos de I/O
 - Suporta captura
 - Pode ser usado para gerar PWM
 - Modos:
 - Set
 - Clear
 - toogle
 - Pode ser usado para interrupções




- TPM Timer/PWM Module
 - CMOD: seleciona clock interno ou externo
 - CPWMS: contador up (0) ou up / down (1)

```
Modo Up: 0, 1, 2, ... MOD, 0/Overflow, 1, 2, ... MOD
Modo Up/down: 0, 1, 2, ... MOD, MOD-1/Interrupt,
MOD-2, ... 2, 1, 0, 1, 2, ...
```


MOD: valor de 16 bits (modulo)

Overflow ao atingir MOD

• Modo Up :




• Modo Up/down :



Registradores por timer/canal


Absolute address (hex)	Register name	Width (in bits)	Access	Reset value
4003_8000	Status and Control (TPM0_SC)	32	R/W	0000_0000h
4003_8004	Counter (TPM0_CNT)	32	R/W	0000_0000h
4003_8008	Modulo (TPM0_MOD)	32	R/W	0000_FFFFh
4003_800C	Channel (n) Status and Control (TPM0_C0SC)	32	R/W	0000_0000h
4003_8010	Channel (n) Value (TPM0_C0V)	32	R/W	0000_0000h
4003_8014	Channel (n) Status and Control (TPM0_C1SC)	32	R/W	0000_0000h
4003_8018	Channel (n) Value (TPM0_C1V)	32	R/W	0000_0000h
4003_801C	Channel (n) Status and Control (TPM0_C2SC)	32	R/W	0000_0000h
4003_8020	Channel (n) Value (TPM0_C2V)	32	R/W	0000_0000h
4003_8024	Channel (n) Status and Control (TPM0_C3SC)	32	R/W	0000_0000h
4003_8028	Channel (n) Value (TPM0_C3V)	32	R/W	0000_0000h
4003_802C	Channel (n) Status and Control (TPM0_C4SC)	32	R/W	0000_0000h
4003_8030	Channel (n) Value (TPM0_C4V)	32	R/W	0000_0000h
4003_8034	Channel (n) Status and Control (TPM0_C5SC)	32	R/W	0000_0000h
4003_8038	Channel (n) Value (TPM0_C5V)	32	R/W	0000_0000h
4003_8050	Capture and Compare Status (TPM0_STATUS)	32	R/W	0000_0000h
4003_8084	Configuration (TPM0_CONF)	32	R/W	0000_0000h

Registrador de status e controle




- TPM Timer/PWM Module
 - No caso de captura o valor instantaneo do contador é armazenado no registrador CnV correspondente


Registrador de status e controle por canal



CPWMS	MSnB:MSnA	ELSnB:ELSnA	Mode	Configuration		
Х	00	00	None	Channel disabled		
Х	01/10/11	00	Software compare	Pin not used for LPTPM		
0	00	01	Input capture	Capture on Rising Edge Only		
		10		Capture on Falling Edge Only		
		11		Capture on Rising or Falling Edge		
	01	01	Output compare	Toggle Output on match		
		10		Clear Output on match		
		11		Set Output on match		
	10	10	Edge-aligned PWM	High-true pulses (clear Output on match, set Output on reload)		
		X1		Low-true pulses (set Output on match, clear Output on reload)		
	11	10	Output compare	Pulse Output low on match		
		X1		Pulse Output high on match		
1	10	10	Center-aligned PWM	High-true pulses (clear Output on match-up, set Output on match- down)		
		X1		Low-true pulses (set Output on match-up, dear Output on match- down)		

- TPM Timer/PWM Module
 - No caso de saida gera mudança de pino quando o valor do contador for igual ao registrador CnV






Registrador de configuração

TPM = 8/3 freq da CPU

Selected source



			[]	00.00.00
		'	0000	External trigger pin input (EXTRG_IN)
			0001	CMP0 output
			0010	Reserved
	Peripheral bus controller 0		0011	Reserved
	Controller o		0100	PIT trigger 0
	Register		0101	PIT trigger 1
	access		0110	Reserved
	<u> </u>		0111	Reserved
			1000	TPM0 overflow
	TDM	Module signals	1001	TPM1 overflow
Other peripherals	TPM	←	1010	TPM2 overflow
			1011	Reserved
		J	1100	RTC alarm
			1101	RTC seconds
			1110	LPTMR trigger
			1111	Reserved

- TPM Timer/PWM Module
 - Importante configurar pino

	80 LQFP	64 LQFP	48 QFN	32 QFN	Pin Name	Default	ALT0	ALT1	ALT2	ALT3	ALT4	ALT5	ALT6	ALT7
1	13	9	7	-	PTE20	ADC0_DP0/ ADC0_SE0	ADC0_DP0/ ADC0_SE0	PTE20		TPM1_CH0	UARTO_TX			
	14	10	8	-	PTE21	ADC0_DM0/ ADC0_SE4a	ADC0_DM0/ ADC0_SE4a	PTE21		TPM1_CH1	UARTO_RX			
	15	11	-	-	PTE22	ADC0_DP3/ ADC0_SE3	ADC0_DP3/ ADC0_SE3	PTE22		TPM2_CH0	UART2_TX			
	16	12	-	-	PTE23	ADC0_DM3/ ADC0_SE7a	ADC0_DM3/ ADC0_SE7a	PTE23		TPM2_CH1	UART2_RX			

Exemplo

- Desenvolver programa que pisque o LED vermelho da placa a uma frequencia de 4Hz
- Usar timer TPM 0 para garantir temporização
- Detalhes da placa no manual