## <u>제 10장 Part-1</u>


## 덧셈과 뺄셈 (Addition and Substraction)

#### • 기본 컴퓨터의 데이터 형식

- 부호절대값으로 표시된 고정소수점 이진 데이터 (34: 0 0100010)
- 부호화된 2의 보수로 표현되는 고정소수점 이진 데이 터 (-34: 1 1011110)
- 부동소수점 이진 데이터 (0.34\*10^2: 0 0100010 00000010)
- 이진화된 십진수(BCD) 데이터 (1264: 0001 0010 0110 1000)

#### • 부호절대값 데이터를 이용한 덧셈과 뺄셈

		Subt	ract Magnitudes	
Operation	Add Magnitudes	When $A > B$	When $A < B$	When A = B
(+A) + (+B)	+(A + B)			
(+A) + (-B)	•	+(A-B)	-(B-A)	+(A-B)
(-A) + (+B)		-(A-B)	+(B-A)	+(A-B)
(-A) + (-B)	-(A+B)			
(-A) + (-B) (+A) - (+B)	•	+(A-B)	-(B-A)	+(A-B)
(+A) - (-B)	+(A + B)			
(-A) - (+B)	-(A + B)			
(-A) - (+B) (-A) - (-B)		-(A-B)	+(B-A)	+(A-B)




#### • 하드웨어 구성

- 덧셈 알고리즘
- 뺄셈 알고리즘


- 부호의 비교
  - XOR에 의해 비교
    - 0:동일 부호
    - 1 : 다른 부호
  - 오버플로우의 처리 필요
    - 같은 부호 연산 : YES
    - 다른 부호 연산 : NO
- 절대값의 비교
  - A < B, A > B 인 경우의 처리

Ο



- Figure 10-2 Flowchart for add and subtract operation
- 부호가 있는 2의 보수 데이터를 이용한 덧셈과 뺄셈○ 하드웨어 구조
  - A -> AC reg, B -> BR reg.

0






Figure 10-4 Algorithm for adding and subtracting numbers in signed-2's complement representation.

- 덧셈/뺄셈 알고리즘
  - 오버플로우의 조사 V <- Overflow

## <u>제 10장 Part-2</u>

• 설명을 잘하는 인도유튜버

https://www.youtube.com/watch?
v=B2bKdGf1Qoc&list=PLgBlB7BVKQmg 8dTZOkHBSj4
WDRgZ4vX&index=17


## 곱셈 알고리즘 (Multiplication Algorithm)


- 곱셈의 원리
  - 연속적인 시프트와 덧셈으로 구성


• 하드웨어 구성

- A -> AC (계산값) B -> 피승수
- Q -> 승수
- SC -> 시퀀스 카운터(5번 쉬프트하면서 덧셈해야 하니까)
- A\_s, B\_s, Q\_s -> 부호 비트
- EAQ -> 결과값

Figure 10-5 Hardware for multiply operation.








Multiplicand B = 10111	E	A	Q	SC
Multiplier in Q Qn = 1; add B	0	00000 10111	10011	101
First partial product Shift right EAQ	0	10111 01011	11001	100
Qn = 1; add B Second partial product	1	10111 00010		
Shift right EAQ	0	10001	01100	011
Qn = 0; shift right EAQ	0	01000	10110	010
Qn = 0; shift right EAQ	0	00100	01011	001
Qn = 1; add B Fifth partial product	0	10111 11011		
Shift right EAQ	0	01101	10101	000

Final product in AQ 0110110101



#### • Booth의 곱셈 알고리즘

- 부호가 있는 2의 보수로 표현된 정수에 대한 곱셈 수 행
- 승수값이 0인 경우 -> 시프트만 수행
- 2^k ~ 2^M 까지의 값이 1인 경우 -> 2^(k+1) 2^m 과 동등하게 취급


#### • 하드웨어 구성

0

• Q\_(n+1): 승수의 두 비트 비교

- 승수 비트가 1인 경우
- 승수 비트가 0인 경우

Figure 10-7 Hardware for Booth algorithm.



#### • Booth의 곱셈 알고리즘 수행 예

0





Figure 10-8 Booth algorithm for multiplication of signed-2's complement

0


TABLE 10-3 Example of Multiplication with Booth Algorithm

$Q_n Q_{n+1}$	BR = 10111 $\overline{BR} + 1 = 01001$	AC	QR	$Q_{n+1}$	sc
	Initial	00000	10011	0	101
1 0	Subtract BR	01001			
		01001			
	ashr	00100	11001	1	100
1 1	ashr	00010	01100	1	011
0 1	Add BR	10111			
		11001			
	ashr	11100	10110	0	010
0 0	ashr	11110	01011	0	001
1 0	Subtract BR	01001			
		00111			
	ashr	00011	10101	1	000
				_	




- 배열 승산기
  - 조합회로에 의한 논리곱 마이크로연산 수행
  - 2 \* 2 배열 승산기

0



○ 4 \* 3 배열 승산기

0



# <u>제 10장 Part-3</u>

# 나눗셈 알고리즘 (Division Algorithm)

- 이진 나눗셈
  - 하드웨어는 곱셈과 동일
  - 나눗셈 오버플로우의 처리
- 나눗셈의 처리


Figure 10-11	Example of binary division.
--------------	-----------------------------

Divisor:	11010	Quotient = $Q$
B = 10001	)0111000000 01110 011100 - <u>10001</u>	Dividend = $A$ 5 bits of $A < B$ , quotient has 5 bits 6 bits of $A > B$ Shift right $B$ and subtract: enter 1 in $Q$
	-010110 <u>10001</u>	7 bits of remainder $> B$ Shift right B and subtract; enter 1 in Q
	001010 010100 <u>10001</u>	Remainder $< B$ ; enter 0 in $Q$ ; shift right $B$ Remainder $> B$ Shift right $B$ and subtract; enter 1 in $Q$
	000110 00110	Remainder < B; enter 0 in Q Final remainder

Divisor <i>B</i> = 10001,		$\bar{B}$ + 1 = 0111	1	
	E.	A	Q	sc
Dividend: shl $EAQ$ add $\overline{B} + 1$	0	01110 11100 <u>01111</u>	00000 00000	5
E = 1 Set $Q_n = 1$ shl $EAQ$ Add $\overline{B} + 1$	1 1 0	01011 01011 10110 01111	00001 00010	4
E = 1 Set $Q_n = 1$ shi $EAQ$ Add $\overline{B} + 1$	1 1 0	00101 00101 01010 01111	00011 00110	3
$E = 0$ ; leave $Q_n = 0$ Add $B$	0	11001 10001	00110	2
Restore remainder shl $EAQ$ Add $\overline{B} + 1$	1 0	01010 10100 <u>01111</u>	01100	2
E = 1 Set $Q_n = 1$ shl $E\underline{A}\underline{Q}$ Add $\overline{B} + 1$	1 1 0	00011 00011 00110 01111	01101 11010	1
$E = 0$ ; leave $Q_n = 0$ Add $B$	0	10101 10001	11010	
Restore remainder Neglect E	1	00110	11010	0
Remainder in A:		00110	11010	

Figure 10-12 Example of binary division with digital hardware.

• 하드웨어 알고리즘



# 부동 소수점 산술 연산 (Floating-Point Arthmetic Operations)

- 숫자의 표현
  - M x r^n / r: Radix
- 레지스터 구성

- 덧셈/뺄셈 알고리즘
  - 1.0인지의 여부 조사
  - 2. 가수의 위치 조정
  - 3. 가수의 덧셈/뺄셈
  - 4. 결과의 정규화





Figure 10-15 Addition and subtraction of floating-point numbers.

- 곱셈 알고리즘
  - 0의 확인
  - 지수의 덧셈
  - 가수의 곱셈
  - 결과의 정규화

Figure 10-16 Multiplication of floating-point numbers.



- 나눗셈 알고리즘
  - 0 의 확인
  - 레지스터 초기화
  - 부호의 결정
  - 피젯수 위치 조정
  - 지수의 뺄셈
  - 가수의 나눗셈




Figure 10-17 Division of floating-point numbers

# 십진 산술 장치 (Decimal Arithmetic Unit)

• BCD 가산기

•

		BCD Sum				Binary Sum				
Decima	<i>S</i> 1	S2	54	S <sub>8</sub>	c	Zı	Z <sub>2</sub>	Z4	Z <sub>8</sub>	K
0	0	0	0	0	0	0	0	0	0	0
1	1	0	0	0	0	1	0	0	0	0
2	0	1	0	0	0	0	1	0	0	0
3	1	1	0	0	0	1	1	0	0	0
4	0	0	1	0	0	0	0	1	0	0
5	1	0	1	0	0	1	0	1	0	0
6	0	1	1	0	0	0	1	1	0	0
7	1	1	1	0	0	1	1	1	0	0
8	0	0	0	1	0	0	0	0	1	0
9	1	0	0	1	0	1	0	0	1	0
10	0	0	0	0	1	0	1	0	1	0
11	1	0	0	0	1	1	1	0	1	0
12	0	1	0	0	1	0	0	1	1	0
13	1	1	0	0	1	1	0	1	1	0
14	0	0	1	0	1	0	1	1	1	0
15	1	0	1	0	1	1	1	1	1	0
16	0	1	1	0	1	0	0	0	0	1
17	1	1	1	0	1	1	0	0	0	1
18	0	0	0	1	1	0	1	0	0	1
19	1	0	0	1	1	1	1	0	0	1

Figure 10-18 Block diagram of BCD adder.

Addend Augend

4-bit binary adder


4-bit binary adder

4-bit binary adder

- BCD 감산기
  - M 비트에 의한 연산 전환
  - BCD 9의 보수 회로 구현

 $x_1 = B_1 M' + B_1' M$   $x_2 = B_2$   $x_4 = B_4 M' + (B_4' B_2 + B_4 B_2') M$   $x_8 = B_8 M' + B_8' B_4' B_2' M$ 

Figure 10-19 One stage of a decimal a



# 십진 산술 연산 (Decimal Arthmetic Operations)

• 덧셈과 뺄셈

0

• 십진 산술 마이크로 연산 기호

TABLE 10 F	Destroy Astalogosts	Microoperation Symbols
TABLE 10-5	Decimal Arithmetic	Microoperation Symbols

Symbolic Designation	Description			
$A \leftarrow A + B$	Add decimal numbers and transfer sum into A			
$A \leftarrow A + \overline{B} + 1$	9's complement of B Content of A plus 10's complement of B into A			
$Q_{L} \leftarrow Q_{L} + 1$ dshr $A$	Increment BCD number in $Q_L$ Decimal shift-right register $A$			
dshl A	Decimal shift-left register A			

Figure 10-20 Three ways of adding decimal numbers.

### • 3가지 십진 연산 장치

