

版本

更新记录	文档名	实验指导书_lab2		
	版本号	0.3		
	创建人	计算机组成原理教学组		
	创建日期	2017/10/18		
更新历史				
序号	更新日期	更新人	版本号	更新内容
1	2017/10/8	吕昱峰	0.1	初版,单周期 CPU 取指译码实验
2	2018/10/8	吕昱峰	0.2	重新补充译码的理解细节。
3	2019/11/14	吕昱峰	0.3	调整存储器部分至实验 2
4	2024/4/11	陈昭睿	0.4	修改为riscv指令集取指译码

文档错误反馈: 本文档经多版本迭代,但由于作者精力能力有限,其中出现错误请联系:

20194238@cqu.edu.cn

1 实验二 存储器与控制器实验(单周期 CPU 取指译码)

本次实验开始涉及 RISC-V 架构 CPU 的设计,其中涵盖 CPU 在流水线设计中所分割的两个阶段,以下为实验概述:

RISC-V 架构 CPU 的传统流程可分为取指、译码、执行、访存、回写 (Instruction Fetch, Decode, Execution, Memory Request, Write Back), 五阶段。实验一完成了执行阶段的 ALU 部分,并进行了简单的访存实验, 本实验将实现取指、译码两个阶段的功能。

在进行本次实验前,你需要具备以下实验环境及基础能力:

1. 了解 Xilinx Block Memory Generator IP 的使用
2. 了解数据通路、控制器的概念

1.1 实验目的

1. 了解随机存取存储器 RAM 的原理;
2. 掌握调用 Xilinx 库 IP(Block Memory Generator) 实例化 RAM 的方法;
3. 掌握单周期 CPU 各个控制信号的作用和生成过程。
4. 掌握单周期 CPU 控制器的工作原理及其设计方法。
5. 理解单周期 CPU 执行指令的过程。;
6. 掌握取指、译码阶段数据通路、控制器的执行过程。

1.2 实验设备

1. 计算机 1 台 (尽可能达到 8G 及以上内存);
2. Nexys4 DDR 实验开发板;
3. Xilinx Vivado 开发套件 (2019.1 版本)。

1.3 实验任务

1.3.1 实验要求

图1为本次实验所需完成内容的原理图，依据取指、译码阶段的需求，分别需要实现以下模块：




图 1: 取指译码原理图

1. PC。D 触发器结构,用于储存 PC(一个周期)。需实现 2 个输入,分别为 *clk*, *rst*, 分别连接时钟和复位信号;需实现 2 个输出,分别为 *pc*, *inst_ce*, 分别连接指令存储器的 *addra*, *ena* 端口。其中 *addra* 位数依据 coe 文件中指令数定义;
2. 加法器。用于计算下一条指令地址,需实现 2 个输入,1 个输出,输入值分别为当前指令地址 *PC*、*32'h4*;
3. Controller。其中包含两部分:
 - (a). *main_control*。负责判断指令类型,并生成相应的控制信号。需实现 1 个输入,为指令 *inst* 的低 7 位 *op*, 输出分为 2 部分,控制信号有多个,可作为多个输出,也作为一个多位输出,具体参照 3 进行设计; *aluop*, 传输至 *alu_control*, 使 *alu_control* 配合 *inst* 其他位 *funct*, 进行 ALU 模块控制信号的译码。
 - (b). *alu_control*。负责 ALU 模块控制信号的译码。需实现 2 个输入,1 个输出,输入分别为 *funct*, *aluop*; 输出位 *alucontrol* 信号。
 - (c). 除上述两个组件,需设计 *controller* 文件调用两部分,对应实现 *op*, *funct* 输入信号,并传入调用模块;对应实现控制信号及 *alucontrol*, 并连接至调用模块相应端口。
4. 指令存储器。使用 Block Memory Generator IP 构造。(参考 2)

注意: Basic 中 Generate address interface with 32 bits 选项不选中; PortA Options 中 Enable Port Type 选择为 Use ENA Pin

1.3.2 实验步骤

1. 创建PC 模块
2. 创建main_control, alu_control 模块
3. 创建Controller, 调用main_control, alu_control
4. 使用Block Memory, 导入coe 文件
5. 自定义顶层文件, 连接相关模块
6. 自行编写 Testbench 仿真文件 · 时钟周期设为 10ns · 每个时钟周期输入地址 Address + 4 · 捕获输出信号并打印在控制台。

打印格式: instruction: 32'h00000000, memread: 1, memwrite: 0,

1.4 实验环境

以下表格中红色部分需自行实现, 黑色部分于实验发布包中提供。

-top.v	设计顶层文件, 参照图1将各模块连接。
-pc.v	D 触发器结构。输入为下一条指令地址, 输出为当前指令地址。
-ram.ip	RAM IP, 通过 Block memory generator 进行实例化。
-controller.v	控制器模块, 本次实验重点。
-maincontrol.v	Main decoder 模块, 负责译码得到各个组件的控制信号。
-alucontrol.v	ALU Decoder 模块, 负责译码得到 ALU 控制信号。
-display.v	七段数码管显示模块文件, 已提供。
-seg7.v	七段数码管显示模块组成文件, 已提供。

表 2: 实验文件树

2 调用 Xilinx 库 Block Memory Generator 方法

2.1 新建工程

新建一个工程 data_ram, 参考文档“A04_Vivado 使用说明”:




图 2: 新建工程

2.2 新建 IP

IP 核查找路径: Flow Navigator->IP Catalog->Vivado Repository ->Basic Elements->Memory Elements->Block Memory Generator




图 3: 查找 IP

或者 Flow Navigator->IP Catalog, 在搜索栏直接搜索 Block Memory Generator




图 4: 搜索 Block Memory Generator

2.3 设置 RAM 参数

Block Memory Generator 共有四类设置,分别为 Basic、端口设置、其他设置、Summary:




图 5: Basic

其中Basic 需要设置存储器类型,Interface Type 需选择 Native,选中 Generate address interface with 32bits,将地址长度设置为 32 位, Memory Type 根据实验要求选择,其他选项无需设置。

端口设置需要设置数据字宽度及阵列深度, 根据实验要求, 字宽均为 32 位, 阵列深度需根据需求自定义, 但不可超过 155520 字。

写数据端口默认开启写使能,读数据端口默认不开启,可根据自己需求选择 Enable Port Type。




图 6: 端口设置

2.4 设置初始化数据




图 7: 设置初始化数据

其他设置主要用于加载 coe 文件，在图 7 中，需要勾选“Load Init File”，并选中需要装载的初始化文件 (.coe 文件)。`.coe` 文件为 Vivado 中存储器初始化文件，其格式如下：

```
1 memory_initialization_radix = 16;
2 memory_initialization_vector =
3 24010001
4 00011100
```

第一行指定了初始化数据格式，此处为 16 进制，也可以设置为 2 进制。第二行说明从第三行开始为初始化的数据向量，由于宽度为 32 位，故一个初始化向量为 32 位数据。初始化向量之间必须用空格或换行符隔开，此处使用换行符，故一行为一个初始化向量。初始化数据会从 RAM 中的 0 地址处开始依次填充。当初始化数据格式设置为 2 进制时，后续的初始化向量需要用二进制编写。

这里只需要注意一个问题，Fill Remaining Memory Locations 需要选中，以防读数据操作时，地址超过 coe 文件已有数据范围，导致异常。

3 实验原理

3.1 取指阶段原理




图 8: 取指示意图

如图 8所示, PC 为 32bit(1 word) 的寄存器,其存放指令地址,每条指令执行完毕后,增加 4,即为下一条指令存放地址。指令地址传入指令存储器,即可取出相应地址存放的指令。

需要注意的是, RISC-V 架构中,采用字节读写, 1 32bit word = 4 byte, 故需要地址 +4 来获取下一条指令。

3.2 指令译码原理

	31	25	24	20	19	15	14	12	11	7	6	0
R	funct7		rs2		rs1		funct3		rd		opcode	
I	imm[11:0]				rs1		funct3		rd		opcode	
I*	funct7		imm[4:0]		rs1		funct3		rd		opcode	
S	imm[11:5]		rs2		rs1		funct3		imm[4:0]		opcode	
B	imm[12 10:5]		rs2		rs1		funct3		imm[4:1 11]		opcode	
U	imm[31:12]								rd		opcode	
J	imm[20 10:1 11 19:12]								rd		opcode	

Immediates are sign-extended to 32 bits, except in I* type instructions

图 9: RISC-V 指令原理图

如图 9所示, 32 位 RISC-V 指令在不同类型指令中分别有不同结构。但 [6:0] 表示的 opcode,

以及[14:12]、[31:25]表示的 funct，为译码阶段明确指令控制信号的主要字段。表 3为 opcode 及 funct 识别得到的部分信号，详细信号表参照课本及课堂 ppt。

opcode	ALUOp	Operation	Function field	ALU function	ALU control
ld	00	load register	xxxxxxxxxx	ADD	0001
sd	00	store register	xxxxxxxxxx	ADD	0001
branch	01	BEQ	xxxxxxx000	SUB	0010
arith.	10	ADD[I]	0000000000	ADD	0001
		SUB	0100000000	SUB	0010
		AND[I]	0000000111	AND	0011
		OR[I]	0000000110	OR	0100
		XOR[I]	0000000100	XOR	0101
		SLL[I]	0000000001	SLL	0110
		SRL[I]	0000000101	SRL	0111
		SRA[I]	0100000101	SRA	1000
		SLT[I]	0000000010	SLT	1001

表 3: 译码控制信号

3.3 控制器实现原理




图 10: 单周期数据通路

由图 10可知，控制器输出的控制信号，用于控制器件的使能和多路选择器的选择，因此，根据不同指令的功能分析其所需要路径，即可得到信号所对应的值。在此之前，参照表 4对各个控制信号的含义进行理解。

信号	含义
MemRead	是否需要读数据寄存器
MemWrite	是否需要写数据存储器
ImmSel	选择立即数扩展方式
AluSrc	送入 ALU B 端口的值是立即数的32 位扩展/寄存器堆读取的值
RegSrc	写回的数据是来自数据存储器还是ALU运算结果
RegWrite	是否需要写寄存器堆
Branch	是否为 branch 指令,且满足branch 的条件
alucontrol	ALU 控制信号,代表不同的运算类型

表 4: 信号含义

分析数据通路图,判断指令是否需要写寄存器、访存等等操作,以产生相应的控制信号。下面给出参考信号表:

op	Inst[6:0]	Branch	MemRead	RegSrc	MemWrite	ALUOp	ALUSrc	RegWr.	ImmSel
add	7'h33	1'b0	1'b0	1'b0	1'b0	2'b10	1'b0	1'b1	*
addi	7'h13	1'b0	1'b0	1'b0	1'b0	2'b10	1'b1	1'b1	I
sub	7'h33	1'b0	1'b0	1'b0	1'b0	2'b10	1'b0	1'b1	*
and	7'h33	1'b0	1'b0	1'b0	1'b0	2'b10	1'b0	1'b1	*
andi	7'h13	1'b0	1'b0	1'b0	1'b0	2'b10	1'b1	1'b1	I
or	7'h33	1'b0	1'b0	1'b0	1'b0	2'b10	1'b0	1'b1	*
ori	7'h13	1'b0	1'b0	1'b0	1'b0	2'b10	1'b1	1'b1	I
xor	7'h33	1'b0	1'b0	1'b0	1'b0	2'b10	1'b0	1'b1	*
xori	7'h13	1'b0	1'b0	1'b0	1'b0	2'b10	1'b1	1'b1	I
sll	7'h33	1'b0	1'b0	1'b0	1'b0	2'b10	1'b0	1'b1	*
slli	7'h13	1'b0	1'b0	1'b0	1'b0	2'b10	1'b1	1'b1	I
srl	7'h33	1'b0	1'b0	1'b0	1'b0	2'b10	1'b0	1'b1	*
srli	7'h13	1'b0	1'b0	1'b0	1'b0	2'b10	1'b1	1'b1	I
sra	7'h33	1'b0	1'b0	1'b0	1'b0	2'b10	1'b0	1'b1	*
srai	7'h13	1'b0	1'b0	1'b0	1'b0	2'b10	1'b1	1'b1	I
slt	7'h33	1'b0	1'b0	1'b0	1'b0	2'b10	1'b0	1'b1	*
slti	7'h13	1'b0	1'b0	1'b0	1'b0	2'b10	1'b1	1'b1	I
LW	7'h03	1'b0	1'b1	'b1	1'b0	2'b00	1'b1	1'b1	I
SW	7'h23	1'b0	1'b0	*	1'b1	2'b00	1'b1	1'b0	S
BEQ	7'h63	1'b1	1'b0	*	1'b0	2'b01	1'b0	1'b0	B

表 5: 控制信号译码