Somador/Subtrator de 8 Bits em VHDL

Introdução

Este documento descreve o desenvolvimento de um **somador/subtrator** de 8 bits utilizando VHDL. Os operandos A e B são representados por vetores de 8 bits (std_logic_vector).

Especificações

- Operação de subtração: O subtrator utilizará complemento de dois.
- Tamanho dos operandos: A e B terão 8 bits.
- Descrição estrutural: O projeto utilizará uma descrição estrutural com módulos reusáveis, como um somador completo de 1 bit.

Para esse somador, temos:

A soma é calculada como o XOR das três entradas A, $B \in C_{in}$:

$$S = A \oplus B \oplus C_{\text{in}}$$

O carry out é gerado quando pelo menos duas das três entradas são 1:

$$C_{\text{out}} = (A \cdot B) + (A \cdot C_{\text{in}}) + (B \cdot C_{\text{in}})$$

```
Sum : out STD_LOGIC;
Cout : out STD_LOGIC
);
end full_adder;

architecture Behavioral of full_adder is
begin
Sum <= A xor B xor Cin;
Cout <= (A and B) or (B and Cin) or (A and Cin);
end Behavioral;
```

Entidade do Somador/Subtrator

Arquitetura

```
architecture Structural of add_sub_8bit is

signal B_inverted : STD_LOGIC_VECTOR(7 downto 0);
signal carry : STD_LOGIC_VECTOR(7 downto 0);

begin
-- Inverte B se Sub = '1'
B_inverted <= B xor (Sub & Sub &
```


```
-- Inst ncias dos somadores completos
      FAO: entity work.full_adder port map (
           A \Rightarrow A(0),
           B => B_inverted(0),
           Cin => Sub,
           Sum => Sum(0),
           Cout => carry(0)
      );
17
      FA1: entity work.full_adder port map (
           A => A(1),
           B => B_inverted(1),
21
           Cin => carry(0),
22
           Sum => Sum(1),
           Cout => carry(1)
      );
26
      FA2: entity work.full_adder port map (
27
           A \Rightarrow A(2),
28
           B => B_inverted(2),
           Cin => carry(1),
           Sum => Sum(2),
           Cout => carry(2)
      );
33
34
      FA3: entity work.full_adder port map (
           A \Rightarrow A(3),
           B => B_inverted(3),
           Cin => carry(2),
38
           Sum => Sum(3),
39
           Cout => carry(3)
40
      );
      FA4: entity work.full_adder port map (
43
           A \Rightarrow A(4),
           B => B_inverted(4),
45
           Cin => carry(3),
46
           Sum => Sum(4),
           Cout => carry(4)
      );
49
50
51
      FA5: entity work.full_adder port map (
           A \Rightarrow A(5),
52
```

```
B \Rightarrow B_{inverted}(5),
53
           Cin => carry(4),
54
           Sum => Sum(5),
           Cout => carry(5)
       );
57
58
       FA6: entity work.full_adder port map (
           A => A(6),
60
           B => B_inverted(6),
61
           Cin => carry(5),
           Sum => Sum(6),
63
           Cout => carry(6)
64
       );
65
66
       FA7: entity work.full_adder port map (
67
           A \Rightarrow A(7),
           B => B_inverted(7),
69
           Cin => carry(6),
70
           Sum => Sum(7),
           Cout => Cout
72
       );
  end Structural;
```


Plano de Simulação e Testes

Para validar o funcionamento do sistema, foram realizados testes considerando as seguintes situações:


0.1 Caso 1: Soma de dois números positivos




0.2 Caso 2: Soma com carry



0.3 Caso 3: Subtração de um número menor por um maior



0.4 Caso 4: Operações com overflow



Conclusão

Com os resultados dos testes, podemos ver que o sistema funciona conforme o esperado.