Projeto e Plano de Simulação Circuito HexaTo7Seg em VHDL

November 28, 2024

1. Projeto no Papel (Proj)

1 Descrição do Projeto

A entidade HexaTo7Seg recebe uma entrada hex_input de 16 bits e gera uma saída seg_output de 28 bits, onde cada bloco de 7 bits representa um dos dígitos convertidos.

1.1 Diagrama de Blocos



1.2 Conversão de Hexadecimal para Binário

A conversão de números em formato hexadecimal para binário é simples, pois cada dígito hexadecimal corresponde a exatamente 4 bits binários. O processo de conversão pode ser realizado substituindo cada caractere hexadecimal pelo seu valor binário equivalente, conforme mostrado na tabela a seguir:

Hexadecimal	Binário	Descrição
0	0000	Zero em hexadecimal
1	0001	Um em hexadecimal
2	0010	Dois em hexadecimal
3	0011	Três em hexadecimal
4	0100	Quatro em hexadecimal
5	0101	Cinco em hexadecimal
6	0110	Seis em hexadecimal
7	0111	Sete em hexadecimal
8	1000	Oito em hexadecimal
9	1001	Nove em hexadecimal
A	1010	Dez em hexadecimal
В	1011	Onze em hexadecimal
С	1100	Doze em hexadecimal
D	1101	Treze em hexadecimal
Е	1110	Quatorze em hexadecimal
F	1111	Quinze em hexadecimal

Table 1: Tabela de Conversão de Hexadecimal para Binário

1.3 Expressões Lógicas

- Mapeamento: A entrada hex_input é dividida em quatro nibbles de 4 bits. Cada nibble é convertido por meio da função HexTo7Seg.
- Exemplo de Conversão:

 $\texttt{hex_input} = "0010" \Rightarrow \texttt{seg_output} = "1101101" \quad \text{(Exibe o número 2)}$

1.4 Tabela Verdade para HexTo7Seg

Hex	Binário	a	b	c	d	e	f	\mathbf{g}	Representação
0	0000	1	1	1	1	1	1	0	0
1	0001	0	1	1	0	0	0	0	1
2	0010	1	1	0	1	1	0	1	2
3	0011	1	1	1	1	0	0	1	3
4	0100	0	1	1	0	0	1	1	4
5	0101	1	0	1	1	0	1	1	5
6	0110	1	0	1	1	1	1	1	6
7	0111	1	1	1	0	0	0	0	7
8	1000	1	1	1	1	1	1	1	8
9	1001	1	1	1	1	0	1	1	9
A	1010	1	1	1	0	1	1	1	A
b	1011	0	0	1	1	1	1	1	b
С	1100	1	0	0	1	1	1	0	С
d	1101	0	1	1	1	1	0	1	d
Е	1110	1	0	0	1	1	1	1	E
F	1111	1	0	0	0	1	1	1	F

Table 2: Tabela Verdade de Conversão Hexadecimal para Display de 7 Segmentos

3. Plano de Simulação (Sim)

Objetivo

Validar a correta conversão dos valores hexadecimais para a saída dos displays de 7 segmentos.

Cenários de Teste

Caso de Teste	Entrada	Saída	Esperada	Descrição
	(hex_input)	(seg_out	tput)	
Teste 1	1234	0110000	1101101	Entrada contendo os
		1111001	0110011	dígitos "1", "2",
				"3", "4"
Teste 2	3F2A	1111001	1000111	Entrada contendo os
		1101101	1110111	dígitos "3", "F",
				"2", "A"
Teste 3	Ed56	1001111	0111101	Entrada contendo os
		1011011	1011111	dígitos "E", "D",
				"5", "6"
Teste 4	AbCd	1110111	0011111	Entrada contendo os
		1001110	0111101	dígitos "A", "b",
				"C", "d"

Table 3: Cenários de Teste para o Conversor Hexadecimal

Critérios de Sucesso

O circuito deve ser capaz de converter corretamente os valores hexadecimais para a saída dos displays de 7 segmentos.