

Experiências de Laboratório de  
Fundamentos de Circuitos Digitais e  
Analógicos

2020

---

ETE102  
Fundamentos de Circuitos Digitais

## Parte I

# Experiências de Laboratório de Digitais



## EXPERIÊNCIA 1

### Painel Digital e *Protoboard*

## Objetivos

Familiarizar-se com o *Painel Digital* e com o *protoboard*. Obter maior rendimento nos demais experimentos em decorrência da maior familiarização com o painel e o *protoboard*.

## Painel Digital

O Painel Digital possui diversos elementos que auxiliam no ensaio experimental de circuitos digitais. Os painéis utilizados foram construídos na própria Mauá e existem dois modelos: o antigo e o novo. A figura 1 apresenta o modelo antigo e a figura 2, o novo.

Em ambos os modelos, dentre diversos elementos, notem-se os principais:

- *Protoboard* ao centro;
- fontes de tensão com pontos de +5 V, +12 V, -12 V e GND;
- chaves reversoras;
- botões com filtro de ruído;
- conjunto de LEDs;
- *displays*.




Figura 1: Painel Digital – modelo antigo.






Figura 2: Painel Digital – modelo novo.



(a) Exemplo de *protoboard*.



(b) Conexões internas.

Figura 3: *Protoboard*.

## ***Protoboard***

O *protoboard* constitui-se de uma base com diversos orifícios conectados internamente segundo um padrão.

Conforme observa-se na figura 3a, notam-se dois padrões:

- *Barramento em linha*, acima e abaixo da figura; e
- *barramento em coluna*, na região central.

A conexão interna dos orifícios de cada padrão apresenta-se conforme a figura 3b.

## **Uso do Painel Digital e do *Protoboard***

Monta-se o circuito no *protoboard* e os demais elementos do painel digital oferecem facilitadores para interação com tal circuito. Do *protoboard*,




Figura 4: Esquema elétrico de circuito para acender um LED.




Figura 5: Circuito para acender um LED conforme o esquema elétrico da figura 4. Com o uso do Painel Digital, ao invés de se ligar o conjunto de pilhas, a tensão de alimentação pode ser obtida da fonte do próprio painel.

essencialmente, utilizam-se os conectores tipo “barramento em linha” para sinais que são distribuídos ao longo do circuito montado, como será o caso da tensão de alimentação, e os conectores tipo “barramento em coluna” para as interconexões entre os diversos terminais dos componentes eletrônicos.

Como exemplo, considere-se o circuito da figura 4, o qual irá acender um LED por meio de uma tensão de alimentação.

A equivalente montagem no *protoboard* será feita conforme o apresentado na figura 5.

Maiores detalhes serão explanados pelos professores durante o experimento.


## Parte Experimental

Para a parte experimental, é aconselhado que os itens abaixo sejam realizados por todos os integrantes da equipe.


Note-se que as figuras apresentam ilustrações com base no modelo novo do Painel Digital, mas a proposta é semelhante e facilmente dedutível para o modelo antigo.

### Reconhecimento de Elementos do Painel Digital


1. Ligar duas chaves reversoras diretamente a dois LEDs, conforme sugerido pela figura. Comutar as chaves e observar os efeitos nos LEDs.




2. Ligar um dos botões, por meio de suas torres de acesso, a um dos LEDs e observar os efeitos para cada tipo de saída do botão (em cada torre).



3. Conectar o ponto de  $+5\text{ V}$  ( $V_{CC}$ ) aos diversos segmentos do *display*, um por vez.




4. Conectar o ponto GND (0 V) aos diversos LEDs, um por vez.




### Reconhecimento dos Blocos do *Protoboard*

1. Por meio do barramento em linha do *protoboard*, ligar o  $+5\text{ V}$  ( $V_{CC}$ ) a um segmento do *display*, conforme apontado pela figura. Note-se que o


ensaio considerará dois pontos distintos do *protoboard*. De acordo com a padronização, usar, preferencialmente, a **linha vermelha**.



2. Repetir o procedimento anterior, mas para levar o GND (0 V) a um dos LEDs. De acordo com a padronização, usar, preferencialmente, a **linha azul**.





3. Utilizando os barramentos linha e coluna do *protoboard*, conforme apontado pela figura, acender um segmento do *display* e apagar um LED.





## Montagem de Circuitos


- Na figura seguinte, há o esquema elétrico para acionar um LED e a correspondente montagem no *protoboard*. Seguindo as orientações do professor, realize a montagem. A tensão de alimentação é de +5 V em relação ao GND (0 V).



- Seguindo a mesma proposta, monte o circuito abaixo.



- Por fim, montar o circuito do esquema elétrico abaixo.



## Listas de Materiais

- Painel Digital Novo
- Fios macho-fêmea para *protoboard*
- Fios simples para *protoboard*
- Alicate de bico
- Alicate de corte
- Resistores de 1/8 W: 3 x 100  $\Omega$ , 1 x 270  $\Omega$ , 1 x 470  $\Omega$ , 1 x 330  $\Omega$
- 2 LEDs



## EXPERIÊNCIA 2

### Técnicas de Soldagem

#### Tópicos envolvidos

- Placas para circuitos eletrônicos:
  - placas padrão (diversas configurações);
  - placas de circuito impresso (por corrosão ou fresagem, esta, mecânica ou a *laser*).
- O elemento de solda (estanho)
  - liga;
  - fluxo.
- O ferro de solda:
  - esponja umedecida;
  - aquecimento;
  - limpeza da ponta;
  - potências de ferro.
- O processo de soldagem:
  - aquecimento da ilha e terminal;
  - sequência do processo: aquecer, estanhar, retirar o ferro;
  - como reconhecer uma boa solda;

- o que é solda fria.
- Cuidados durante a soldagem:
  - superaquecimento (descolamento da ilha, queima do componente eletrônico);
  - curtos;
  - quanto ao corte do excesso dos terminais.
- Elementos de ligação:
  - por solda (em placas padrão apenas);
  - por fios na parte superior (“*jumpers*”);
  - por fios na parte inferior;
  - por trilhas (em placas de circuito impresso).
- Preparação dos fios:
  - uso de ferramentas adequadas;
  - alicates de bico e de corte: formas de manuseio;
  - quanto ao corte: cuidados consigo e com os outros;
  - desencapamento: procedimento e cuidados; uso do alicate de bico como auxílio;
  - identificação e como evitar o cisalhamento.
- O sugador:
  - função;
  - como operar;
  - cuidados de armazenamento.

## Imagens de Exemplo

### Placas Padrão




Figura 1: Placas padrão.

### Placas de Circuito Impresso




Figura 2: Placas de circuito impresso (PCI).

### Ferro de Solda



Figura 3: Ferro de solda e suporte com esponja.

### Elemento de Solda



Figura 4: Elemento de solda (“estanho”).

## Parte Experimental

Para a parte experimental, é aconselhado que os itens abaixo sejam realizados por todos os integrantes da equipe.

### Montagem de Circuito

O circuito da figura 5 aciona um LED. Seguindo as orientações do professor, realize sua montagem.




Figura 5: Circuito a montar: acionamento de LED.

### Treinos Adicionais

Para treinar um pouco mais os conceitos e práticas envolvidas com as técnicas de soldagem, realizar, livremente, os itens a seguir:

1. Corte e desencapamento de fios.
2. Pontos de solda nas ilhas.
3. Solda de fios transpassados pela parte superior da placa.
4. Solda de fios transpassados pela parte inferior da placa.
5. Solda de componentes (resistores).

### Desafio

Montar três conjuntos iguais ao da figura 5 de forma a ocupar a menor área possível da placa padrão, além de ser esteticamente agradável.

## Listas de Materiais

- Placa padrão 10 x 5 cm
- Caixa com fios
- Alicate de bico
- Alicate de corte
- Ferro de solda, com suporte e esponja
- Copinho com um pouco de água
- Estanho
- Sugador
- 3x Resistores de  $330 \Omega$  /  $1/8$  W (a serem descartados)
- 3x LEDs (a serem descartados)
- 2x Cabos banana-jacaré

## EXPERIÊNCIA 3

## Portas Lógicas

## Objetivos

- Comprovar, experimentalmente, as operações das portas lógicas *AND*, *NAND*, *OR* e *NOR*.
- Conhecer as características físicas e elétricas dos Circuitos Integrados 7400, 7402, 7408 e 7432.

## Conceitos

A tabela 1 ilustra as portas lógicas utilizadas no experimento e suas respectivas funções digitais.

## Metodologia

Para a análise funcional das portas lógicas *AND* (E), *NAND* (NE), *OR* (OU) e *NOR* (NOU) serão realizados ensaios lógicos a cada uma delas. Os ensaios consistirão na obtenção de suas Tabelas Verdade, testes de algumas equivalências entre portas e análise com entrada flutuante.

Função Lógica	Símbolo Funcional	Expressão Booleana	Tabela Verdade		
			Entrada		Saída
AND		$A \cdot B = Y$	B	A	Y
			0	0	0
			0	1	0
			1	0	0
			1	1	1
OR		$A + B = Y$	Entrada		Saída
			B	A	Y
			0	0	0
			0	1	1
			1	0	1
			1	1	1
NAND		$\overline{A} \cdot \overline{B} = Y$	Entrada		Saída
			B	A	Y
			0	0	1
			0	1	1
			1	0	1
			1	1	0
NOR		$\overline{A} + \overline{B} = Y$	Entrada		Saída
			B	A	Y
			0	0	1
			0	1	0
			1	0	0
			1	1	0

Tabela 1: Portas lógicas com respectivas expressões booleanas e Tabelas Verdade.

## Parte Experimental

### Operações Lógicas do CI 7408 (*AND*)

- Fixe o Circuito Integrado (CI) 7408 (*AND*) adequadamente na matriz de contatos (*proto-board*) do Painel Digital de estudo. O circuito lógico interno deste CI está ilustrado na figura 1.




Figura 1: CI 7408.

- Alimente o circuito integrado: +5V no terminal 14 e 0V (GND – *ground* – terra) no terminal 7. **ATENÇÃO! NÃO utilize**, para essa finalidade, as tensões de +12V ou -12V disponibilizadas no painel de estudos, pois, nessas condições, **o circuito integrado será danificado (QUEIMADO)!**
- Escolha uma das 4 portas *AND* do CI 7408 para iniciar o estudo; por exemplo, a porta acessível pelos terminais 1 e 2 como entrada e 3 como saída.
- Acople uma chave reversora em cada uma das duas entradas da porta escolhida, de modo a gerar níveis lógicos (0 ou 1) independentes nesses terminais.
- Na saída da porta, acople um dos LEDs sinalizadores, de modo que possa ser visualizado o nível resultante: 0 corresponde a *apagado* e 1, a *aceso*. *Nota: para este procedimento, também poderia ser utilizado o voltímetro CC, o qual apresentaria o valor da tensão analógica do nível lógico correspondente.*

6. Efetue todas as combinações das entradas ( $00$ ,  $01$ ,  $10$  e  $11$ ) e verifique as respostas binárias na saída, anotando-as na tabela 2.

Função AND		
Entradas		Saida
A	B	S
0	0	
0	1	
1	0	
1	1	

Tabela 2: Função AND.

## Operações Lógicas do CI 7400 ( $NAND$ )

Repita todos os procedimentos realizados anteriormente, agora com o CI 7400. Observe que, neste caso, torna-se possível a simples substituição do CI, visto que o posicionamento dos terminais das entradas e saídas das portas é o mesmo. O circuito lógico interno deste CI está ilustrado na figura 2. Anote os resultados na tabela 3.




Figura 2: CI 7400.

Função NAND		
Entradas		Saída
A	B	S
0	0	
0	1	
1	0	
1	1	

Tabela 3: Função *NAND*.

## Operações Lógicas do CI 7432 (*OR*)

Seguindo o mesmo padrão experimental anterior, efetue o ensaio para o CI 7432. O circuito lógico interno deste CI está ilustrado na figura 3. Anote os resultados na tabela 4.




Figura 3: CI 7432.

Função OR		
Entradas		Saída
A	B	S
0	0	
0	1	
1	0	
1	1	

Tabela 4: Função *OR*.

## Operações Lógicas do CI 7402 (*NOR*)

Repita o item anterior para o CI 7402. **ATENÇÃO!** Observe que agora há alteração nos posicionamentos dos terminais: logo deverá ser montado um novo circuito. O circuito lógico interno deste CI está ilustrado na figura 4. Anote os resultados na tabela 5.




Figura 4: CI 7402.

Função NOR		
Entradas		Saída
A	B	S
0	0	
0	1	
1	0	
1	1	

Tabela 5: Função *NOR*.

## Equivalência entre Portas Lógicas – Obtenção de Porta Lógica Inversora

1. Desconecte as chaves das entradas da porta *NOR* e interligue os dois terminais de entrada, como ilustrado na figura 5. Com essa ligação, obtém-se o equivalente a uma porta inversora (*NOT*).



Figura 5: Porta NOT a partir de uma porta NOR.

2. Conecte uma chave na entrada A e obtenha a respectiva resposta na saída S, anotando os resultados na tabela 6.

Função NOT	
Entradas	Saída
$A = B$	S
0	
1	

Tabela 6: Função NOT a partir de NOR.

### Análise de Porta Lógica TTL com Entrada Flutuante

Verifique o estado lógico da saída de uma porta NOR nas seguintes condições, anotando os resultados na tabela 7:

1. as duas entradas flutuantes (em *aberto*, sem qualquer tipo de conexão)
2. com apenas uma das entradas ligadas ao GND e a outra flutuante
3. com apenas uma das entradas ligadas ao Vcc e a outra flutuante.

Função NOR		
Entradas		Saída
A	B	S
Aberta	Aberta	
Aberta	0	
Aberta	1	
0	0	

Tabela 7: Função NOR, em CI da família TTL, com entrada flutuante.

O que se conclui, pela tabela acima, em relação à função NOR, ao se deixar alguma das entradas em aberto?

## Desafios

1. Quais os valores analógicos dos dois níveis lógicos (*nível lógico alto* e *nível lógico baixo*) gerados pelas chaves reversoras? E os obtidos nas saídas dos CIs? *Dica: utilizar o multímetro na função de voltímetro CC.*
2. É também possível obter uma função *NOT* a partir de uma porta *NAND*?
3. Elaborar um comparador de igualdade de 4 bits que quando as entradas forem iguais ( $A=B$ ) a saída será 1 ( $Y=1$ ).

## Listá de Materiais

- Painel Digital Novo didático para desenvolvimento
- CIs: 1x 7400, 1x 7402, 1x 7408 e 1x 7432
- Alicate de bico
- Alicate de corte
- Espátula para remoção de CI

- Multímetro digital
- Fios rígidos para *proto-board*



## EXPERIÊNCIA 4

### Decodificador BCD–7 Segmentos

## Objetivos

Desenvolver as habilidades necessárias para o projeto e implementação de circuitos combinacionais.

## Considerações Iniciais

Esta experiência tem por finalidade exercitar o projeto, implementação e testes de um circuito destinado a converter números binários para ativar os terminais de um *display* de sete segmentos.

Cada segmento do *display* é constituído por um LED (*Light Emitter Diode* – Diodo Emissor de Luz). Por convenção, os segmentos de um *display* genérico são representados pelos caracteres *a*, *b*, *c*, *d*, *e*, *f* e *g*, conforme a associação padronizada apresentada pela figura 1.




Figura 1: Associação de caracteres *a* a *g* com os segmentos do *display* de sete segmentos. Note-se também a presença do ponto decimal (*pd*).

Convém registrar que podem existir *displays* do tipo **anodo comum** ou **catodo comum**. O *display* tipo *anodo comum* possui apenas um terminal

de anodo disponibilizado no dispositivo e este é comum a todos os segmentos luminosos. De forma análoga, tem-se o *catodo comum*, no qual há apenas um terminal catodo em comum com todos os segmentos luminosos.

Uma importante informação referente ao acionamento dos dígitos do *display* consiste nas técnicas de conexão dos terminais às portas lógicas. Note-se que a ativação dos segmentos ocorre quando a saída lógica está em nível 0, para *displays anodo comum*, e 1, para *displays catodo comum*.

Quando um segmento for acionado, deve-se incluir um resistor em série com cada segmento, a fim de limitar a corrente que circula pelos correspondentes LEDs e, assim, evitar que ele se queime. Esta situação é ilustrada para o caso do *display anodo comum* na figura 2.




Figura 2: Resistores colocados em série com os segmentos de *display anodo comum* para limitar a corrente do LED correspondente.

## Parte Experimental

Efetuadas as principais considerações referentes ao *display* em si, os próximos passos consistem em:

1. Elaborar as tabelas da verdade e os mapas de Karnaugh associados com o objetivo de determinar as funções lógicas correspondentes a cada segmento (de *a* a *g*). Para tanto, considerar a representação apenas


dos dígitos decimais de **0** a **3**, vinculados, respectivamente, às entradas binárias de **00** a **11**.

A	B	a	b	c	d	e	f	g
0	0							
0	1							
1	0							
1	1							

2. Deduzir as funções lógicas (reduzidas) a partir da tabela verdade ou dos mapas de Karnaugh.

3. Transformar as funções obtidas no item (2) com o objetivo de descrever os circuitos com a utilização apenas de portas NAND ou NOR.

4. Elaborar o circuito elétrico correspondente ao item (3).



5. Montar o circuito em *protoboard*. Conferir cuidadosamente todas as conexões. *Note-se que o display fornecido no Painel Digital não necessita de resistores, pois tal detalhe já é tratado pelo circuito interno do painel.*
6. Testar todas as funções lógicas.

Uma interessante sugestão, antes de iniciar o item (5), consiste em montar e testar os circuitos associados ao acionamento de um segmento por vez. Assim agindo, os eventuais problemas relacionados às conexões correspondentes à lógica de ativação de um dado segmento podem ser corrigidos, garantindo-se a correta operação de uma etapa antes de migrar para o acionamento do segmento seguinte.

## Desafio

1. Projetar um decodificador BCD–7 Segmentos para dígitos decimais de 0 a 7, utilizando-se apenas portas NAND.
2. Considere os seguintes fatores:
  - (a) Uma porta NAND TTL do CI 74LS00 pode fornecer até 0,4 mA ou drenar até 8 mA;
  - (b) Um *display* necessita de 15 mA em cada segmento para apresentar um brilho adequado;

- (c) Num certo *Painel Digital Didático*, há um *display* anodo comum. O que existe no interior do painel de forma que, quando uma determinada saída da porta NAND for ligada a uma correspondente entrada de segmento do *display*, o segmento acende com um brilho adequado no nível lógico 1?

## Listar de Materiais

- 1 Painel Digital Novo didático para desenvolvimento
- CIs: 2x 7400, 2x 7402
- 1 Alicate de bico
- 1 Alicate de corte
- 1 Espátula para remoção de CI
- Fios rígidos para *protoboard*



## EXPERIÊNCIA 5

### Alarme de Invasão

#### Contexto

Considerar uma casa com uma porta e uma janela.

Na porta e na janela, há um sensor que indica quando estão fechadas ou abertas.

O objetivo é projetar um alarme de tal forma que, quando for detectada uma tentativa de entrar na casa, uma sirene soará. O alarme poderá ser ativado ou desativado.

A figura 1 ilustra a situação.




Figura 1: Contexto para o "*Alarme de Invasão*".

O significado dos símbolos presentes na figura 1, com informações adicionais, encontra-se descrito na **Tabela de Associação**, representada na tabela 1.

Tabela 1: Tabela de Associação para os símbolos da figura 1.

	Sinal	Descrição	Condição para Nível Lógico "1"
Entradas	Sp	sensor da porta	porta aberta
	Sj	sensor da janela	janela aberta
	Chad	chave de ativar/desativar	alarme ativado
Saída	As	atuador da sirene	sirene ativada

## Solução

A solução compreende as seguintes etapas:

1. Elaboração do “Manual do Usuário”.
2. Elaboração do “Diagrama em Blocos”.
3. Elaboração dos circuitos de cada bloco do “Diagrama em Blocos”.
4. Implementação e testes.

## Manual do Usuário

Para ativar o alarme, o seguinte procedimento deverá ser executado:

“Com a chave Chad na posição Desativado, fechar a porta e a janela. Em seguida, comutar Chad para a posição Ativado”.

Para desativar o alarme:

“Comutar a chave Chad para a posição Desativado”.

## Diagrama em Blocos

A figura 2 apresenta o diagrama em blocos para o projeto proposto.




Figura 2: Diagrama em blocos para o projeto proposto. Notem-se as variáveis de entrada e de saída do Circuito Lógico Combinacional.

## Circuitos

### Circuitos de Entrada

A figura 3 apresenta os circuitos de entrada.




Figura 3: Circuitos de entrada.



(a) *Microswitch*.      (b) *Reed switch*.

Figura 4: Exemplos de chaves.

As chaves apresentadas no esquema elétrico podem ser implementadas com, por exemplo, *microswitch* ou *reed switch*, apresentadas na figura 4. Note-se, no caso da *microswitch*, a presença dos terminais C–NA–NF (na figura, em inglês, COM–NO–NC, ou seja, *common*, *normally open*, *normally closed*); ainda, de acordo com as definições na **Tabela de Associação**, deve-se utilizar no projeto os terminais C e NA. (O que aconteceria se fosse utilizado C e NF?)

### Círculo de Saída

O circuito de saída é apresentado na figura 5.




Figura 5: Circuito de saída.

## Círculo Lógico Combinacional


O Círculo Lógico Combinacional é o circuito responsável pelo comportamento do alarme e está apresentado na figura 6.



Figura 6: Círculo lógico combinacional.

## Implementações e Teste

Descritivos com as observações e correções realizadas durante a implementação dos circuitos e seus testes:



## Parte Experimental

Projetar e implementar o Círculo Lógico Combinacional para as seguintes situações:

1. Atender aos requisitos do projeto descritos na seção “Contexto”.

2. Alterar este circuito a fim de manter a sirene acionada mesmo que a porta e a janela voltem a ficar fechadas no instante seguinte ao disparo do alarme.

## Desafio

Como fazer para soar o *buzzer*, disponível no Painel Digital do laboratório, quando o sinal **A<sub>s</sub>** for ativado?

## Listá de Materiais

- Painel Digital Novo didático para desenvolvimento
- CIs: 7404, 7408, 7432
- 1 Alicate de bico
- 1 Alicate de corte
- 1 Espátula para remoção de CI
- Fios rígidos para *protoboard*

## EXPERIÊNCIA 6

### Introdução ao Osciloscópio

#### Objetivos

- Familiarização com o Osciloscópio.
- Observação de formas de onda, medidas de amplitude, intervalos de tempo, período e frequência.

#### O Osciloscópio

O osciloscópio é um instrumento que permite visualizar grandezas elétricas em forma gráfica, numa tela. Por isso, ele apresenta muita utilidade na análise de qualquer grandeza física sempre que estas puderem ser convertidas em grandezas elétricas.

Os primeiros osciloscópios construídos foram os análogicos, mas atualmente é muito comum o uso dos osciloscópios digitais. A figura 1 ilustra um exemplo de cada tipo.


Neste material, a abordagem será focada no **osciloscópio analógico**, mas todos os conceitos são também válidos para o **osciloscópio digital**, com exceção da forma como a imagem é desenhada na tela.

#### O Osciloscópio Analógico

A operação do osciloscópio analógico é baseada no deslocamento de um feixe de elétrons, o qual provoca um ponto luminoso numa tela frontal com uma escala. Como a massa de um elétron é extremamente pequena ( $m_{eo} =$



(a) Osciloscópio analógico.



(b) Osciloscópio digital.

Figura 1: Exemplos de osciloscópio.




Figura 2: Tubo de Raios Catódicos empregado num osciloscópio.

$9,1 \times 10^{-31}$  kg), pode-se deslocar este ponto com altíssima velocidade, possibilitando analisar-se sinais com variação extremamente rápida.

## O Tubo de Raios Catódicos

O elemento básico de um osciloscópio é o **Tubo de Raios Catódicos**, o qual encontra-se ilustrado na figura 2.

Neste tubo, em cujo interior cria-se vácuo, um feixe de elétrons é emitido do **Catodo K** devido ao aquecimento pelo **Filamento F** (efeito termiônico), acelerado pelos **Anodos de Aceleração A<sub>1</sub>** e **A<sub>2</sub>** e focalizado pelo **Anel de Focalização AF**.

A intensidade deste feixe é controlada pela **Grade de Controle G** situada entre o **Catodo K** e o primeiro **Anodo de Aceleração A<sub>1</sub>**.

Após o segundo **Anodo de Aceleração A<sub>2</sub>**, o feixe de elétrons passa por dois pares de **Placas Defletoras** que têm por finalidade desviar o feixe verticalmente – **P<sub>v1</sub>** e **P<sub>v2</sub>** – e horizontalmente – **P<sub>h1</sub>** e **P<sub>h2</sub>**.

Próximo à tela, existe um revestimento de grafite depositado no vidro, que tem por função promover uma pós-aceleração no feixe, correspondendo ao terminal **Anodo de Alta Tensão** (diversas vezes, referenciado como MAT – Muita Alta Tensão).

Quando o feixe de elétrons incide na tela, provoca o aparecimento de um ponto luminoso, pois esta é revestida com material fosforescente (composto com fósforo).

Um ponto fundamental a ser observado é que, dentro de certos limites, o




Figura 3: Diagrama em Blocos de um osciloscópio básico.

desvio do ponto luminoso na tela do tubo é proporcional à tensão aplicada entre as placas. Isto quer dizer que se  $y$  representar o desvio vertical do ponto luminoso na tela do tubo e  $V_y$  for a tensão aplicada entre as placas  $P_{v1}$  e  $P_{v2}$ , então vale a relação:

$$y = K_y \cdot V_y$$

em que  $K_y$  é uma constante de proporcionalidade.

Analogamente, se  $x$  for a deflexão no sentido horizontal e  $V_x$  for a tensão aplicada entre as placas  $P_{h1}$  e  $P_{h2}$ , tem-se:

$$x = K_x \cdot V_x$$

em que  $K_x$  é uma constante de proporcionalidade.

## Diagrama em Blocos de um Osciloscópio Básico e Princípio de Funcionamento

O Diagrama em Blocos de um osciloscópio está ilustrado na figura 3.

Suponha-se a aplicação, na Entrada Vertical, de um sinal  $v_v(t)$  variável com o tempo e um sinal nulo na Entrada Horizontal. O sinal vertical passa pelo bloco Atenuadores Verticais, sendo então amplificado pelo Amplificador Vertical e aplicado às Placas de Deflexão Vertical  $P_{v1}$  e  $P_{v2}$ . Se este sinal vertical possuir como forma de onda uma senóide  $v_v(t) = V_m \sin(2\pi f \cdot t)$ ,




Figura 4: Formas de onda tipo senoidal e tipo dente de serra.

como ilustrado na figura 4a, o feixe eletrônico será defletido para cima e para baixo. Para uma frequência  $f$  baixa (da ordem de Hz), observa-se o ponto luminoso deslocando-se para cima e para baixo. Mas, para o caso de frequência alta (da ordem de kHz), devido à rapidez do movimento e à persistência da luminosidade na tela, aparecerá uma linha vertical contínua.

Contudo, se for aplicado à Entrada Horizontal uma tensão tipo Dente de Serra, como a ilustrada na figura 4b, o movimento resultante do feixe será uma deflexão senoidal na vertical composto com o deslocamento a velocidade constante na horizontal, devido à presença da tensão tipo dente de serra. Esta composição é ilustrada na figura 5.

A tensão dente de serra pode ser gerada internamente no osciloscópio pelo bloco Gerador de Varredura e aplicada ao Amplificador Horizontal.

A composição dos movimentos resultará na figura de uma senóide na tela do Tubo de Raios Catódicos, possibilitando a visualização da forma de onda do sinal aplicado na Entrada Vertical (no caso, um sinal senoidal).

Para obter-se uma figura estacionária na tela, deve-se ter **sincronismo** entre o sinal a ser analisado (o aplicado na entrada vertical) e o dente de serra. Uma maneira de se efetuar este sincronismo seria variar-se a frequência do dente de serra de modo a torná-la submúltipla da frequência do sinal analisado, até a figura parar na tela. Porém, ao variar-se a frequência do dente de serra, seria perdida a calibração no tempo para o eixo horizontal.

Com o objetivo de manter a figura estacionária na tela e também manter calibrada a varredura horizontal, que está relacionada com a variação do dente de serra com o tempo, os osciloscópios dispõem de um Circuito de Disparo, ou Circuito de *Trigger*, que dispara o dente de serra, automaticamente,




Figura 5: Composição entre o sinal senoidal, aplicado na Entrada Vertical, e o dente de serra, aplicado na Entrada Horizontal.

sempre que o sinal analisado cruzar um determinado nível, como ilustrado na figura 6.

Com o objetivo de evitar um risco na tela, quando do retorno do feixe para a extremidade esquerda da tela, aguardando um novo pulso de disparo da tensão tipo Dente de Serra, o feixe é “apagado” neste intervalo de tempo.

Nos osciloscópios, é comum ter-se a possibilidade de disparar o sincronismo a partir:

- do sinal em análise
- de um sinal de sincronismo externo
- da rede elétrica

Para os dois primeiros casos, pode-se ainda ajustar o Nível de Trigger, por meio de um potenciômetro (LEVEL).

A figura 7 ilustra o painel de um osciloscópio com tubo de raios catódicos de 2 canais.

Dentre os diversos controles presentes neste painel, convém observar os seguintes ajustes e entradas:

1. Liga-Desliga (POWER ON)
2. Luminosidade (INTENSITY)
3. Foco (FOCUS)
4. Entrada CH1 – Canal 1
5. Entrada CH2 – Canal 2
6. Escalas Verticais (V / DIV)
7. Varredura Horizontal (SWEEP TIME / DIV)

Estes e outros controles serão explanados durante a aula, recomendando-se que o aluno anote em local apropriado o que julgar relevante.




Imagen obtida na Tela do Osciloscópio




Figura 6: Exemplo de disparo de varredura por meio do Circuito de *Trigger* e imagem do sinal na tela do osciloscópio.




Figura 7: Painel elementar de um osciloscópio.

## Medidas de Amplitude

A escala vertical geralmente é calibrada em volts por divisão (V/div) e pode ser usada para medir a tensão correspondente à amplitude do sinal aplicado ao osciloscópio.

As posições vertical e horizontal da forma de onda podem ser ajustadas sem afetar o valor da amplitude. **Porém, é importante que o ajuste fino (vernier) do controle de sensibilidade (V/div) esteja na posição calibrada (CAL).**

Para esta medida, o Valor de Pico da forma de onda é medido em relação à linha central da tela, sendo necessário que o feixe tenha sido previamente centrado para que este valor corresponda ao centro da forma de onda. Caso contrário, será mais confiável fazer a medida do Valor Pico a Pico. Observar a figura 8.

Ainda, note-se a existência de subdivisões nos eixos centrais da tela, as quais têm a função de melhorar e facilitar as medidas.

## Medidas de Intervalos de Tempo

Usando o valor das bases de tempo do dente de serra do Gerador de Varredura do osciloscópio e a escala horizontal da tela, pode-se efetuar a medida direta de intervalos de tempo, **desde que o ajuste fino da chave de tempo esteja na posição calibrada (CAL)**. Observar a figura 9.




Figura 8: Medidas de tensão de pico e de tensão pico a pico.




Figura 9: Medida de intervalo de tempo. No caso ilustrado, da duração  $\Delta t$  de um pulso.




Figura 10: Medida de período e de frequência.

### Medidas de Frequência

Usando as escalas calibradas de tempo do osciloscópio também é possível calcular a frequência para o caso de sinais periódicos. Para tanto, é necessário usar a escala de varredura horizontal calibrada (*vernier na posição CAL*), de modo a medir o tempo gasto para completar um ciclo do sinal observado (um período) e então calcular a frequência pela relação  $f = \frac{1}{T}$ . Observar a figura 10.

## Parte Experimental

### Identificação de Controles

1. Com o acompanhamento do professor, ligar o Osciloscópio no modo X-Y. Após o aquecimento do filamento, deverá aparecer um ponto luminoso na tela.
2. Verificar a função dos controles de luminosidade (*Intensity*), foco (*Focus*), posição horizontal e vertical. Procurar associar as funções aos elementos do diagrama em blocos.

3. Posicionar então o ponto luminoso no centro da tela.

*Obs.: Não deixar o ponto luminoso com brilho excessivo, pois poderá danificar a camada de composto de fósforo no interior do tubo!*

## Deslocamento do Feixe na Horizontal

1. Localizar a Entrada Horizontal e aplicar a esta um sinal senoidal de 1 Hz proveniente de um Gerador Senoidal (que pode ser um Gerador de Áudio ou de Funções).
2. Posicionar a chave de entrada (indicada por DC-GND-AC) em DC.

Em GND, o sinal de entrada não é aplicado à entrada, sendo aplicado a esta 0V e, em AC, será colocado um capacitor de desacoplamento DC em série com sinal de entrada, o que acarretaria numa distorção do mesmo.

3. Variar a escala deste canal por meio da chave seletora V/div correspondente, observando o efeito deste controle.
4. Tentar entender o que está ocorrendo através do Diagrama em Blocos.
5. Ajustar a tensão de pico da senóide em 1 V, por meio do osciloscópio!

## Deslocamento do Feixe na Vertical


1. Repetir os procedimentos da secção §4.2 para o Canal Vertical.

## Gerador de Varredura

1. Mantendo ainda o gerador de funções com a frequência de 1 Hz ligado ao vertical, desativar o Modo X-Y e colocar a Chave Seletora de Varredura TIME/DIV em uma das posições ms/div, utilizando sincronismo interno (TRIGGER SOURCE → CH1).

Agora, é aplicada a tensão dente de serra proveniente do Gerador de Varredura interno ao osciloscópio.


2. Aumentar gradualmente a frequência do Gerador Senoidal até 100 Hz e observar o que ocorre com o ponto luminoso.
3. Anotar a forma de onda na tela a seguir. Medir a tensão pico a pico do sinal senoidal, utilizando-se a escala da tela e o valor VOLTS/DIV da escala do seletor do canal CH1, assim como o valor dos seletores da escala do vertical (VOLTs/DIV) e da escala do horizontal (em TIME/DIV), e calcular a frequência.



## Observação de Sinal


1. Ajustar a frequência do gerador senoidal para 1 kHz.
2. Ajustar a chave Seletora de Varredura TIME/DIV e o Nível de Trigger (LEVEL) de modo a obter uma senóide parada na tela.
3. Observar o que ocorre quando comuta-se a chave SLOPE +/– e quando varia-se o Nível de Trigger (LEVEL).

4. Anotar a forma de onda na tela a seguir.



### Efeito do *Trigger*

1. Mudar a fonte de sincronismo (*Trigger*) para Rede (LINE) e ajustar a frequência do gerador senoidal para 60 Hz.
2. Explicar por que não se consegue parar a figura na tela.




### (Extra) Observação da Tensão da Rede Elétrica

1. Desligar a entrada vertical do osciloscópio do gerador senoidal e ligar ao secundário de um transformador fornecido, conectando o primário deste à rede elétrica.

A tensão apresentada pelo secundário deste transformador corresponde à da rede elétrica reduzida por um fator de transformação.

2. Anotar a forma de onda da tensão do secundário deste transformador, que corresponde, aproximadamente, à forma de onda da rede elétrica.




3. Medir o período da tensão exibida e calcular a frequência da rede, cujo valor nominal é 60 Hz.

4. Aproveitar para medir os valores de pico e de pico a pico da tensão do secundário deste transformador.




## Questões

1. O osciloscópio pode ser empregado para medir tensões constantes? Como?



2. Como seria a figura vista na tela se não houvesse o apagamento de retorno? Exemplifique com a figura de uma tela para o caso de um sinal senoidal.



3. Se desejar-se observar uma forma de onda de frequência baixa, ajustar-se a varredura para um tempo de varredura reduzido também. Nota-se que a figura na tela cintila. Qual a explicação para este fenômeno?

## Listagem de Materiais

- Osciloscópio
- Gerador de funções
- 3x Cabos BNC-banana
- 1x Cabo BNC-BNC
- 1x Trafo 127V/9V (caixa)



## EXPERIÊNCIA 7

### Portas Lógicas *Schmitt Trigger*

## Objetivo

Compreender o comportamento de portas lógicas com entradas *schmitt trigger*.

## Motivações

1. O que é uma porta lógica com entradas *schmitt trigger*?
2. Qual a vantagem desta em relação às convencionais?
3. Quando seu uso torna-se interessante?
4. Quais os exemplos de aplicação?

## Referências para Consulta

Os seguintes manuais podem ser consultados para buscar respostas às perguntas anteriores:

- [http://pdf.datasheetcatalog.com/datasheets/90/109357\\_DS.pdf](http://pdf.datasheetcatalog.com/datasheets/90/109357_DS.pdf)  
<http://pdf.datasheetcatalog.com/datasheet/motorola/MC14093BD.pdf>  
[http://pdf.datasheetcatalog.com/datasheets/270/109356\\_DS.pdf](http://pdf.datasheetcatalog.com/datasheets/270/109356_DS.pdf)

## Parte Experimental

### Ponto de Comutação

- Montar o circuito da figura 1.




Figura 1: Esquema elétrico com 7400.

- Variar o potenciômetro lentamente e observar o comportamento do LED. Dar especial atenção à faixa de tensão entre 0,8 V e 2,0 V. Anotar um valor de tensão no qual ocorre a indefinição.  $V_{ind} =$   
Descreva o que ocorreu:

- Substituir o CI 7400 pelo 4093, de forma a obter o circuito da figura 2.




Figura 2: Esquema elétrico com 4093.

4. Repetir a variação do potenciômetro, lentamente. Em relação ao outro circuito, o que ocorreu? Anotar o valor de  $V^+$  e  $V^-$ . Descreva abaixo:

$$V^+ =$$

$$V^- =$$

### Comportamento das Bordas

1. Montar o circuito da figura 3.




Figura 3: Esquema elétrico para exemplo de aplicação.

2. No esquema elétrico, note-se:

- Fonte de informação: simula a geração de uma informação digital qualquer a ser transmitida por um determinado canal (010101...).
- Distorção no Canal: simula a distorção que ocorre na informação digital transmitida pelo canal.

- Recepção da Informação: usa o comportamento *schmitt trigger* para recuperar a informação transmitida e que foi distorcida pelo canal; no contexto, a informação digital é: 010101...
3. Com o auxílio de um osciloscópio, observe o sinal nos pontos entitulados “CH1” e “CH2” na figura 3, observando os detalhes da figura 4.





Figura 4: Osciloscópio e conectores.

Nota: caso possua dificuldades na operação do osciloscópio, solicite a ajuda do professor para os coretos ajustes.

Ajustes básicos sugeridos:

- Base de tempo: 1ms/DIV
- Escala de tensão: 5V/DIV
- Sincronismo: CH1
- Exibição: DUAL
- Acoplamento: DC

4. Reproduza abaixo os sinais observados:




5. Substituir, agora, o 4093 pelo 7400 e anotar, novamente, as formas de onda.




6. Quanto aos sinais observados, pregunta-se:

- (a) Ao considerar o sinal “transmitido” e o “recebido”, pode-se dizer que são coerentes? Por quê?



A large, empty rectangular box intended for handwritten answers to the questions.

- (b) Comparando-se os sinais “recebidos” pelo 4093 e 7400, há alguma diferença? Onde?



## Listagem de Materiais

- Multímetro digital
- Osciloscópio
- Gerador de funções
- Painel Digital Novo
- 2x cabos banana-banana pequenos
- 2x cabos BNC-jacaré
- 1x cabo BNC-BNC
- Caixa com fios
- Alicate de corte
- Alicate de bico
- Espátula
- CIs: 1x 7400; 1x 4093
- Capacitor: 1x 150 nF
- Resistor: 1x 1 kΩ
- Potenciômetro: 1x 4k7 Ω (lin.)

## MC14093B

### Quad 2-Input "NAND" Schmitt Trigger

The MC14093B Schmitt trigger is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. These devices find primary use where low power dissipation and/or high noise immunity is desired. The MC14093B may be used in place of the MC14011B quad 2-input NAND gate for enhanced noise immunity or to "square up" slowly changing waveforms.

- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-Power TTL Loads or One Low-Power Schottky TTL Load Over the Rated Temperature Range
- Triple Diode Protection on All Inputs
- Pin-for-Pin Compatible with CD4093
- Can be Used to Replace MC14011B
- Independent Schmitt-Trigger at each Input

#### MAXIMUM RATINGS\* (Voltages Referenced to $V_{SS}$ )

Symbol	Parameter	Value	Unit
$V_{DD}$	DC Supply Voltage	- 0.5 to + 18.0	V
$V_{in}, V_{out}$	Input or Output Voltage (DC or Transient)	- 0.5 to $V_{DD} + 0.5$	V
$I_{in}, I_{out}$	Input or Output Current (DC or Transient), per Pin	$\pm 10$	mA
$P_D$	Power Dissipation, per Package†	500	mW
$T_{stg}$	Storage Temperature	- 65 to + 150	°C
$T_L$	Lead Temperature (8-Second Soldering)	260	°C


\* Maximum Ratings are those values beyond which damage to the device may occur.

†Temperature Derating:

Plastic "P and D/DW" Packages: - 7.0 mW/°C From 65°C To 125°C



Ceramic "L" Packages: - 12 mW/°C From 100°C To 125°C

#### EQUIVALENT CIRCUIT SCHEMATIC (1/4 OF CIRCUIT SHOWN)



This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation,  $V_{in}$  and  $V_{out}$  should be constrained to the range  $V_{SS} \leq (V_{in} \text{ or } V_{out}) \leq V_{DD}$ .

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either  $V_{SS}$  or  $V_{DD}$ ). Unused outputs must be left open.




#### ORDERING INFORMATION

MC14XXXBCP	Plastic
MC14XXXBCL	Ceramic
MC14XXXBD	SOIC

$T_A = - 55^{\circ}$  to  $125^{\circ}\text{C}$  for all packages.

#### LOGIC DIAGRAM



$V_{DD} = \text{PIN 14}$   
 $V_{SS} = \text{PIN 7}$



DECEMBER 1983—REVISED MARCH 1988


- Operation from Very Slow Edges
- Improved Line-Receiving Characteristics
- High Noise Immunity

**description**

Each circuit functions as an inverter, but because of the Schmitt action, it has different input threshold levels for positive ( $V_{T+}$ ) and for negative going ( $V_{T-}$ ) signals.


These circuits are temperature-compensated and can be triggered from the slowest of input ramps and still give clean, jitter-free output signals.

The SN5414 and SN54LS14 are characterized for operation over the full military temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ . The SN7414 and the SN74LS14 are characterized for operation from  $0^{\circ}\text{C}$  to  $70^{\circ}\text{C}$ .

**logic symbol<sup>†</sup>**


<sup>†</sup>This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12.

Pin numbers shown are for D, J, N, and W packages.


**logic diagram (positive logic)**

**SN5414, SN54LS14 . . . J OR W PACKAGE  
SN7414 . . . N PACKAGE  
SN74LS14 . . . D OR N PACKAGE**

(TOP VIEW)



**SN54LS14 . . . FK PACKAGE  
(TOP VIEW)**



NC—No internal connection




**PRODUCTION DATA** documents contain information current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

**TEXAS  
INSTRUMENTS**

POST OFFICE BOX 656012 • DALLAS, TEXAS 75265

**SN5414, SN54LS14,  
SN7414, SN74LS14  
HEX SCHMITT-TRIGGER INVERTERS**

**TYPICAL APPLICATION DATA**




**TEXAS  
INSTRUMENTS**

POST OFFICE BOX 656012 • DALLAS, TEXAS 75265

# SN74LS00

## Quad 2-Input NAND Gate

- ESD > 3500 Volts



**ON Semiconductor**


Formerly a Division of Motorola

<http://onsemi.com>


LOW  
POWER  
SCHOTTKY

### GUARANTEED OPERATING RANGES

Symbol	Parameter	Min	Typ	Max	Unit
$V_{CC}$	Supply Voltage	4.75	5.0	5.25	V
$T_A$	Operating Ambient Temperature Range	0	25	70	°C
$I_{OH}$	Output Current – High			-0.4	mA
$I_{OL}$	Output Current – Low			8.0	mA



PLASTIC  
N SUFFIX  
CASE 646



SOIC  
D SUFFIX  
CASE 751A

### ORDERING INFORMATION

Device	Package	Shipping
SN74LS00N	14 Pin DIP	2000 Units/Box
SN74LS00D	14 Pin	2500/Tape & Reel

## EXPERIÊNCIA 8

### Flip-Flops RS

## Objetivos

- Construir flip-flops RS com portas lógicas *NAND*.
- Comprovar experimentalmente as operações lógicas do flip-flop RS nas configurações assíncrona e síncrona.

## Conceitos

### Flip-Flop RS

O *Flip-Flop RS* é a configuração mais simples de um circuito sequencial *registrador de 1 bit*. Este tipo de circuito possui duas entradas denominadas *R* (Reset — levar a 0) e *S* (Set — levar a 1) e duas saídas, a primeira chamada *Q* e a outra, que a rigor deveria ser seu inverso, chamada  $\bar{Q}$ .

Sua realização elétrica pode ser feita utilizando-se basicamente portas *NOR* (*NOU*) ou portas *NAND* (*NE*). A figura 1 ilustra um flip-flop RS construído com portas lógicas *NOR* e sua simbologia genérica. A tabela 1 apresenta a Tabela Verdade de seu funcionamento. Já na figura 2, há um flip-flop RS com portas *NAND* e na 2 sua tabela verdade.

Tabela 1: Tabela Verdade do funcionamento do flip-flop RS com portas *NOR*.

$R$	$S$	$Q$	$\bar{Q}$	<i>Descrição</i>
0	0	$Q_a$	$\bar{Q}_a$	Situação de repouso: mantém o estado anterior
0	1	1	0	Situação de <i>set</i> ( $Q_a = 1$ )
1	0	0	1	Situação de <i>reset</i> ( $Q_a = 0$ )
1	1	0	0	Estado instável (“erro lógico”)




Figura 1: Flip-flop RS com portas *NOR*.




Figura 2: Flip-flop RS com portas *NAND*.

Tabela 2: Tabela Verdade do funcionamento do flip-flop RS com portas *NAND*.

$R$	$S$	$Q$	$\bar{Q}$
0	0	1	1
0	1	1	0
1	0	0	1
1	1	$Q_a$	$\bar{Q}_a$

Na tabela 1, referente ao flip-flop com portas NOR, note-se o estado identificado como “*erro lógico*”. Diz-se “*erro lógico*” pelo fato de  $Q$  não ser

igual a  $\bar{Q}$ . Adicionalmente, se este estado for utilizado ( $R = 1$  e  $S = 1$ ), deve-se tomar cuidado para não saltar para o estado com  $R = 0$  e  $S = 0$ , pois poderá gerar uma saída imprevisível. Entretanto, não há qualquer problema se deste estado ( $R = 1$  e  $S = 1$ ) se saltar para qualquer um dos outros dois. A mesma argumentação, de forma análoga, é válida para o flip-flop com portas NAND (ver a tabela 2).

Como já citado, outra forma de construção do flip-flop RS é com portas lógicas *NAND*, cujo circuito é mostrado na figura 3, sendo sua simbologia bem como sua tabela verdade, idênticos às apresentadas ao flip-flop anterior. Note que, neste caso, houve uma inversão do posicionamento da entrada *S* com *R* (*S* na parte superior).




Figura 3: Flip-flop RS com portas *NAND*. Da forma apresentada, ele também é conhecido como flip-flop SR.

## Flip-Flop RS Síncrono

Outra configuração do flip-flop RS é chamada de *Flip-Flop RS Síncrono*. Neste caso existe uma terceira entrada que faz a vez de um controle de passagem, denominado *clock* (*ck*).<sup>1</sup> A figura 4 ilustra sua construção com portas *NAND* e sua simbologia, enquanto que a tabela 3 apresenta sua Tabela Verdade. Note, pela Tabela Verdade, que o funcionamento é muito semelhante ao flip-flop RS anterior, diferenciando-se apenas pela condição de *ck* = 0.

## Metodologia Experimental

- Será implementado um flip-flop RS assíncrono e um síncrono utilizando-se portas lógicas *NAND*.

<sup>1</sup>Em certas bibliografias, este controle também é chamado de *enable* (*EN*).




Figura 4: Flip-Flop SR Síncrono.

Tabela 3: Tabela Verdade do funcionamento do flip-flop RS síncrono com portas *NAND*.


<i>ck</i>	<i>S</i>	<i>R</i>	<i>Q</i>	<i>Descrição</i>
0	X	X	$Q_a$	Entradas desabilitadas: mantém o estado anterior
	0	0	$Q_a$	Situação de repouso: mantém o estado anterior
1	0	1	1	Situação de <i>set</i> ( $Q_a = 1$ )
	1	0	0	Situação de <i>reset</i> ( $Q_a = 0$ )
	1	1	*	Erro lógico

- Serão verificados experimentalmente os estados lógicos das saídas  $Q$  e  $\bar{Q}$ , por intermédio de LEDs sinalizadores, segundo as variações de todas as combinações das entradas  $R$  e  $S$ .
- Será elaborada a Tabela Verdade e realizada a comparação com o conteúdo abordado na teoria.

## Parte Experimental

### Flip-Flop RS Assíncrono

1. Utilizando **apenas um** CI 7400, apresente o esquema elétrico de um flip-flop RS assíncrono com portas *NAND*, **indicando a numeração dos pinos de entrada e saída**.

**CI 7400**

2. Monte, no Painel de Digital, o circuito e obtenha a Tabela Verdade experimentalmente.

<i>Sequência</i>	<i>R</i>	<i>S</i>	<i>Q</i>	$\bar{Q}$
1	0	1		
2	0	0		
3	1	0		
4	0	0		
5	0	1		
6	1	1		
7	1	0		
8	1	1		
9	0	1		
10	0	0		
11	1	0		



3. O que é a “situação de repouso”? Ela foi observada no experimento em quais “sequências” da tabela acima?

4. O comportamento do flip-flop RS apresentado na teoria foi observado no experimento, conforme registrado na tabela anterior?



## Flip-Flop RS Síncrono

1. Desenhar o esquema elétrico do flip-flop SR síncrono com portas *NAND*, utilizando-se apenas um CI 7400 e indicando a numeração dos pinos de entrada e saída.



2. Obter os valores das saídas para cada combinação da sequência apresentada na tabela abaixo.

<i>Sequência</i>	<i>ck</i>	<i>S</i>	<i>R</i>	<i>Q</i>	$\bar{Q}$
1	1	0	1		
2	0	0	0		
3	0	1	0		
4	0	1	1		
5	0	0	1		
6	1	0	0		
7	1	1	0		
8	0	0	0		
9	0	0	1		
10	0	1	1		
11	0	1	0		
12	1	1	1		
13	0	1	1		
14	1	0	0		
15	1	1	0		

3. Analisando-se a tabela obtida e comparando-a com a tabela do flip-flop SR síncrono, todas as combinações expostas na teoria foram ensaiadas?

4. Fazendo-se uma análise do funcionamento do sinal de *clock* (*enable*), chega-se à conclusão que:

## Listagem de Materiais

- Painel Digital Novo

- Alicate de bico
- Alicate de corte
- Espátula para remoção de CI
- Fios rígidos para proto-board
- CI: 1x 7400

## EXPERIÊNCIA 9

# Contadores Assíncronos e Divisores de Frequência

## Objetivos

- Estudar os contadores assíncronos sob a ótica de divisor de frequência.
- Implementar um divisor de frequência.

## Contadores Assíncronos

Os contadores assíncronos são construídos pela ligação em “cascata” de vários *flip-flops* do tipo JK, D ou T. Ligar em “cascata” significa que o *clock* do *flip-flop* seguinte é obtido pela saída do *flip-flop* anterior. O desenho da figura 1 ilustra um exemplo.

Note-se que o gerador de sinal de *clock* é conectado no primeiro *flip-flop*,




Figura 1: Contador assíncrono de 0 a 7 (em binário, de  $000_2$  a  $111_2$ ).




Figura 2: Carta de tempos para o contador da figura 1.

cuja saída é o *bit* menos significativo (**LSB** – *Least Significant Bit*). A saída do último *flip-flop* é o *bit* mais significativo (**MSB** – *Most Significant Bit*).

## Divisores de Frequência

Todo contador, independentemente de ser assíncrono ou síncrono, é, por natureza, um divisor de frequência.

A divisão se observa ao comparar uma das saídas do contador com o sinal de *clock* da entrada. Assim, conforme o interesse da divisão a ser realizada, projeta-se o contador.

Considerando-se o exemplo da figura 1, tem-se a carta de tempos da figura 2.

Na carta de tempos, percebe-se que  $Q_0$  possui metade da frequência do *clock*,  $Q_1$  possui metade da frequência de  $Q_0$  e  $Q_2$  metade da de  $Q_1$ . Ainda,  $Q_1$  possui  $1/4$  da frequência do *clock* e  $Q_2$ ,  $1/8$ . Portanto, de acordo com a saída escolhida, tem-se disponível uma determinada divisão:  $1/2$ ,  $1/4$  ou  $1/8$ .

Num caso mais genérico, pode-se ter um contador não múltiplo da potência de 2, como o da figura 3, cuja carta de tempos está na figura 4.

Comparando-se  $Q_2$  e *clock*, na carta de tempos, nitidamente observa-se a necessidade de 5 pulsos de *clock* para  $Q_2$  dar um pulso. Em outras palavras, há 5 períodos de *clock* para 1 período de  $Q_2$ . Portanto, o contador de 0 a 4 ilustrado é um divisor de frequência por 5.




Figura 3: Contador de 0 a 4 (em binário, de  $000_2$  a  $100_2$ ). Note-se que, ao ocorrer o avanço para o estado 5, rapidamente o contador retorna a 0.





Figura 4: Carta de tempos para o contador da figura 3. Perceba-se que  $Q_0$  apresenta um pulso com duração de alguns nanosegundos antes de ser zerado, no quinto pulso de *clock*.

## Parte Experimental

- Montar o contador assíncrono de 0 a 7 do circuito a seguir:




- Ajustar a frequência do gerador de pulsos para 1 Hz e observar a contagem no decodificador BCD-7 Segmentos do Painel Digital.
- Ajustar a frequência do gerador de pulsos para 1 kHz. No osciloscópio, observar, em CH1, os pulsos do gerador e, em CH2, cada uma das saídas do contador, preenchendo os campos abaixo.

$$f_{ck} = \underline{\quad} \quad f_{Q_0} = \underline{\quad} \quad f_{Q_1} = \underline{\quad} \quad f_{Q_2} = \underline{\quad}$$

$$\frac{f_{Q_0}}{f_{ck}} = \underline{\quad} \quad \frac{f_{Q_1}}{f_{ck}} = \underline{\quad} \quad \frac{f_{Q_2}}{f_{ck}} = \underline{\quad}$$

- Montar o contador assíncrono de 0 a 4 do circuito a seguir.



5. Ajustar a frequência do gerador de pulsos para 1 kHz. Traçar a carta de tempos envolvendo  $ck$  e  $Q_2$ . Qual o valor da razão  $\frac{f_{Q_2}}{f_{ck}}$ ?

ck

$Q_2$

Desafio

Na carta de tempos da figura 4, a saída  $Q_2$  possui um ciclo de trabalho<sup>1</sup>  $\tau < 50\%$ . Ou seja, o tempo em nível alto é menor que o tempo em nível baixo. Pede-se projetar um divisor de frequência de  $1/10$  de forma que a saída possua ciclo de trabalho  $\tau = 50\%$ .

## Lista de Materiais

- Painel Digital Novo

---


<sup>1</sup>O ciclo de trabalho é definido como  $\tau = \frac{\Delta t_H}{T}$ , em que  $\Delta t_H$  é o tempo em nível alto e  $T$  é o período da forma de onda.

- Osciloscópio
- Gerador de funções
- 2x cabos BNC-jacaré
- 1x cabo BNC-BNC
- Caixa com fios
- Alicate de corte
- Alicate de bico
- Espátula
- CIs: 1x 7400; 2x 7474


**SN5400, SN54LS00, SN54S00  
SN7400, SN74LS00, SN74S00**  
**QUADRUPLE 2-INPUT POSITIVE-NAND GATES**  
SDLS025B – DECEMBER 1983 – REVISED OCTOBER 2003

- Package Options Include Plastic Small-Outline (D, NS, PS), Shrink Small-Outline (DB), and Ceramic Flat (W) Packages, Ceramic Chip Carriers (FK), and Standard Plastic (N) and Ceramic (J) DIPs

SN5400 . . . J PACKAGE  
SN54LS00, SN54S00 . . . J OR W PACKAGE  
SN7400, SN74S00 . . . D, N, OR NS PACKAGE  
SN74LS00 . . . D, DB, N, OR NS PACKAGE  
(TOP VIEW)




SN5400 . . . W PACKAGE  
(TOP VIEW)




- Also Available as Dual 2-Input Positive-NAND Gate in Small-Outline (PS) Package

SN74LS00, SN74S00 . . . PS PACKAGE  
(TOP VIEW)



SN54LS00, SN54S00 . . . FK PACKAGE  
(TOP VIEW)



NC – No internal connection

### description/ordering information

These devices contain four independent 2-input NAND gates. The devices perform the Boolean function  $Y = \bar{A} \bullet B$  or  $Y = \bar{A} + \bar{B}$  in positive logic.



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

 **TEXAS  
INSTRUMENTS**

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

Copyright © 2003, Texas Instruments Incorporated  
On products compliant to MIL-PRF-38535, all parameters are tested unless otherwise noted. On all other products, production processing does not necessarily include testing of all parameters.

## DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

SDLS119 - DECEMBER 1983 - REVISED MARCH 1988

- Package Options Include Plastic "Small Outline" Packages, Ceramic Chip Carriers and Flat Packages, and Plastic and Ceramic DIPs
- Dependable Texas Instruments Quality and Reliability

### description

These devices contain two independent D-type positive-edge-triggered flip-flops. A low level at the preset or clear inputs sets or resets the outputs regardless of the levels of the other inputs. When preset and clear are inactive (high), data at the D input meeting the setup time requirements are transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold time interval, data at the D input may be changed without affecting the levels at the outputs.


The SN54' family is characterized for operation over the full military temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ . The SN74' family is characterized for operation from  $0^{\circ}\text{C}$  to  $70^{\circ}\text{C}$ .

FUNCTION TABLE

INPUTS			OUTPUTS		
PRE	CLR	CLK	D	Q	$\bar{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H <sup>†</sup>	H <sup>†</sup>
H	H	t	H	H	L
H	H	t	L	L	H
H	H	L	X	Q <sub>0</sub>	$\bar{Q}_0$

<sup>†</sup> The output levels in this configuration are not guaranteed to meet the minimum levels in  $V_{OH}$  if the lows at preset and clear are near  $V_{IL}$  maximum. Furthermore, this configuration is nonstable; that is, it will not persist when either preset or clear returns to its inactive (high) level.

### logic symbol<sup>‡</sup>



<sup>‡</sup>This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12.  
Pin numbers shown are for D, J, N, and W packages.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.


### SN5474 . . . J PACKAGE

SN54LS74A, SN54S74 . . . J OR W PACKAGE

SN7474 . . . N PACKAGE


SN74LS74A, SN74S74 . . . D OR N PACKAGE

(TOP VIEW)




### SN5474 . . . W PACKAGE

(TOP VIEW)




### SN54LS74A, SN54S74 . . . FK PACKAGE

(TOP VIEW)



NC - No internal connection

### logic diagram (positive logic)



Copyright © 1988, Texas Instruments Incorporated

 **TEXAS  
INSTRUMENTS**

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

## EXPERIÊNCIA 10

# Contadores Síncronos e Registradores de Deslocamento

## Objetivos

- Estudar os contadores síncronos sob a ótica dos registradores de deslocamento.
- Implementar um circuito de *Power-On Reset*.

## Contadores Síncronos

Os contadores síncronos diferem-se dos assíncronos pelo fato do pulso de *clock* ser simultâneo a todos os *flip-flops* do contador e, assim, as saídas destes *flip-flops* são atualizadas praticamente ao mesmo tempo.

A figura 1 apresenta a topologia do pulso de *clock* simultâneo.

Certamente, o circuito da figura 1 não irá realizar qualquer contagem, pois nada foi estipulado para as entradas dos *flip-flops*. Torna-se evidente, portanto, que há a necessidade de um circuito lógico para alimentá-las, mas de forma que o próximo valor da contagem seja determinado com base no atual. Ainda, como trata-se de um circuito que será projetado, pode-se, para cada valor atual, definir um futuro sem a obrigatoriedade de ser um número consecutivo. Ou seja, tem-se a liberdade de criar uma contagem com qualquer sequência numérica.

A figura 2a apresenta um *Diagrama de Estados*, o qual mapeia a sequência numérica de contagem de um determinado contador síncrono, e a figura 2b contém o circuito que o implementa.




Figura 1: *Flip-flops* recebendo pulso de *clock* simultaneamente, o que caracteriza o contendor síncrono.

O projeto do circuito lógico deve tomar o *estado atual* como entrada e o *estado futuro* será a saída. Estado atual é o valor atual da contagem e estado futuro é o próximo valor.

## Registradores de Deslocamento


Os registradores de deslocamento, na realidade, são um caso particular de contador síncrono. Nesses, a entrada de cada *flip-flop* é a saída do *flip-flop* anterior. Quando os pulsos de *clock* são aplicados, tem-se o efeito de um *bit*, presente na entrada do primeiro *flip-flop*, ser deslocado para os demais.

A figura 3a apresenta um registrador de deslocamento de 3 *bits* e a figura 3b demonstra um exemplo de deslocamento de *bit* por meio da carta de tempos.



## *Power-On Reset*

Muitas vezes, ao se energizar um circuito, é conveniente definir o *estado inicial* dos contadores, sejam síncronos ou assíncronos. Este processo é conhecido como *Power-On Reset* (POR), ou seja, “*redefinir ao energizar*”.

Existem diversas variantes de circuitos para implementação do POR, sendo uma a esquematizada na figura 4. Nesta figura, nota-se um circuito RC, cuja curva de carga do capacitor é apresentada na figura 5, e uma porta




(a) Diagrama de Estados.




(b) Esquema elétrico do circuito. Note-se que os pulsos de *clock* são simultâneos a todos o *flip-flops* e que as entradas destes são provenientes de um circuito lógico. O estado inicial é definido pelo circuito de POR, descrito mais adiante.

Figura 2: Exemplo de contador síncrono completo.



(a) Esquema elétrico do circuito.



(b) Carta de tempos com demonstração do deslocamento de um bit aplicado à entrada do primeiro *flip-flop*.

Figura 3: Exemplo de registrador de deslocamento de 3 bits.




Figura 4: Exemplo de circuito de *Power-On Reset*, com *reset* em nível lógico “1”.

*schmitt-trigger*, cuja função é conformar a tensão sobre o capacitor para níveis lógicos bem definidos.<sup>1</sup>

Quando um circuito é energizado, ele necessita de um determinado tempo mínimo ( $\Delta t_{mín}$ ) para atingir o estado quiescente de todas as saídas de todas as portas lógicas e *flip-flops*. Considerando-se a equação de carga do capacitor e as características da porta *schimmit-trigger*, pode-se realizar a seguinte dedução para se calcular o produto  $RC$ :

$$v_c(t) = V_{CC} (1 - e^{-t/RC})$$

após  $\Delta t_{mín}$ , pode-se:

$$\begin{aligned} v_c(\Delta t_{mín}) &= V_{T+(mín)} \\ V_{T+(mín)} &= V_{CC} (1 - e^{-\Delta t_{mín}/RC}) \end{aligned}$$

e, portanto:

$$RC = \frac{\Delta t_{mín}}{\ln \left( \frac{V_{CC}}{V_{CC} - V_{T+(mín)}} \right)}$$

<sup>1</sup>A corrente drenada pela entrada da porta *schmitt-trigger* é muito pequena, quando comparada com a corrente que passa pelo circuito RC, e, portanto, o circuito RC praticamente não sofre nenhuma influência da porta.




Figura 5: Curva de carga do capacitor, com anotações de cotas de interesse.

em que:

$V_{T+(min)}$ : tensão de entrada mínima de limiar positivo, a partir da qual a porta *schmitt-trigger* irá interpretar nível lógico “1” na entrada.

$V_{CC}$ : tensão de alimentação do circuito RC e da porta *schmitt-trigger*.

Por exemplo, considerando-se  $\Delta t_{min} = 30 \text{ ms}$ ,  $V_{CC} = 5 \text{ V}$  e  $V_{T+(min)} = 2,75 \text{ V}$ , tem-se  $RC = 37,6 \text{ ms}$ . E, adotando-se  $R = 10 \text{ k}\Omega^2$ , chega-se a  $C = 3,76 \mu\text{F}$ , levando a um valor comercial de  $C = 4,7 \mu\text{F}$  (e um  $\Delta t_{min}$  final de 37,5 ms). A curva, da já citada figura 5, salienta o par tensão-tempo conforme estes cálculos.

O circuito mostrado na figura 4 produz um sinal POR que permanece em nível lógico “1” por  $\Delta t_{min}$  segundos e depois estabiliza-se em “0” indefinidamente. Caso seja desejado um sinal POR com comportamento inverso, ou

---

<sup>2</sup>Este valor, da ordem de dezenas de quilo ohms, tem o objetivo de diminuir a corrente máxima drenada pelo circuito no instante da energização.




Figura 6: Exemplo de circuito de *Power-On Reset*, com *reset* em nível lógico “0”.

seja, um  $\overline{\text{POR}}$ , tem-se duas alternativas: inverter o sinal de POR, ou utilizar o circuito da figura 6, cujo valor de RC poderá ser calculado por<sup>3</sup>:

$$RC = \frac{\Delta t_{min}}{\ln\left(\frac{V_{CC}}{V_{T-(máx)}}\right)}$$

em que:


$V_{T-(máx)}$ : tensão de entrada máxima de limiar negativo, abaixo da qual a porta *schmitt-trigger* irá interpretar nível lógico “0” na entrada.

## Parte Experimental


1. Deseja-se implementar um registrador de deslocamento para fornecer a sequência apresentada pela tabela e correspondente carta de tempos abaixo.

<sup>3</sup>Sugestão: procure deduzir esta equação.

$Q_3$	$Q_2$	$Q_1$	$Q_0$
1	1	0	0
0	1	1	0
0	0	1	1
1	0	0	1



2. O circuito a ser utilizado é o que segue.




3. No circuito apresentado, perceba-se que o  $\overline{\text{POR}}$  irá garantir que  $Q_3$  e  $Q_2$  iniciam-se em “1”, enquanto  $Q_1$  e  $Q_0$ , em “0”.

4. Por meio de botão do Painel Digital, aplicar pulsos consecutivos de *clock* e observar o deslocamento cíclico dos *bits*.

5. Quantos pulsos de *clock* são necessários para haver repetição da sequência?

6. Desligar e ligar o circuito e verificar o estado inicial novamente.

7. Remover o circuito de POR conectando todos os S e R em “1”. Desligar e ligar várias vezes o circuito e verificar os estados iniciais. Descrever o observado e justificar.



## Desafios

1. Quais as vantagens do contador síncrono em relação ao assíncrono?
2. Quais as desvantagens do contador síncrono em relação ao assíncrono?
3. Os *flip-flops* reais possuem um tempo de atraso na propagação do *clock*, ou seja, tem-se um tempo entre a aplicação do *clock* e a alteração da saída *Q*. Caso os *flip-flops* fossem ideais, ou seja, caso este tempo de atraso fosse nulo, o registrador de deslocamento iria operar conforme descrito?
4. Citar 3 aplicações distintas para o registrador de deslocamento.

## Lista de Materiais

- Painel Digital Novo
- Caixa com fios
- Alicate de corte
- Alicate de bico
- Espátula
- CLs: 1x 4093; 2x 7474
- Capacitor:  $4,7\mu\text{F}$
- Resistor:  $10 \text{ k}\Omega$

## DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

SDLS119 - DECEMBER 1983 - REVISED MARCH 1988

- Package Options Include Plastic "Small Outline" Packages, Ceramic Chip Carriers and Flat Packages, and Plastic and Ceramic DIPs
- Dependable Texas Instruments Quality and Reliability

### description

These devices contain two independent D-type positive-edge-triggered flip-flops. A low level at the preset or clear inputs sets or resets the outputs regardless of the levels of the other inputs. When preset and clear are inactive (high), data at the D input meeting the setup time requirements are transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold time interval, data at the D input may be changed without affecting the levels at the outputs.


The SN54' family is characterized for operation over the full military temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ . The SN74' family is characterized for operation from  $0^{\circ}\text{C}$  to  $70^{\circ}\text{C}$ .

FUNCTION TABLE

INPUTS			OUTPUTS		
PRE	CLR	CLK	D	Q	$\bar{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H <sup>†</sup>	H <sup>†</sup>
H	H	t	H	H	L
H	H	t	L	L	H
H	H	L	X	Q <sub>0</sub>	$\bar{Q}_0$

<sup>†</sup> The output levels in this configuration are not guaranteed to meet the minimum levels in  $V_{OH}$  if the lows at preset and clear are near  $V_{IL}$  maximum. Furthermore, this configuration is nonstable; that is, it will not persist when either preset or clear returns to its inactive (high) level.

### logic symbol<sup>‡</sup>



<sup>‡</sup>This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12.  
Pin numbers shown are for D, J, N, and W packages.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.


### SN5474 . . . J PACKAGE

SN54LS74A, SN54S74 . . . J OR W PACKAGE

SN7474 . . . N PACKAGE


SN74LS74A, SN74S74 . . . D OR N PACKAGE

(TOP VIEW)




### SN5474 . . . W PACKAGE

(TOP VIEW)




### SN54LS74A, SN54S74 . . . FK PACKAGE

(TOP VIEW)



NC - No internal connection

### logic diagram (positive logic)



Copyright © 1988, Texas Instruments Incorporated

 **TEXAS  
INSTRUMENTS**

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

## CD4093BC

### Quad 2-Input NAND Schmitt Trigger

#### General Description

The CD4093B consists of four Schmitt-trigger circuits. Each circuit functions as a 2-input NAND gate with Schmitt-trigger action on both inputs. The gate switches at different points for positive and negative-going signals. The difference between the positive ( $V_T^+$ ) and the negative voltage ( $V_T^-$ ) is defined as hysteresis voltage ( $V_H$ ).

All outputs have equal source and sink currents and conform to standard B-series output drive (see Static Electrical Characteristics).

#### Features

- Wide supply voltage range: 3.0V to 15V
- Schmitt-trigger on each input with no external components
- Noise immunity greater than 50%

- Equal source and sink currents
- No limit on input rise and fall time
- Standard B-series output drive
- Hysteresis voltage (any input)  $T_A = 25^\circ\text{C}$

Typical	$V_{DD} = 5.0\text{V}$	$V_H = 1.5\text{V}$
	$V_{DD} = 10\text{V}$	$V_H = 2.2\text{V}$
	$V_{DD} = 15\text{V}$	$V_H = 2.7\text{V}$

Guaranteed  $V_H = 0.1 V_{DD}$

#### Applications


- Wave and pulse shapers
- High-noise-environment systems
- Monostable multivibrators
- Astable multivibrators
- NAND logic

#### Ordering Code:

Order Number	Package Number	Package Description
CD4093BCM	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150" Narrow Body
CD4093BCN	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

#### Connection Diagram





## Referências Bibliográficas

- [1] Ercegovac, M. et al. *Introdução aos sistemas digitais*. Porto Alegre: Bookman, 2000.
- [2] Texas Instruments. *TTL databook*.
- [3] Helfrick, A. et al. *Instrumentação eletrônica moderna e técnicas de medição*. Rio de Janeiro: Prentice Hall do Brasil, 1994.

## PROJETO SEMESTRAL

## Dado Digital

**Objetivo**

Desenvolver o projeto e implementar o circuito de um “*dado digital*” com dois dígitos de 00 a 99.

**Prazos para Entrega**

O projeto deverá ser apresentado na própria aula de laboratório, conforme as datas a seguir.

<i>Descrição</i>	<i>Datas</i>	
	<i>Diurno</i>	<i>Noturno</i>
<i>Lista de Materiais</i>	<i>13.04.2020</i>	<i>15.04.2020</i>
<i>Componentes Comprados</i>	<i>27.04.2020</i>	<i>29.04.2020</i>
<i>Pré-apresentação de Montagem: Decodificador, Display, Botão</i>	<i>27.04.2020</i>	<i>29.04.2020</i>
<i>Apresentação Antecipada</i>	<i>01.06.2020</i>	<i>03.06.2020</i>
<i>Apresentação Final</i>	<i>08.06.2020</i>	<i>10.06.2020</i>
<i>Repescagem</i>	<i>29.06.2020</i>	<i>01.07.2020</i>

*Não serão aceitos projetos entregues fora do prazo.*

*A pontuação será atribuída apenas aos presentes na  
data de entrega.<sup>1</sup>*

---

<sup>1</sup>*Salvos os casos para os quais se apresentar justificativa plausível acompanhada de atestado.*

## Desritivo do Projeto

O *Dado Digital* consiste de um contador de 00 a 99, em alta frequência, que será paralisado ao se pressionar um botão, simulando o sorteio. Caso os dígitos exibidos forem iguais, uma lâmpada deverá acender. Ao se pressionar o botão novamente, a contagem é liberada.

Logo que o circuito for energizado, a contagem deve estar parada em 00, situação que deixará a lâmpada acesa.

A lâmpada só poderá acender quando a contagem for paralisada – ela não deverá piscar durante a contagem.

A essência do projeto é utilizar dois contadores em década, com decodificadores para 7 segmentos, de forma a exibir os valores nos *displays*. Por meio de um circuito comparador de magnitude, poderá ser detectada a situação de igualdade dos dígitos e, assim, acionar um relé de 5V, permitindo ligar uma lâmpada de 12V.

O esboço do circuito esperado encontra-se na figura 1.<sup>2</sup> Notem-se:

- Dois bornes para a fonte de alimentação de 5V.
- Dois bornes para a fonte de alimentação de 12V.
- Dois bornes para o gerador de *clock*.
- Dois *displays* de 7-segmentos.
- Um botão (**Sortear**) do tipo *pushbutton*.
- Um conector do tipo *terminal em bloco com parafuso* de duas vias.

A lâmpada será conectada no terminal em bloco com parafuso.

## Orientações Complementares

- O projeto deverá ser desenvolvido com base no desritivo apresentado na secção §3.

---

<sup>2</sup>Salienta-se que o leiaute apresentado na figura é apenas um esboço – os componentes podem ser reposicionados a critério de cada equipe.




Figura 1: Esboço do leiaute do circuito esperado para o “*Dado Digital*”.

- O projeto é em equipe: obrigatoriamente, a mesma equipe das aulas de laboratório.
- Todo o material deverá ser adquirido pelo grupo, com exceção da fonte de alimentação, do gerador de *clock* e da lâmpada de 12V.
- Pode-se utilizar a fonte de alimentação do próprio laboratório.
- Pode-se utilizar o gerador de funções do laboratório como fonte de *clock*.
- A tensão de alimentação nominal do circuito lógico deverá ser 5V.
- No esquema elétrico, indicar o número da pinagem de cada componente.
- O botão **Sortear** deverá ser do tipo *pushbutton*.
- A montagem do circuito se dará em ***placa padrão***, também conhecida como *placa universal*.
- Alternativamente, poderá ser elaborada **PCI (Placa de Circuito Impresso)**, porém as técnicas necessárias ficarão por conta do grupo. Neste caso, o esquema elétrico deverá ser obrigatoriamente redesenrado em programa específico e o leiaute da PCI deverá ser impresso em papel e entregue junto com o esquema elétrico impresso.
- Os componentes deverão ser soldados na placa. *Antes de soldá-los, fazer um estudo para encontrar uma boa disposição*.




Figura 2: Diagrama em Blocos do projeto “Dado Digital”.

- Considerar os detalhes de como obter um bom ponto de solda e de como bem utilizar o ferro de solda.
- Realizar a interconexão entre os terminais dos componentes por meio de “*trilha de solda*” (se possível e para pequenas distâncias), ou por meio de “*fios finos*”, por baixo da placa, com apenas as pontas desencapadas, ou por meio de “*fios finos*”, por cima da placa, numa configuração conhecida como *jumpers*.
- Para a fixação dos CIs, **utilizar soquetes de CI** de tamanho apropriado.
- A implementação do gerador de *clock* (por meio do CI 555, por exemplo) é facultativa aos grupos que o quiserem implementar.
- No horário de funcionamento do Almoxarifado de Eletrônica, poderá ser emprestado o material necessário para solda, assim como disponibilizada uma sala para o trabalho.

## Diagrama em Blocos

O Diagrama em Blocos do projeto proposto encontra-se na figura 2.

## Esquema Elétrico

O Esquema Elétrico do projeto proposto encontra-se no anexo a este roteiro.

## Critérios de Avaliação

*Nota: para as pré-apresentações, o professor de laboratório dará as correspondentes orientações.*

Os critérios de avaliação por item são:

1. Apresentação da Lista de Materiais: **10,0 (peso 1,0)**
2. Pré-apresentação de montagem e componentes comprados: **10,0 (peso 1,0)**
3. Apresentação final: **10,0 (peso 8,0)**
  - (a) Esquema Elétrico e Lista de Materiais: **1,0**
    - i. Apresentação do Esquema Elétrico completo no dia da apresentação do projeto: **0,5**

*Como parte desta pontuação, se o circuito for apresentado em PCI, obrigatoriamente todo o esquema elétrico deverá ser redesenhado e impresso e também deverá ser impresso em papel o leiaute da PCI.*
    - ii. Apresentação da Lista de Materiais no dia da apresentação do projeto: **0,5**
  - (b) Implementação do circuito: **6,5**
    - i. Elementos mínimos – bornes, displays, botão, conector para lâmpada: **0,5**
    - ii. Contagem de 00 a 99 operante (sem decodificação): **1,0**
    - iii. Decodificação e exibição no display: **1,0**
    - iv. Operação do botão **Sortear**: **1,0**
    - v. Comparação: **1,0**
    - vi. Acionamento do relé e da lâmpada: **1,0**

vii. Implementação e operação do POR (*Power-On Reset*): **1,0**

(c) Entornos: **1,5**

- i. Uso de soquete para CIIs: **0,5**
- ii. Estética do circuito final: **0,5**
- iii. Qualidade das soldas: **0,5**


(d) Bônus: **+2,0**

- i. Implementação de gerador de *clock* próprio: **+1,0**
- ii. Redesenho de todo o esquema elétrico para inclusão do gerador de *clock*: **+1,0**

A pontuação máxima é de **10,0** pontos.

*Note-se que apenas será possível obter 10,0 pontos se realizado algum item do tópico “Bônus”.*

*As equipes que obtiverem pontuação menor que 8,0 poderão ir para a “repescagem”, na qual a nota do projeto será 80% da pontuação obtida na nova avaliação.*



## Parte II

# Experiências Extras de Laboratório de Digitais




## EXPERIÊNCIA EXTRA 1

# Introdução aos Comandos Automáticos

## *“Lógica com Relés”*

### Introdução

A automação de *Processos* consiste na substituição da atividade humana em tarefas repetitivas por um conjunto de equipamentos eletro-eletrônicos, mecânicos e/ou químicos, visando aumentar a produtividade, assegurar maior reprodutividade e, consequentemente, a melhoria da qualidade e a redução dos custos dos produtos industrializados, tornando-os mais competitivos no mercado. Trata-se de uma área multidisciplinar da engenharia, exigindo que o profissional possua, em geral, conhecimentos de eletrônica, eletricidade, mecânica e química, bem como visão organizacional e sistêmica bastante apurada e muita criatividade. O trabalho que segue apresenta o caso da automação de um processo de perfuração de peças, exigindo, no caso, conhecimentos de mecânica, eletricidade e eletrônica. Serão apresentados conceitos elementares de *Circuitos Sequenciais com Relés* e depois como utilizar esta tecnologia para se alcançar o objetivo proposto. O método apresentado possibilita que o aluno projete sistemas semelhantes ou até mais complexos de automação.



(a) Estado não acionado. (b) Estado acionado.

Figura 1: Funcionamento do relé.

## O Relé

É um dispositivo eletromecânico constituído por um ou mais contatos que podem ser comutados entre aberto e fechado por meio de uma corrente elétrica aplicada a uma bobina. A figura 1 ilustra um relé de um contato duplo (*NA – Normalmente Aberto e NF – Normalmente Fechado*) nos estados não acionado (1a) e acionado (1b). Note que a situação *NA* é mantida pela ação de uma mola! Se a corrente  $I$  for nula (1a), o contato *NF* fica fechado e o *NA*, aberto. Ao aplicar-se uma corrente  $I = I_B$  na bobina (1b), surge uma força magnética  $F_{MAG}$  que movimenta o contato central de modo que o contato *NF* passa para aberto e o contato *NA*, para fechado. O contato *NA* pode ser, então, utilizado para acionar e o *NF* para desacionar um equipamento elétrico, ou mesmo outro relé.

A figura 2, ilustra os símbolos elétricos do relé, para confecção de diagramas elétricos. Nestes símbolos, o retângulo representa a bobina.

## Circuito Memória com Relé

O circuito a ser analisado encontra-se ilustrado na figura 3, na página 12-3, denominado *Círculo de Retenção* ou *Círculo de Memória com Relés*. Supõe-se que o relé esteja inicialmente desacionado, implicando que a chave




Figura 2: Símbolos de relés.





Figura 3: Circuito a ser analisado.

$R_L$  esteja aberta (NA). As chaves S e R são do tipo NA e NF, respectivamente.

Ao se pressionar a chave S, surgirá uma corrente elétrica devido à presença da fonte  $V_0$  e devido ao fato de as chaves S (NA) e R (NF) estarem em série com a bobina de  $R_L$ .

Ao ser percorrido pela corrente, o relé provoca o fechamento da chave  $R_L$ , que está em paralelo com S, de tal modo que ao soltar-se a chave S, a corrente de acionamento do relé continua a circular, agora através das chaves  $R_L$  e R. Este estado acionado é estável e é denominado SET (*acionado* em inglês). Esta operação encontra-se ilustrada na figura 4, na página 12-4. A chave  $R_L$  é conhecida como  *contato selo*.

Para desacionar-se o relé, colocando-o no estado estável RESET (*desacionado* em inglês), basta pressionar-se a chave R, provocando assim a interrupção da corrente que mantinha o relé acionado. É claro que a chave S deve estar solta, pois senão, ao liberarmos a chave R, o sistema é levado ao estado



(a) Acionamento do relé, levando-o ao estado SET.  
(b) Efeito do contato selo, para manter o relé acionado.


Figura 4: Acionamento do relé com selo.

SET novamente. Esta operação está ilustrada na figura 5, nesta página.

A maneira pela qual este circuito foi apresentado também é denominada *Diagrama de Contatos* ou *Diagrama de Relés*.

## Sistema Automático de Furação

O conjunto de perfuração está esquematizado na figura 6, na página 12-5, correspondendo à situação de repouso.



(a) Pressionamento da chave R.  
(b) Abertura do contato selo após interrupção da corrente no relé.

Figura 5: Desacionamento de relé com selo.

Ao dar-se a partida no processo de perfuração (**comando INÍCIO**), é acionado o *Motor da Furadeira* (MF = “*acionado*”). Neste momento, deve-se avançar a furadeira. Para tanto, injeta-se ar comprimido na *Conexão 1* do *Cilindro Pneumático*, o que é realizado com o acionamento da válvula pneumática devido à passagem de corrente elétrica  $i_B$  na sua bobina, conforme ilustrado pela figura 7, na página 12-6.

Ao ser atingida a extremidade inferior do cilindro, o *sensor Fim de Curso Inferior* (FCI) é acionado, dando origem à última etapa do processo, recuando a furadeira. Isto é realizado injetando-se ar comprimido na *Conexão 2* por meio da válvula pneumática.

A figura 8, na página 12-6, ilustra o momento quando o conjunto de perfuração encontra o *Fim de Curso Inferior* e a figura 9, na página 12-8, o recuo do conjunto.

O processo é finalizado quando o sensor de *Fim de Curso Superior* (FCS) for acionado, provocando o desacionamento do *Motor da Furadeira* (MF = “*desligado*”) e colocando o processo à espera de um novo comando INÍCIO, como foi ilustrado pela figura 6, na página corrente.

Este processo pode ser descrito segundo um método gráfico denominado GRAFCET, conforme ilustrado na figura 10, na página 12-8, cuja finalidade é a de documentar, numa forma funcional, todas as etapas do processo e as transições entre estas etapas provocadas pelo acionamento das variáveis de




Figura 6: Conjunto de perfuração na situação de repouso.




Figura 7: Conjunto de perfuração com cilindro pneumático acionado.




Figura 8: Conjunto de perfuração com sensor de *Fim de Curso Inferior* ativado.

entrada (ex.: INICIO, FCS, FCI).

Após concluído o processo de perfuração, o sistema permanecerá em repouso na *Etapa 1* (**Estado Inicial**).




Figura 9: Conjunto de perfuração recuando.




Figura 10: GRAFCET para o processo de perfuração.

A ideia agora é de se construir um circuito elétrico que possa realizar este processo de furação de modo automático. Apesar de ser um problema aparentemente complicado, o circuito final é bastante simples.

Em termos de *Diagrama de Relés*, o qual possibilita a realização prática desta operação, o *Circuito de Controle* resultante é o ilustrado na figura 11, na página corrente.

### Não se assuste!

O circuito nada mais é do que uma “triplicação” do circuito já conhecido da figura 3, na página 12-3!




Figura 11: Circuito de controle do processo de perfuração automática.

Na figura 11, tem-se:

- RESET: Chave de partida da máquina
- INICIO: Comando de início de furação
- FCS: Fim de curso superior
- FCI: Fim de curso inferior
- RL1, RL2, RL3: Relés ou contatos dos relés
- AF: Válvula eletro-pneumática que comanda o avanço da furadeira



Figura 12: Símbolos das chaves.




Figura 13: Circuito de controle.

- MF: Motor da furadeira

Os símbolos das chaves utilizadas estão ilustrados na figura 12, na página corrente.

Ao ser ligado, o circuito de controle se encontra, em termos de chaves abertas ou fechadas, como ilustrado na figura 13, nesta página.

Neste circuito, observa-se que a furadeira está recuada, pois FCS está fechada. Mas o Relé 1 não está acionado, o que não possibilita o inicio da furação.

Para se acionar o Relé 1, deve-se pressionar a chave RESET (somente deve ser pressionada ao se ligar a máquina).

O resultado desta operação está ilustrado nas figuras 14 e 15, onde o Relé 1 acionado está representado pelo retângulo hachurado.




Figura 14: Relé 1 acionado apóis pressionamento de RESET.




Figura 15: RESET liberado, mas o contato selo mantém o Relé 1 acionado.

A seguir, inicia-se a furação acionando-se a chave INÍCIO, o que energiza o Relé 2, como ilustrado na figura 16, na página 12-12. Um instante depois, o Relé 1 é desacionado, como mostrado na figura 17. Este efeito de um relé desacionar, permitir ou impedir o acionamento de outro relé chama-se de *intertravamento*.

Observe também que, ao ser acionado o Relé 2, o *Motor da Furadeira* (MF) e o comando eletro-pneumático *Avanço da Furadeira* (AF) são acionados, resultando no desligamento da chave FCS. O avanço prossegue até se atingir o *Fim de Curso Inferior* (FCI), o qual, quando pressionado pelo carro da furadeira, aciona o Relé 3, como mostrado na figura 18, na página 12-13.




Figura 16: Início da furação, após pressionado INÍCIO. Note-se o acionamento de MF e AF e o Relé 1 ainda energizado.




Figura 17: Desacionamento do Relé 1 pelo *intertravamento* com o Relé 2, imediatamente após o acionamento deste.




Figura 18: FCI atingido, provocando o acionamento do Relé 3.

O Relé 3, por sua vez, desaciona o Relé 2, resultando no recuo da furadeira, como indicado na figura 19, na página corrente.

O recuo do carro da furadeira prossegue até se atingir a chave *Fim de Curso Superior*, a qual, ao ser pressionada, provoca o acionamento do Relé 1, como mostrado na figura 20, na página 12-14. O Relé 1, por sua vez, desaciona o Relé 3 pelo *intertravamento*, como indicado na figura 21, na página 12-14.

Consequentemente, o *Motor da Furadeira* (MF) e o *Avanço da Furadeira*




Figura 19: Relé 2 desacionado pelo *intertravamento* com o Relé 3, provocando o recuo da furadeira.




Figura 20: Reacionamento do Relé 1, após recuo da furadeira e pressionamento do FCS. Note-se que a chave RL3 (NA), no ramo do Relé 1, encontra-se fechada, pois o Relé 3 está acionado.




Figura 21: Desacionamento do Relé 3 pelo *intertravamento* com o Relé 1.

(AF) são desacionados, reestabelecendo a situação de repouso. O *Círculo de Controle* permanece, então, à espera de um novo *Comando de Início de Furacão* (chave INÍCIO), como ilustrado na figura 14, na página 12-11).

Por fim, note-se, ainda, a existência de outros *intertravamentos*, de forma que os Relés 1, 2 e 3 não podem ser acionados sem que antes os Relés 3, 1 e 2, respectivamente, estejam acionados (com exceção da situação inicial ao energizar-se o circuito, em que a chave RESET quebra o primeiro intertravamento).

## Parte Experimental

*“É muito importante seguir as orientações da Parte Experimental, pois diversos detalhes poderão ser salientados em adição às exposições do professor.”*

### Verificação do Funcionamento do Relé

Para verificar o funcionamento e uma aplicação do relé, monte o circuito ilustrado na figura 22.

Para a montagem, serão disponibilizados os materiais apresentados na figura 23, na página 12-16.

Nesta mesma figura, trace as ligações entre as partes de forma a atingir o efeito descrito pelo circuito. Não esqueça de acrescentar a lâmpada e mais uma fonte para ela!

Em seguida, monte fisicamente o circuito e observe que, ao ser pressionada a chave no Painel de Chaves, o relé é acionado e a lâmpada acende. Notar que também acende o LED ao lado do relé. Ainda, ao se soltar a chave, o




Figura 22: Utilização do relé para acionar uma lâmpada.






Figura 23: Módulos utilizados para a montagem dos circuitos com relés. De cima para baixo, tem-se a *Fonte de Alimentação*, o *Painel de Chaves*, com um conjunto de quatro chaves NA/NF, e o *Painel de Relés*, com um conjunto de quatro relés, cada um com quatro chaves NA/NF.

relé é desacionado e a lâmpada apaga.

## Montagem do Circuito Memória / Uso do Contato Selo

O circuito da figura 22 precisa manter a chave pressionada para a lâmpada ficar acesa. Modifique-o de forma a manter a lâmpada acesa mesmo se a chave for solta. Ainda, acrescente mais uma chave de forma a permitir apagar a lâmpada. Para tanto, considere o circuito da figura 24, nesta página, como referência. Note que não será necessário desmontar tudo! Utilize a figura 25, na página 12-18, para realizar as ligações entre as partes.




Figura 24: Circuito a ser analisado.

Observe que ao ser acionada a Chave S, o relé fica acionado, permanecendo nesta situação até que se pressione a Chave R, colocando-o no estado desacionado. Os outros contatos do relé não utilizados para a lógica podem ser empregados para acionar uma carga, como um motor, ou uma lâmpada.

## Montagem do Circuito Sequenciador

Com base no esquema ilustrado na figura 26, na página 12-19, implemente o circuito sequenciador.






Figura 25: Módulos utilizados para montagem de circuitos com relés.




Figura 26: Circuito Sequenciador.

Após a montagem, verifique o funcionamento do circuito, acionando primeiro a chave  $S_1$ , depois a chave  $S_2$  e, por último, a chave  $S_3$ . Note que a sequência deve obrigatoriamente ser esta (por quê?).

### Questão: Máquina de Perfuração Automática

É possível, utilizando-se este circuito, obter-se um comando sequencial para uma máquina de perfuração automática? Que alterações seriam necessárias para tal finalidade?

### Desafios

**Desafio 1** Alterar o esquema elétrico para acrescentar um quarto estágio na sequência.

**Desafio 2** Alterar o esquema elétrico de forma que, ao pressionar INÍCIO em qualquer estágio, acione-se o primeiro estágio (Relé 1).

### Lista de Materiais

- Fonte de alimentação com dois canais.

- Painel de chaves.
- Painel de relés.
- 1x Lâmpada 12V.
- 22x Cabos banana-banana curtos.
- 4x Cabos banana-banana longos.
- 2x Cabos banana-jacaré longos.

## EXPERIÊNCIA EXTRA 2

### “Multiplexadores e Demultiplexadores”

## Objetivos

- Verificar experimentalmente o princípio de funcionamento de um circuito multiplexador.
- Verificar experimentalmente o princípio de funcionamento de um circuito demultiplexador.

## Conceito

### Multiplexador

O *Multiplexador* também é conhecido por *MULTIPLEX* ou, simplesmente, *MUX*.

A operação de multiplexação direciona um dos canais de entrada, selecionado dentre  $n$  canais, para um canal de saída. A seleção é estabelecida por *variáveis de controle* ou *variáveis de seleção*. No caso de sistemas digitais, o circuito multiplexador irá conectar, eletronicamente, um *bit* da entrada selecionada pela palavra binária de controle ao *bit* de saída. A figura 1 apresenta uma analogia entre uma chave de seleção analógica e um circuito multiplexador digital, ambos com 4 entradas de informação (4 canais de entrada).

Como é possível perceber, a quantidade de saídas do multiplexador é fixa – há apenas um canal de saída. Já a quantidade de variáveis  $m$  de controle (seleção) irá depender da quantidade de canais de entrada  $n$ . Uma vez que a seleção é feita em base binária:




Figura 1: Comparação entre chave de seleção analógica e o multiplex. Adicionalmente, note-se o símbolo utilizado para representar o multiplex.

$$n = 2^m$$

### Multiplexador de 2 Canais

Na figura 2, é apresentado o circuito interno (2a) e o símbolo (2b) de um multiplexador de 2 canais de entrada.




Figura 2: Multiplexador de 2 canais de entrada.

A Tabela Verdade, que retrata a operação do circuito, encontra-se na tabela 1a, a qual, de forma equivalente, pode ser representada como a da tabela 1b.

Tanto a partir do circuito interno quanto a partir da Tabela Verdade, é possível obter a expressão lógica que rege o funcionamento do multiplexador:

$$Y = A E1 + \bar{A} E0$$

A	Y
0	E0
1	E1

(a) Tabela Verdade resumida.

A	E0	E1	Y
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

(b) Tabela Verdade detalhada.

Tabela 1: Tabela Verdade para o multiplexador de 2 canais de entrada.

### Sintetização de Expressão Booleana com Multiplexador

Os circuitos multiplixadores possuem uma infinidade de aplicações. Uma delas é a possibilidade de implementar expressões lógicas.

Como exemplo, seja a expressão de três variáveis:<sup>1</sup>

$$S = \bar{A} \bar{B} \bar{C} + \bar{A} \bar{B} C + \bar{A} B C + A B \bar{C}$$

Pode-se implementá-la com multiplexador por meio de dois métodos:

**Método direto:** utilizando-se multiplexador com quantidade de variáveis de seleção ( $N_S$ ) igual à quantidade de variáveis da expressão ( $N_E$ ) – ou seja,  $N_S = N_E$ ; no caso do exemplo, emprega-se um multiplexador com **três** variáveis de seleção e, portanto, 8 canais de entrada.

**Método alternativo:** utilizando-se multiplexador com quantidade de variáveis de seleção ( $N_S$ ) igual à quantidade de variáveis da expressão ( $N_E$ ) menos 1 – ou seja,  $N_S = N_E - 1$ ; no caso do exemplo, emprega-se um multiplexador com **duas** variáveis de seleção e, portanto, 4 canais de

<sup>1</sup>Note-se que, dado o conceito de “mintermos”, a mesma expressão pode ser representada por  $S(A, B, C) = \sum m(0, 1, 3, 6)$ .

entrada; este método tem a vantagem de economizar em “tamanho” de multiplexador, mas pode requisitar portas lógicas adicionais.

A implementação pelo *método direto* é trivial: as variáveis da expressão são conectadas às variáveis de seleção, obedecendo a ordem de significância, e as entradas são conectadas a níveis lógicos 0 e 1 conforme o resultado desejado para cada combinação das variáveis da expressão.

Já a implementação pelo *método alternativo* requer uma análise adicional, como ilustrado pela tabela 2 e pela figura 3.

A	B	C	S
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

Tabela 2: Tabela Verdade para implementação de lógica utilizando-se multiplexador segundo a técnica do *método alternativo*.




Figura 3: Implementação de lógica utilizando-se multiplexador segundo a técnica do *método alternativo*.

Para melhor entendimento, a Tabela Verdade pode ser apresentada em um formato mais explicativo, como vê-se na tabela 3.

Entradas			Saída	Comentários
A	B	C	S	
0	0	0	1	
0	0	1	1	$S = 1$ , qualquer que seja o valor de $C$
0	1	0	0	
0	1	1	1	$S = 0$ , se $C = 0$ ; $S = 1$ , se $C = 1$ ; ou seja, $S = C$
1	0	0	0	
1	0	1	0	$S = 0$ , qualquer que seja o valor de $C$
1	1	0	1	$S = 1$ , se $C = 0$ ; $S = 0$ , se $C = 1$ ; ou seja, $S = \bar{C}$
1	1	1	0	

Tabela 3: Tabela Verdade com comentários a respeito da técnica utilizada pelo *método alternativo*.

Note-se que, na expressão, a variável A é a mais significativa e, portanto, deve ser conectada ao bit de seleção B do multiplexador, que é o mais significativo deste dispositivo. Semelhantemente, deve-se tomar os cuidados devidos com as demais variáveis da expressão, B e C.

## Demultiplexador

O *Demultiplexador* também é conhecido por *DEMUX* ou, simplesmente, *DEMUX*.

O circuito demultiplexador possui comportamento oposto ao multiplexador: há apenas uma entrada, a qual será ligada eletronicamente a uma das saídas, conforme a escolha realizada por meio das variáveis de seleção.

A figura 4 apresenta uma analogia entre uma chave de seleção analógica e um circuito demultiplexador digital, ambos com 4 saídas de informação (4 canais de saída).

Como é possível perceber, a quantidade de entradas do demultiplexador é fixa – há apenas um canal de entrada. Já a quantidade de variáveis  $m$  de controle (seleção) irá depender da quantidade de canais de saída  $n$ . Uma vez que a seleção é feita em base binária:

$$n = 2^m$$




Figura 4: Comparação entre chave de seleção analógica e o demultiplex. Adicionalmente, note-se o símbolo utilizado para representar o demultiplex.

### Demultiplexador de 2 Canais

Na figura 5, é apresentado o circuito interno (5a) e o símbolo (5b) de um demultiplexador de 2 canais de saída.




Figura 5: Demultiplexador de 2 canais de saída.

A Tabela Verdade, que retrata a operação do circuito, encontra-se na tabela 4a, a qual, de forma equivalente, pode ser representada como a da tabela 4b.

Tanto a partir do circuito interno quanto a partir da Tabela Verdade, é possível obter as expressões lógicas que regem o funcionamento do demultiplexador:

$$\begin{cases} Y1 = AE \\ Y0 = \bar{A}E \end{cases}$$

A	Y1	Y0
0	0	E
1	E	0

(a) Tabela Verdade resumida.

A	E	Y1	Y0
0	0	0	0
0	1	0	1
1	0	0	0
1	1	1	0

(b) Tabela Verdade detalhada.

Tabela 4: Tabela Verdade para o demultiplexador de 2 canais de saída.

## Metodologia

- Será construído um **multiplexador** de dois canais de entrada, com portas lógicas, de modo que seja possível selecionar, na saída, um entre dois sinais de entrada diferentes.
- Será construído um **demultiplexador** de dois canais de saída, com portas lógicas, de modo que seja possível disponibilizar em uma, dentre duas saídas, um determinado sinal de entrada.

## Parte Experimental

### Construção de Circuito Multiplexador

1. Efetue a montagem do circuito da figura 6 com os CIs que considerar mais convenientes, **atentando-se às conexões adequadas das alimentações destes.**




Figura 6: Multiplex de 2 canais de entrada, 1 variável de seleção e 1 canal de saída.

2. Alimente o sistema e obtenha a Tabela Verdade da saída Y em função de todas as combinações das entradas A, E1 e E0, completando a tabela 5.

A	E1	E0	S
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

Tabela 5: Tabela Verdade para o circuito da figura 6.

3. Qual a expressão lógica que representa o funcionamento do circuito multiplexador implementado?

4. O que se conclui, ao se analisar a saída para cada combinação das entradas?

## Construção de Circuito Demultiplexador

1. Efetue a montagem do circuito da figura 7 com os CIs que considerar mais convenientes, **atentando-se às conexões adequadas das alimentações destes.**




Figura 7: Demultiplex de 2 canais de saída, 1 variável de seleção e 1 canal de entrada.

2. Alimente o sistema e obtenha a Tabela Verdade das saídas Y1 e Y0 em função de todas as combinações das entradas A e E, completando a tabela 6.


A	E	Y1	Y0
0	0		
0	1		
1	0		
1	1		

Tabela 6: Tabela Verdade para o circuito da figura 7.


3. Quais as expressões lógicas que representam o funcionamento do circuito demultiplexador implementado?

4. O que se conclui, ao se analisar as saídas para cada combinação das entradas?


## Referências de CIs



(a) 7404



(b) 7408



(c) 7432

Figura 8: Circuitos integrados de referência.

## Montagem Extra: Implementação de Expressão Lógica com MUX

Utilizando o circuito integrado 74153, apresentado na figura 9, pretende-se implementar a seguinte expressão lógica:

$$S = \bar{A}B + A\bar{B}$$

### Observações:

1. Atente-se à alimentação deste CI: Vcc=+5V no pino 16 e GND=0V no pino 8.
2. Há o sinal de STROBE, com a função de habilitar o funcionamento do MUX. De acordo com o esquema, ele deve ser conectado no nível lógico 0 para a habilitação. (Por quê?)

Para a implementação, executar as etapas:

1. Desenhe a Tabela Verdade correspondente à expressão lógica, completando a tabela 7.




Figura 9: Circuito integrado 74153.

A	B	S
0	0	
0	1	
1	0	
1	1	

Tabela 7: Tabela Verdade para  $S = \bar{A}B + A\bar{B}$ .

- Desenhar o esquema elétrico do circuito que implementa a função, utilizando o CI 74153.

- Montar e alimentar o circuito e confrontar os resultados experimentais com os esperados.

## Desafios

- O CI 74153 pode ser utilizado para implementar funções lógicas com três variáveis pelo *método direto*? Exemplifique a resposta procurando implementar a função:

$$S = \bar{A}BC + \bar{A}B\bar{C} + A\bar{B}C$$

- Implementar a função acima utilizando o CI 74153 pelo *método alternativo*.
- Por meio de um circuito multiplexador, é possível implementar uma **lógica programável**? Apresente um exemplo, mesmo que de forma

bastante rudimentar. (*Dica: primeiro deve-se entender o que significa “lógica programável”.*)

## **Lista de Materiais**

- 1 Painel Digital Novo didático para desenvolvimento
- CIs: 7404, 7408, 7432, 74153
- 1 Alicate de bico
- 1 Alicate de corte
- 1 Espátula para remoção de CI
- Fios rígidos para proto-board

## EXPERIÊNCIA EXTRA 3

### Registradores de Deslocamento

#### Objetivos

- Montar um circuito registrador de deslocamento com flip-flops tipo D.
- Ensaiar o circuito e verificar, experimentalmente, o seu funcionamento.

#### Conceitos

##### Registrador de Deslocamento (*Shift-Register*)

A figura 1 apresentada a seguir ilustra o esquema elétrico de um registrador multifuncional de 4 bits, que pode ser utilizado como um shift-register. Na sequência são descritas as funções de seus terminais.




Figura 1: Registrador de Deslocamento

- $E3..E0$ : entradas paralelas
- $Q3..Q0$ : saídas paralelas
- $PL$ : efetua o carregamento paralelo das entradas para as saídas (*parallel-load*)
- $ES$ : dado serial de entrada
- $SS$ : dado serial de saída
- $\overline{MR}$ : limpa todos os flip-flops e consequentemente as saídas paralelas (*master-clear*)
- $CK$ : controle de deslocamento dos bits

## Metodologia

- Será desenvolvido um circuito registrador de deslocamento de 4 bits, empregando flip-flops tipo D.
- Em função de uma sequência de comandos pré-determinados, a entrada paralela será carregada com uma palavra inicial e, através de pulsos

na entrada do clock, deverá ser monitorado o deslocamento serial da informação.

## Relação de Materiais

- 1 Painel Digital Novo didático para desenvolvimento
- CIs: 7400 (x2), 7474 (x2)
- 1 Alicate de bico
- 1 Alicate de corte
- 1 Espátula para remoção de CI
- Fios rígidos para proto-board

## Parte Prática

1. Monte o circuito da figura 1 com as seguintes condições:
  - entradas paralelas conectadas a chaves de modo que se permitam selecionar 0 ou 1;
  - dado serial de entrada *ES* em 0;
  - comandos *parallel-load* e *master-clear* em chaves adequadamente polarizadas (nível lógico 0 ou 1 adequadamente escolhido para o estado de repouso);
  - sinal de *clock* em botão pulsante com eliminador de ruído;
  - saídas paralelas acopladas em leds para monitoração de seus estados em tempo real.
2. Efetue o comando adequado de modo que as saídas assumam valor zero.
3. Programe a entrada paralela com a informação  $1010_2$ .
4. Execute a carga paralela e verifique o resultado nas saídas.

5. Aplique 4 pulsos de clock e simultaneamente preencha a tabela verdade com os estados dos terminais notáveis, observando em especial, o comportamento da saída Q3 = SS.
6. Altere o estado do dado serial de entrada (ES) para nível lógico 1 e repita os procedimentos anteriores

## Relatório: Registrador de Deslocamento

---

LAB	BANCADA	DATA	NOTA
		/ /	
NOME _____			RA _____

### 1 - Registrador de Deslocamento em Configuração Paralelo-Série – Entrada Serial = 0

Utilizando o painel digital didático, montou-se o circuito da Figura 1 nas condições propostas da parte prática. Para que o sistema apresentasse estado de repouso, fixou-se a entradas parallel-load (PL) e master-clear ( $\overline{MR}$ ) respectivamente com níveis lógicos \_\_\_\_\_ e \_\_\_\_\_.

Para estabelecer a condição zero nos flip-flops (clear all), utilizou-se a entrada master-clear, seguindo o procedimento  $\overline{MR} = \underline{\hspace{2cm}}$  e retornando ao repouso com  $\overline{MR} = \underline{\hspace{2cm}}$ .

A seguir promoveu-se a carga paralela das saídas com a informação 10102. Para tanto, foi realizado o seguinte procedimento: \_\_\_\_\_

---

Com a carga paralela efetuada, a entrada serial em 0 e o registrador em repouso, foram aplicados 4 pulsos de clock e obtidas as informações apresentadas na tabela a seguir.

Clock	Q3	Q2	Q1	Q0
Estado inicial				
Após 1º clock				
Após 2º clock				
Após 3º clock				
Após 4º clock				

Como conclusão principal, observou-se \_\_\_\_\_

---



---



---



---

Outro fato que pode ser citado refere-se à condição zero inicialmente imposta, a qual foi realizada pelo comando na entrada  $\overline{MR}$ . Como segunda opção, tal condição poderia ser realizada utilizando-se a entrada  $PL$ , sendo que desta forma o procedimento seria o seguinte: \_\_\_\_\_

---



---



---



---

## 2 - Registrador de Deslocamento em Configuração Paralelo-Série – Entrada Serial = 1

Para finalizar o pleno entendimento do circuito em estudo, alterou-se o estado lógico da entrada  $ES$  para 1 e repetiu-se os procedimentos utilizados anteriormente, gerando-se a seguinte tabela verdade de seus estados.

Clock	Q3	Q2	Q1	Q0
Estado inicial				
Após 1º clock				
Após 2º clock				
Após 3º clock				
Após 4º clock				

Terminada esta etapa final, foi possível obter a seguinte conclusão: \_\_\_\_\_

---

---

---

---



## EXPERIÊNCIA EXTRA 4

### *“Motor de Passo”*

## Objetivos

- Familiarização com o motor de passo.
- Implementação de um dos diversos métodos de acionamento de motores de passo.

## Introdução teórica

### Motores de Passo

O motor de passo é um tipo especial de motor síncrono polifásico otimizado para aplicações que envolvam controle de posição em malha aberta. Normalmente, ele é acionado por um circuito digital que fornece a alimentação das diversas fases na sequência adequada. Cada combinação das possíveis excitações para as diversas fases do estator corresponde a um passo, ou seja, uma posição angular estável e bem definida para o rotor. O passo angular é determinado pelo número de polos presentes no estator e no rotor. Os motores típicos têm enrolamentos trifásicos ou tetrafásicos e o rotor pode ser do tipo relutância variável ou imã permanente, usualmente colocado na posição axial com placas ferromagnéticas finais para formarem os polos, conforme ilustrado na figura 1.

Tomando o motor tetrafásico esquematizado pela figura 2, pode-se determinar a sequência de acionamento para cada uma das fases.




Figura 1: Rotor de um motor de passos com imã permanente axial.




Figura 2: Esquema construtivo simplificado de um motor de passos tetrafásico.

Tabela 1: Sequência de acionamento do motor de passo – uma fase por passo.

$\hat{\text{Angulo}}$ (graus)	Corrente em			
	$N_a$	$N_b$	$N_c$	$N_d$
0	1	0	0	0
90	0	1	0	0
180	0	0	1	0
270	0	0	0	1

Tabela 2: Sequência de acionamento do motor de passo – duas fases por passo.

$\hat{\text{Angulo}}$ (graus)	Corrente em			
	$N_a$	$N_b$	$N_c$	$N_d$
45	1	1	0	0
135	0	1	1	0
225	0	0	1	1
315	1	0	0	1

Supondo que o terminal N (neutro) é comum aos quatro enrolamentos e que os sentidos das correntes são tais que haja atração do polo norte e repulsão do polo sul do rotor, uma das possíveis sequências é dada pela tabela 1, na qual “1” significa corrente ligada e “0” significa corrente desligada no respectivo enrolamento.

Outra sequência de combinações possíveis seria a da tabela 2. Neste caso, com o mesmo passo, obtém-se um torque maior do que o obtido no caso anterior por um fator igual a  $\sqrt{2}$ .

Observe-se que, para fazer com que o rotor gire no sentido reverso, basta inverter a sequência de acionamento, e mudando a frequência de chaveamento, altera-se a velocidade angular do rotor, que pode inclusive ser nula.

A característica de conjugado *versus* frequência em motores de passo tem o aspecto da figura 3, onde  $f_{mp}$  é a frequência máxima de partida e  $f_{mg}$  é a frequência máxima de giro.

Com o aumento da velocidade angular, o motor pode fornecer menos conjugado, já que o rotor tem menos tempo para mover a carga de uma




Figura 3: Conjugado *versus* frequência em motores de passo.

posição para a próxima conforme a configuração das correntes no estator é alterada. A faixa de partida é aquela em que a posição da carga segue os pulsos sem perder passos. A faixa de giro é aquela na qual a velocidade da carga apenas segue a frequência de pulsos sem perder passos, mas não pode partir, parar ou inverter. O ponto de conjugado máximo é o máximo conjugado de retenção de uma carga imóvel com o motor alimentado.

### Acionamento de motores de passo

As tabelas obtidas para os exemplos anteriores mostram que é possível obter a sequência de acionamentos para os enrolamentos através de circuitos lógicos sequenciais, projetados de tal modo a gerar a sequência adequada para o modo específico de operação do motor. Outra alternativa seria a utilização de microcontroladores ou microprocessadores para esta tarefa.

A partir das saídas digitais (por exemplo TTL), realiza-se o chaveamento das correntes nos enrolamentos, através de circuitos de interface, que traduzem um nível lógico na condição de corrente correspondente, ou seja, enrolamento alimentado ou não alimentado.

O circuito da figura 4 exemplifica um dos tipos de interface utilizados no acionamento de motores de passo. Neste circuito, os transistores funcionam como chaves, trabalhando em corte/saturação; os resistores tem a função de limitar a corrente de base de modo a respeitar a corrente máxima de base para o transistor utilizado, mas permitindo uma corrente suficiente para garantir a saturação; a tensão de alimentação (indicada como  $+V_{CC}$ ) deve




Figura 4: Interface para acionamento de motores de passo.

ser escolhida de forma a produzir uma corrente de enrolamento compatível com as especificações do motor utilizado; os diodos tem a função de servir como um caminho para a corrente no instante em que o transistor muda de saturação para corte, quando então a energia magnética armazenada será dissipada, evitando sobre tensões reversas induzidas.

Observe-se que, no circuito da figura 4, a tensão de alimentação do motor (indicado como  $+V_{CC}$ ) é independente da alimentação dos circuitos digitais, permitindo inclusive a escolha de valores diferenciados para cada uma. O único ponto comum é aquele indicado pelo símbolo de “terra”, que neste caso corresponde ao polo negativo das alimentações; note também que para haver independência entre as duas alimentações é necessário que o inversor tenha saída do tipo *coletor aberto*.

## Parte Experimental

1. Considerar que a sequência de acionamento do motor utilizado é dada pela seguinte tabela:

<i>PASSO</i>	<i>Na</i>	<i>Nb</i>	<i>Nc</i>	<i>Nd</i>
1	1	1	0	0
2	0	1	1	0
3	0	0	1	1
4	1	0	0	1

2. Projetar e construir um circuito sequencial que forneça tal sequência, tanto no sentido direito como no sentido reverso, ou seja, que haja a possibilidade de inverter a rotação do motor através de uma chave.



Notar que o circuito deve possuir quatro estados distintos e, portanto, pode ser implementado a partir de um **contador binário de 2 bits associado a um circuito “decodificador”**; o circuito decodificador terá a incumbência de receber a saída binária do contador e fornecer o formato adequado para o acionamento dos enrolamentos, conforme mostrado pela tabela abaixo. Notar ainda que, alternativamente, poderia-se utilizar **um registrador de deslocamento de 4 bits**.

<i>Entradas</i>		<i>Saídas</i>			
<i>Q1</i>	<i>Q0</i>	<i>Na</i>	<i>Nb</i>	<i>Nc</i>	<i>Nd</i>
0	0	1	1	0	0
0	1	0	1	1	0
1	0	0	0	1	1
1	1	1	0	0	1

Para implementar este circuito “decodificador” utilize apenas portas OU-EXCLUSIVO.

3. Monte o circuito completo, conforme as figuras abaixo.

CUIDADO! Não se esqueça de que são necessárias duas fontes distintas: uma de 5V para os circuitos TTL e outra de 6V para alimentar o motor!!!



4. Verifique o funcionamento do circuito, observando se o circuito digital fornece a sequência adequada.
5. Determine a máxima frequência de *clock* e a correspondente frequência angular do rotor, que pode ser utilizada sem que haja escorregamento (perda de passos).

6. Aumente a frequência e observe o que ocorre com a rotação do motor.  
Explique.

## Desafios

1. Quais são as aplicações típicas para motores de passo? Pesquisar.
2. No lugar do 7406, poderia ter sido utilizado o 7404? Por quê? Esquematize a seção relevante do circuito.
3. Quais são as características mais importantes para os diodos e transistores utilizados e de que maneira elas afetam o desempenho do circuito.

## List a de Materiais

- Osciloscópio
- Gerador de funções
- Fonte de 5V
- Fonte 0 a 25V
- Painel Digital Novo
- Multímetro
- *Driver* para motor de passos
- Motor de passos de  $1,8^\circ$ , 1 A por fase

- Fios de ligação
- Alicate de corte
- Alicate de bico
- Espátula
- Resistores: 4x 1 kΩ
- Cls: 1x 7406; 1x 7486; 1x 74191



June 1989

## 5486/DM5486/DM7486 Quad 2-Input Exclusive-OR Gates

### 5486/DM5486/DM7486 Quad 2-Input Exclusive-OR Gates


#### General Description

This device contains four independent gates each of which performs the logic exclusive-OR function.

#### Features

- Alternate Military/Aerospace device (5486) is available. Contact a National Semiconductor Sales Office/Distributor for specifications.

#### Connection Diagram



TL/F/6531-1

Order Number 5486DMQB, 5486FMQB, DM5486J, DM5486W or DM7486N  
See NS Package Number J14A, N14A or W14B

#### Function Table

$$Y = A \oplus B$$

Inputs		Output
A	B	Y
L	L	L
L	H	H
H	L	H
H	H	L

H = High Logic Level

L = Low Logic Level

## DM7404 Hex Inverting Gates

### General Description


This device contains six independent gates each of which performs the logic INVERT function.

### Ordering Code:

Order Number	Package Number	Package Description
DM7404M	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
DM7404N	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

### Connection Diagram



### Function Table

$Y = \bar{A}$	
Inputs	Output
A	Y
L	H
H	L

H = HIGH Logic Level  
L = LOW Logic Level

## 54191/DM54191/DM74191 Synchronous Up/Down 4-Bit Binary Counter with Mode Control

### General Description

This circuit is a synchronous, reversible, up/down counter. The 191 is a 4-bit binary counter. Synchronous operation is provided by having all flip-flops clocked simultaneously so that the outputs change simultaneously when so instructed by the steering logic. This mode of operation eliminates the output counting spikes normally associated with asynchronous (ripple clock) counters.

The outputs of the four master-slave flip-flops are triggered on a low-to-high level transition of the clock input, if the enable input is low. A high at the enable input inhibits counting. Level changes at either the enable input or the down/up input should be made only when the clock input is high. The direction of the count is determined by the level of the down/up input. When low, the counter counts up and when high, it counts down.

This counter is fully programmable; that is, the outputs may be preset to either level by placing a low on the load input and entering the desired data at the data inputs. The output will change independent of the level of the clock input. This feature allows the counters to be used as modulo-N dividers by simply modifying the count length with the preset inputs.

The clock, down/up, and load inputs are buffered to lower the drive requirement; which significantly reduces the number of clock drivers, etc., required for long parallel words.


Two outputs have been made available to perform the cascading function: ripple clock and maximum/minimum count. The latter output produces a high-level output pulse with a duration approximately equal to one complete cycle of the clock when the counter overflows or underflows. The ripple clock output produces a low-level output pulse equal in width to the low-level portion of the clock input when an overflow or underflow condition exists. The counters can be easily cascaded by feeding the ripple clock output to the enable input of the succeeding counter if parallel clocking is used, or to the clock input if parallel enabling is used. The maximum/minimum count output can be used to accomplish look-ahead for high-speed operation.

### Features

- Single down/up count control line
- Count enable control input
- Ripple clock output for cascading
- Asynchronously presetable with load control
- Parallel outputs
- Cascadable for n-bit applications
- Alternate Military/Aerospace device (54191) is available. Contact a National Semiconductor Sales Office/Distributor for specifications.

### Connection Diagram


Dual-In-Line Package




TL/F/6562-1

Order Number 54191DMQB, 54191FMQB,  
DM54191J, DM54191W or DM74191N  
See NS Package Number J16A, N16E or W16A

## Logic Diagram




## Timing Diagrams



TL/F/6562-3

## **Physical Dimensions** inches (millimeters)



**16-Lead Ceramic Dual-In-Line Package (J)  
Order Number 54191DMQB or DM54191J  
NS Package Number J16A**

## EXPERIÊNCIA EXTRA 5

“*Datasheets*”

# DATA SHEET

For a complete data sheet, please also download:

- The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Information
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines

## **74HC/HCT4511**

### BCD to 7-segment latch/decoder/driver

Product specification  
File under Integrated Circuits, IC06

December 1990

**Philips**  
**Semiconductors**



**PHILIPS**

**BCD to 7-segment latch/decoder/driver****74HC/HCT4511****FEATURES**

- Latch storage of BCD inputs
- Blanking input
- Lamp test input
- Driving common cathode LED displays
- Guaranteed 10 mA drive capability per output
- Output capability: non-standard
- $I_{CC}$  category: MSI

**GENERAL DESCRIPTION**

The 74HC/HCT4511 are high-speed Si-gate CMOS devices and are pin compatible with "4511" of the "4000B" series. They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT4511 are BCD to 7-segment latch/decoder/drivers with four address inputs ( $D_1$  to  $D_4$ ), an active LOW latch enable input ( $\overline{LE}$ ), an active LOW

ripple blanking input ( $\overline{BI}$ ), an active LOW lamp test input ( $\overline{LT}$ ), and seven active HIGH segment outputs ( $Q_a$  to  $Q_g$ ).

When  $\overline{LE}$  is LOW, the state of the segment outputs ( $Q_a$  to  $Q_g$ ) is determined by the data on  $D_1$  to  $D_4$ .

When  $\overline{LE}$  goes HIGH, the last data present on  $D_1$  to  $D_4$  are stored in the latches and the segment outputs remain stable.

When  $\overline{LT}$  is LOW, all the segment outputs are HIGH independent of all other input conditions. With  $LT$  HIGH, a LOW on  $\overline{BI}$  forces all segment outputs LOW. The inputs  $LT$  and  $\overline{BI}$  do not affect the latch circuit.

**APPLICATIONS**

- Driving LED displays
- Driving incandescent displays
- Driving fluorescent displays
- Driving LCD displays
- Driving gas discharge displays

**QUICK REFERENCE DATA**

$GND = 0 \text{ V}$ ;  $T_{amb} = 25 \text{ }^{\circ}\text{C}$ ;  $t_r = t_f = 6 \text{ ns}$

SYMBOL	PARAMETER	CONDITIONS	TYPICAL		UNIT
			HC	HCT	
$t_{PHL}/t_{PLH}$	propagation delay $D_n$ to $Q_n$ $\overline{LE}$ to $Q_n$ $\overline{BI}$ to $Q_n$ $\overline{LT}$ to $Q_n$	$C_L = 15 \text{ pF}$ ; $V_{CC} = 5 \text{ V}$	24 23 19 12	24 24 20 13	ns ns ns ns
$C_I$	input capacitance		3.5	3.5	pF
$C_{PD}$	power dissipation capacitance per latch	notes 1 and 2	64	64	pF

**Notes**

1.  $C_{PD}$  is used to determine the dynamic power dissipation ( $P_D$  in  $\mu\text{W}$ ):

$$P_D = C_{PD} \times V_{CC}^2 \times f_i + \sum (C_L \times V_{CC}^2 \times f_o) \text{ where:}$$

$f_i$  = input frequency in MHz

$f_o$  = output frequency in MHz

$\sum (C_L \times V_{CC}^2 \times f_o)$  = sum of outputs

$C_L$  = output load capacitance in pF

$V_{CC}$  = supply voltage in V

2. For HC the condition is  $V_I = GND$  to  $V_{CC}$

For HCT the condition is  $V_I = GND$  to  $V_{CC} - 1.5 \text{ V}$

## BCD to 7-segment latch/decoder/driver

74HC/HCT4511

## ORDERING INFORMATION

See "[74HC/HCT/HCU/HCMOS Logic Package Information](#)".

## PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
3	$\overline{LT}$	lamp test input (active LOW)
4	$\overline{BI}$	ripple blanking input (active LOW)
5	$\overline{LE}$	latch enable input (active LOW)
7, 1, 2, 6	$D_1$ to $D_4$	BCD address inputs
8	GND	ground (0 V)
13, 12, 11, 10, 9, 15, 14	$Q_a$ to $Q_g$	segments outputs
16	$V_{CC}$	positive supply voltage




Fig.1 Pin configuration.




Fig.2 Logic symbol.




Fig.3 IEC logic symbol.

## BCD to 7-segment latch/decoder/driver

74HC/HCT4511




Fig.4 Functional diagram.

## FUNCTION TABLE

INPUTS							OUTPUTS							DISPLAY
$\overline{LE}$	$\overline{BI}$	$\overline{LT}$	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	Q <sub>a</sub>	Q <sub>b</sub>	Q <sub>c</sub>	Q <sub>d</sub>	Q <sub>e</sub>	Q <sub>f</sub>	Q <sub>g</sub>	
X	X	L	X	X	X	X	H	H	H	H	H	H	H	8
X	L	H	X	X	X	X	L	L	L	L	L	L	L	blank
L	H	H	L	L	L	L	H	H	H	H	H	H	L	0
L	H	H	L	L	L	H	L	H	H	L	L	L	L	1
L	H	H	L	L	H	L	H	H	H	H	H	L	H	2
L	H	H	L	L	H	H	H	H	H	H	L	L	H	3
L	H	H	L	H	L	L	L	H	H	L	L	H	H	4
L	H	H	L	H	L	H	H	L	H	H	L	H	H	5
L	H	H	L	H	H	L	L	L	H	H	H	H	H	6
L	H	H	L	H	H	H	H	H	H	L	L	L	L	7
L	H	H	H	L	L	L	H	H	H	H	H	H	H	8
L	H	H	H	L	L	H	H	H	H	L	L	H	H	9
L	H	H	H	L	H	L	L	L	L	L	L	L	L	blank
L	H	H	H	H	H	H	L	L	L	L	L	L	L	blank
L	H	H	H	H	H	H	L	L	L	L	L	L	L	blank
L	H	H	H	H	H	H	L	L	L	L	L	L	L	blank
H	H	H	X	X	X	X	(1)							(1)

## Note

1. Depends upon the BCD-code applied during the LOW-to-HIGH transition of  $\overline{LE}$ .

H = HIGH voltage level

L = LOW voltage level

X = don't care

## BCD to 7-segment latch/decoder/driver

74HC/HCT4511




Fig.5 Logic diagram.




Fig.6 Segment designation.




Fig.7 Display.

## BCD to 7-segment latch/decoder/driver

74HC/HCT4511

**DC CHARACTERISTICS FOR 74HC**For the DC characteristics see "*74HC/HCT/HCU/HCMOS Logic Family Specifications*".Output capability: standard, excepting  $V_{OH}$  which is given below $I_{CC}$  category: MSI**Non-standard DC characteristics for 74HC**

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	$T_{amb}$ ( $^{\circ}$ C)							UNIT	TEST CONDITIONS						
		74HC								$V_{CC}$ (V)	$V_I$	$-I_O$ (mA)				
		+25			-40 to +85		-40 to +125									
		min.	typ.	max.	min.	max.	min.	max.								
$V_{OH}$	HIGH level output voltage	3.98 3.60			3.84 3.35		3.70 3.10		V	4.5	$V_{IH}$ or $V_{IL}$	7.5 10.0				
$V_{OH}$	HIGH level output voltage	5.60 5.48 4.80			5.45 5.34 4.50		5.35 5.20 4.20		V	6.0	$V_{IH}$ or $V_{IL}$	7.5 10.0 15.0				

## BCD to 7-segment latch/decoder/driver

74HC/HCT4511

## AC CHARACTERISTICS FOR 74HC

GND = 0 V;  $t_r = t_f = 6$  ns;  $C_L = 50$  pF

SYMBOL	PARAMETER	$T_{amb}$ ( $^{\circ}$ C)						UNIT	TEST CONDITIONS			
		74HC							V <sub>cc</sub> (V)	WAVEFORMS		
		+25			−40 to +85		−40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
$t_{PHL}/t_{PLH}$	propagation delay $D_n$ to $Q_n$		77 28 22	300 60 51		375 75 64		450 90 77	ns	2.0 4.5 6.0	Fig.8	
$t_{PHL}/t_{PLH}$	propagation delay $\bar{LE}$ to $Q_n$		74 27 22	270 54 46		330 68 58		405 81 69	ns	2.0 4.5 6.0	Fig.9	
$t_{PHL}/t_{PLH}$	propagation delay $\bar{BI}$ to $Q_n$		61 22 18	220 44 37		275 55 47		330 66 56	ns	2.0 4.5 6.0	Fig.10	
$t_{PHL}/t_{PLH}$	propagation delay $\bar{LT}$ to $Q_n$		41 15 12	150 30 26		190 38 33		225 45 38	ns	2.0 4.5 6.0	Fig.8	
$t_{THL}/t_{TLH}$	output transition time		19 7 6	75 15 13		95 19 16		110 22 19	ns	2.0 4.5 6.0	Figs 8, 9 and 10	
$t_W$	latch enable pulse width LOW	80 16 14	11 4 3		100 20 17		120 24 20		ns	2.0 4.5 6.0	Fig.9	
$t_{su}$	set-up time $D_n$ to $\bar{LE}$	60 12 10	14 5 4		75 15 13		90 18 15		ns	2.0 4.5 6.0	Fig.11	
$t_h$	hold time $D_n$ to $\bar{LE}$	0 0 0	−11 −4 −3		0 0 0		0 0 0		ns	2.0 4.5 6.0	Fig.11	

## BCD to 7-segment latch/decoder/driver

74HC/HCT4511

**DC CHARACTERISTICS FOR 74HCT**For the DC characteristics see "*74HC/HCT/HCU/HCMOS Logic Family Specifications*".Output capability: standard, excepting  $V_{OH}$  which is given below $I_{CC}$  category: MSI**Non-standard DC characteristics for 74HCT**

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	$T_{amb}$ ( $^{\circ}$ C)							UNIT	TEST CONDITIONS						
		74HCT								$V_{CC}$ (V)	$V_I$	$-I_O$ (mA)				
		+25			-40 to +85		-40 to +125									
		min.	typ.	max.	min.	max.	min.	max.								
$V_{OH}$	HIGH level output voltage	3.98 3.60			3.84 3.35		3.70 3.10		V	4.5	$V_{IH}$ or $V_{IL}$	7.5 10.0				

**Note to HCT types**The value of additional quiescent supply current ( $\Delta I_{CC}$ ) for a unit load of 1 is given in the family specifications.To determine  $\Delta I_{CC}$  per input, multiply this value by the unit load coefficient shown in the table below.

INPUT	UNIT LOAD COEFFICIENT
$\overline{LT}, \overline{LE}$	1.50
$\overline{BI}, D_n$	0.30

## BCD to 7-segment latch/decoder/driver

74HC/HCT4511

## AC CHARACTERISTICS FOR 74HCT


GND = 0 V;  $t_r = t_f = 6$  ns;  $C_L = 50$  pF

SYMBOL	PARAMETER	$T_{amb}$ ( $^{\circ}$ C)						UNIT	TEST CONDITIONS			
		74HCT							V <sub>cc</sub> (V)	WAVEFORMS		
		+25			−40 to +85		−40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
$t_{PHL}/t_{PLH}$	propagation delay $D_n$ to $Q_n$		28	60		75		90	ns	4.5 Fig.8		
$t_{PHL}/t_{PLH}$	propagation delay $\overline{LE}$ to $Q_n$		27	54		68		81	ns	4.5 Fig.9		
$t_{PHL}/t_{PLH}$	propagation delay $\overline{BI}$ to $Q_n$		23	44		55		66	ns	4.5 Fig.10		
$t_{PHL}/t_{PLH}$	propagation delay $\overline{LT}$ to $Q_n$		16	30		38		45	ns	4.5 Fig.8		
$t_{THL}/t_{TLH}$	output transition time		7	15		19		22	ns	4.5 Figs 8, 9 and 10		
$t_W$	latch enable pulse width LOW	16	5		20		24		ns	4.5 Fig.9		
$t_{su}$	set-up time $D_n$ to $\overline{LE}$	12	5		15		18		ns	4.5 Fig.11		
$t_h$	hold time $D_n$ to $\overline{LE}$	0	−4		0		0		ns	4.5 Fig.11		

## BCD to 7-segment latch/decoder/driver


74HC/HCT4511

## AC WAVEFORMS




(1) HC :  $V_M = 50\%$ ;  $V_I = \text{GND to } V_{CC}$ .  
HCT:  $V_M = 1.3 \text{ V}$ ;  $V_I = \text{GND to } 3 \text{ V}$ .

Fig.8 Waveforms showing the input ( $D_n$ ,  $\overline{LE}$ ) to output ( $Q_n$ ) propagation delays and the output transition times.




(1) HC :  $V_M = 50\%$ ;  $V_I = \text{GND to } V_{CC}$ .  
HCT:  $V_M = 1.3 \text{ V}$ ;  $V_I = \text{GND to } 3 \text{ V}$ .

Fig.9 Waveforms showing the input ( $\overline{LE}$ ) to output ( $Q_n$ ) propagation delays and the latch enable pulse width.



(1) HC :  $V_M = 50\%$ ;  $V_I = \text{GND to } V_{CC}$ .  
HCT:  $V_M = 1.3 \text{ V}$ ;  $V_I = \text{GND to } 3 \text{ V}$ .

Fig.10 Waveforms showing the input ( $\overline{BI}$ ) to output ( $Q_n$ ) propagation delays.



The shaded areas indicate when the input is permitted to change for predictable output performance.







(1) HC :  $V_M = 50\%$ ;  $V_I = \text{GND to } V_{CC}$ .  
HCT:  $V_M = 1.3 \text{ V}$ ;  $V_I = \text{GND to } 3 \text{ V}$ .

Fig.11 Waveforms showing the data set-up and hold times for  $D_n$  input to  $\overline{LE}$  input.

## BCD to 7-segment latch/decoder/driver

74HC/HCT4511

## APPLICATION DIAGRAMS



BCD to 7-segment latch/decoder/driver

74HC/HCT4511

---

**PACKAGE OUTLINES**

See "*74HC/HCT/HCU/HCMOS Logic Package Outlines*".

# DATA SHEET

For a complete data sheet, please also download:

- The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Information
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines

## **74HC/HCT4518** Dual synchronous BCD counter

Product specification  
File under Integrated Circuits, IC06

December 1990

**Philips**  
**Semiconductors**



**PHILIPS**

**Dual synchronous BCD counter****74HC/HCT4518****FEATURES**

- Output capability: standard
- $I_{CC}$  category: MSI

**GENERAL DESCRIPTION**

The 74HC/HCT4518 are high-speed Si-gate CMOS devices and are pin compatible with the "4518" of the "4000B" series. They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT4518 are dual 4-bit internally synchronous BCD counters with an active HIGH clock input ( $nCP_0$ ) and an active LOW clock input ( $n\bar{CP}_1$ ), buffered outputs from

all four bit positions ( $nQ_0$  to  $nQ_3$ ) and an active HIGH overriding asynchronous master reset input ( $nMR$ ).

The counter advances on either the LOW-to-HIGH transition of  $nCP_0$  if  $n\bar{CP}_1$  is HIGH or the HIGH-to-LOW transition of  $n\bar{CP}_1$  if  $nCP_0$  is LOW. Either  $nCP_0$  or  $n\bar{CP}_1$  may be used as the clock input to the counter and the other clock input may be used as a clock enable input. A HIGH on  $nMR$  resets the counter ( $nQ_0$  to  $nQ_3$  = LOW) independent of  $nCP_0$  and  $n\bar{CP}_1$ .

**APPLICATIONS**

- Multistage synchronous counting
- Multistage asynchronous counting
- Frequency dividers

**QUICK REFERENCE DATA**

$GND = 0 \text{ V}$ ;  $T_{amb} = 25 \text{ }^{\circ}\text{C}$ ;  $t_r = t_f = 6 \text{ ns}$

SYMBOL	PARAMETER	CONDITIONS	TYPICAL		UNIT
			HC	HCT	
$t_{PHL}/t_{PLH}$	propagation delay $nCP_0$ , $n\bar{CP}_1$ to $nQ_n$	$C_L = 15 \text{ pF}$ ; $V_{CC} = 5 \text{ V}$	20	24	ns
$t_{PHL}$	propagation delay $nMR$ to $nQ_n$		13	14	ns
$f_{max}$	maximum clock frequency		61	55	MHz
$C_I$	input capacitance		3.5	3.5	pF
$C_{PD}$	power dissipation capacitance per counter	notes 1 and 2	29	27	pF

**Notes**

1.  $C_{PD}$  is used to determine the dynamic power dissipation ( $P_D$  in  $\mu\text{W}$ ):

$$P_D = C_{PD} \times V_{CC}^2 \times f_i + \sum (C_L \times V_{CC}^2 \times f_o) \text{ where:}$$

$f_i$  = input frequency in MHz

$f_o$  = output frequency in MHz

$\sum (C_L \times V_{CC}^2 \times f_o)$  = sum of outputs

$C_L$  = output load capacitance in pF

$V_{CC}$  = supply voltage in V

2. For HC the condition is  $V_I = GND$  to  $V_{CC}$

For HCT the condition is  $V_I = GND$  to  $V_{CC} - 1.5 \text{ V}$

**ORDERING INFORMATION**

See "*74HC/HCT/HCU/HCMOS Logic Package Information*".

## Dual synchronous BCD counter

74HC/HCT4518

## PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
1, 9	1CP <sub>0</sub> , 2CP <sub>0</sub>	clock inputs (LOW-to-HIGH, edge-triggered)
2, 10	1CP̄ <sub>1</sub> , 2CP̄ <sub>1</sub>	clock inputs (HIGH-to-LOW, edge-triggered)
3, 4, 5, 6	1Q <sub>0</sub> to 1Q <sub>3</sub>	data outputs
7, 15	1MR, 2MR	asynchronous master reset inputs (active HIGH)
8	GND	ground (0 V)
11, 12, 13, 14	2Q <sub>0</sub> to 2Q <sub>3</sub>	data outputs
16	V <sub>CC</sub>	positive supply voltage




Fig.1 Pin configuration.




Fig.2 Logic symbol.




Fig.3 IEC logic symbol.

## Dual synchronous BCD counter

74HC/HCT4518




Fig.4 Functional diagram.

## FUNCTION TABLE

nCP <sub>0</sub>	nCP <sub>1</sub>	MR	MODE
↑	H	L	counter advances
L	↓	L	counter advances
↓	X	L	no change
X	↑	L	no change
↑	L	L	no change
H	↓	L	no change
X	X	H	Q <sub>0</sub> to Q <sub>3</sub> = LOW

## Notes

1. H = HIGH voltage level  
L = LOW voltage level  
X = don't care  
↑ = LOW-to-HIGH clock transition  
↓ = HIGH-to-LOW clock transition




Fig.5 Logic diagram (one counter).




Fig.6 Timing diagram.

## Dual synchronous BCD counter

74HC/HCT4518

## DC CHARACTERISTICS FOR 74HC

For the DC characteristics see "*74HC/HCT/HCU/HCMOS Logic Family Specifications*".

Output capability: standard

 $I_{CC}$  category: MSI

## AC CHARACTERISTICS FOR 74HC

GND = 0 V;  $t_r = t_f = 6$  ns;  $C_L = 50$  pF

SYMBOL	PARAMETER	T <sub>amb</sub> (°C)						UNIT	TEST CONDITIONS			
		74HC							V <sub>CC</sub> (V)	WAVEFORMS		
		+25			−40 to +85		−40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
t <sub>PHL</sub> / t <sub>TPLH</sub>	propagation delay nCP <sub>0</sub> , nCP <sub>1</sub> to nQ <sub>n</sub>	66 24 19	210 42 36		265 53 45		315 63 59	ns	2.0 4.5 6.0	Fig.9		
t <sub>PHL</sub>	propagation delay nMR to nQ <sub>n</sub>	44 16 13	150 30 26		190 38 33		225 45 38	ns	2.0 4.5 6.0	Fig.8		
t <sub>THL</sub> / t <sub>TLH</sub>	output transition time	19 7 6	75 15 13		95 19 16		110 22 19	ns	2.0 4.5 6.0	Fig.9		
t <sub>w</sub>	clock pulse width HIGH or LOW	80 16 14	25 9 7		100 20 17		120 24 20	ns	2.0 4.5 6.0	Fig.8		
t <sub>w</sub>	master reset pulse width HIGH	120 24 20	39 14 11		150 30 26		180 36 31	ns	2.0 4.5 6.0	Fig.8		
t <sub>rem</sub>	removal time nMR to nCP <sub>0</sub> , nCP <sub>1</sub>	0 0 0	−22 −8 −6		0 0 0		0 0 0	ns	2.0 4.5 6.0	Fig.8		
t <sub>su</sub>	set-up time nCP <sub>1</sub> to nCP <sub>0</sub> ; nCP <sub>0</sub> to nCP <sub>1</sub>	80 16 14	22 8 6		100 20 17		120 24 20	ns	2.0 4.5 6.0	Fig.7		
f <sub>max</sub>	maximum clock pulse frequency nCP <sub>0</sub> , nCP <sub>1</sub>	6.0 30 35	18 55 66		4.8 24 28		4.0 20 24	MHz	2.0 4.5 6.0	Fig.8		

## Dual synchronous BCD counter

74HC/HCT4518

## DC CHARACTERISTICS FOR 74HCT

For the DC characteristics see "*74HC/HCT/HCU/HCMOS Logic Family Specifications*".

Output capability: standard

 $I_{CC}$  category: MSI

## Note to HCT types

The value of additional quiescent supply current ( $\Delta I_{CC}$ ) for a unit load of 1 is given in the family specifications.To determine  $\Delta I_{CC}$  per input, multiply this value by the unit load coefficient shown in the table below.

INPUT	UNIT LOAD COEFFICIENT
$nCP_0, n\bar{CP}_1$	0.80
$nMR$	1.50

## AC CHARACTERISTICS FOR 74HCT

 $GND = 0 \text{ V}; t_r = t_f = 6 \text{ ns}; C_L = 50 \text{ pF}$ 

SYMBOL	PARAMETER	T <sub>amb</sub> (°C)						UNIT	TEST CONDITIONS			
		74HCT							V <sub>CC</sub> (V)	WAVEFORMS		
		+25			−40 to +85		−40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
t <sub>PHL</sub> / t <sub>PLH</sub>	propagation delay $nCP_0, n\bar{CP}_1$ to $nQ_n$		28	53		66		80	ns	4.5	Fig.9	
t <sub>PHL</sub>	propagation delay $nMR$ to $nQ_n$		17	35		44		53	ns	4.5	Fig.8	
t <sub>THL</sub> / t <sub>TLH</sub>	output transition time		7	15		19		22	ns	4.5	Fig.9	
t <sub>w</sub>	clock pulse width HIGH or LOW	20	11		25		30		ns	4.5	Fig.8	
t <sub>w</sub>	master reset pulse width HIGH	20	11		25		30		ns	4.5	Fig.8	
t <sub>rem</sub>	removal time $nMR$ to $nCP_0, n\bar{CP}_1$	0	−11		0		0		ns	4.5	Fig.8	
t <sub>su</sub>	set-up time $n\bar{CP}_1$ to $nCP_0$ ; $nCP_0$ to $n\bar{CP}_1$	16	5		20		24		ns	4.5	Fig.7	
f <sub>max</sub>	maximum clock pulse frequency $nCP_0, n\bar{CP}_1$	25	50		20		17		MHz	4.5	Fig.8	

## Dual synchronous BCD counter

74HC/HCT4518

## AC WAVEFORMS




Fig.7 Waveforms showing hold and set-up times for  $nCP_0$  to  $n\overline{CP}_1$  and  $n\overline{CP}_1$  to  $nCP_0$ .




Fig.8 Waveforms showing the minimum pulse widths for nCP<sub>0</sub>, nCP<sub>1</sub> and nMR inputs; the removal time for nMR and the propagation delay for nMR to nQ<sub>n</sub> outputs and the maximum clock pulse frequency.




Fig.9 Waveforms showing the propagation delays for  $nCP_0$ ,  $\overline{nCP_1}$  to  $nQ_n$  outputs and the output transition times.

## PACKAGE OUTLINES

See “[74HC/HCT/HCU/HCMOS Logic Package Outlines](#)”.

## CD4093BC

### Quad 2-Input NAND Schmitt Trigger

#### General Description

The CD4093B consists of four Schmitt-trigger circuits. Each circuit functions as a 2-input NAND gate with Schmitt-trigger action on both inputs. The gate switches at different points for positive and negative-going signals. The difference between the positive ( $V_T^+$ ) and the negative voltage ( $V_T^-$ ) is defined as hysteresis voltage ( $V_H$ ).

All outputs have equal source and sink currents and conform to standard B-series output drive (see Static Electrical Characteristics).

#### Features

- Wide supply voltage range: 3.0V to 15V
- Schmitt-trigger on each input with no external components
- Noise immunity greater than 50%

- Equal source and sink currents
- No limit on input rise and fall time
- Standard B-series output drive
- Hysteresis voltage (any input)  $T_A = 25^\circ\text{C}$

Typical	$V_{DD} = 5.0\text{V}$	$V_H = 1.5\text{V}$
	$V_{DD} = 10\text{V}$	$V_H = 2.2\text{V}$
	$V_{DD} = 15\text{V}$	$V_H = 2.7\text{V}$

Guaranteed  $V_H = 0.1 V_{DD}$

#### Applications


- Wave and pulse shapers
- High-noise-environment systems
- Monostable multivibrators
- Astable multivibrators
- NAND logic

#### Ordering Code:

Order Number	Package Number	Package Description
CD4093BCM	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150" Narrow Body
CD4093BCN	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

#### Connection Diagram



**Absolute Maximum Ratings**(Note 1)

(Note 2)

DC Supply Voltage ( $V_{DD}$ )	-0.5 to +18 V <sub>DC</sub>
Input Voltage ( $V_{IN}$ )	-0.5 to $V_{DD}$ +0.5 V <sub>DC</sub>
Storage Temperature Range ( $T_S$ )	-65°C to +150°C
Power Dissipation ( $P_D$ )	
Dual-In-Line	700 mW
Small Outline	500 mW
Lead Temperature ( $T_L$ ) (Soldering, 10 seconds)	260°C

**Recommended Operating Conditions** (Note 2)

DC Supply Voltage ( $V_{DD}$ )	3 to 15 V <sub>DC</sub>
Input Voltage ( $V_{IN}$ )	0 to $V_{DD}$ V <sub>DC</sub>
Operating Temperature Range ( $T_A$ )	-40°C to +85°C

**Note 1:** "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed; they are not meant to imply that the devices should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for actual device operation.

**Note 2:**  $V_{SS} = 0V$  unless otherwise specified.

**DC Electrical Characteristics** (Note 2)


Symbol	Parameter	Conditions	-40°C		+25°C		+85°C		Units	
			Min	Max	Min	Typ	Max	Min		
$I_{DD}$	Quiescent Device Current	$V_{DD} = 5V$		1.0			1.0		7.5 $\mu A$	
		$V_{DD} = 10V$		2.0			2.0		15.0 $\mu A$	
		$V_{DD} = 15V$		4.0			4.0		30.0 $\mu A$	
$V_{OL}$	LOW Level Output Voltage	$V_{IN} = V_{DD},  I_{O1}  < 1 \mu A$			0.05		0	0.05	0.05 V	
		$V_{DD} = 5V$			0.05		0	0.05	0.05 V	
		$V_{DD} = 10V$			0.05		0	0.05	0.05 V	
		$V_{DD} = 15V$			0.05		0	0.05	0.05 V	
$V_{OH}$	HIGH Level Output Voltage	$V_{IN} = V_{SS},  I_{O1}  < 1 \mu A$	4.95		4.95	5		4.95	V	
		$V_{DD} = 5V$	9.95		9.95	10		9.95	V	
		$V_{DD} = 10V$	14.95		14.95	15		14.95	V	
		$V_{DD} = 15V$	14.95		14.95	15		14.95	V	
$V_{T-}$	Negative-Going Threshold Voltage (Any Input)	$ I_{O1}  < 1 \mu A$			1.3	2.25	1.5	1.8	2.25 2.3 V	
		$V_{DD} = 5V, V_O = 4.5V$			2.85	4.5	3.0	4.1	4.5 4.65 V	
		$V_{DD} = 10V, V_O = 9V$			4.35	6.75	4.5	6.3	6.75 6.9 V	
		$V_{DD} = 15V, V_O = 13.5V$			4.35	6.75	4.5	6.3	6.75 6.9 V	
$V_{T+}$	Positive-Going Threshold Voltage (Any Input)	$ I_{O1}  < 1 \mu A$			2.75	3.6	2.75	3.3	3.5 3.5 V	
		$V_{DD} = 5V, V_O = 0.5V$			5.5	7.15	5.5	6.2	7.0 7.0 V	
		$V_{DD} = 10V, V_O = 1V$			8.25	10.65	8.25	9.0	10.5 10.5 V	
		$V_{DD} = 15V, V_O = 1.5V$			8.25	10.65	8.25	9.0	10.5 10.5 V	
$V_H$	Hysteresis ( $V_{T+} - V_{T-}$ ) (Any Input)	$V_{DD} = 5V$	0.5	2.35	0.5	1.5	2.0	0.35	2.0 V	
		$V_{DD} = 10V$	1.0	4.3	1.0	2.2	4.0	0.70	4.0 V	
		$V_{DD} = 15V$	1.5	6.3	1.5	2.7	6.0	1.20	6.0 V	
$I_{OL}$	LOW Level Output Current (Note 3)	$V_{IN} = V_{DD}$			0.52		0.44	0.88		mA
		$V_{DD} = 5V, V_O = 0.4V$			1.3		1.1	2.25		mA
		$V_{DD} = 10V, V_O = 0.5V$			3.6		3.0	8.8		mA
		$V_{DD} = 15V, V_O = 1.5V$			3.6		3.0	8.8		mA
$I_{OH}$	HIGH Level Output Current (Note 3)	$V_{IN} = V_{SS}$			-0.52		0.44	-0.88		mA
		$V_{DD} = 5V, V_O = 4.6V$			-1.3		-1.1	-2.25		mA
		$V_{DD} = 10V, V_O = 9.5V$			-3.6		-3.0	-8.8		mA
		$V_{DD} = 15V, V_O = 13.5V$			-3.6		-3.0	-8.8		mA
$I_{IN}$	Input Current	$V_{DD} = 15V, V_{IN} = 0V$		-0.3		-10 <sup>-5</sup>	-0.3		-1.0 $\mu A$	
		$V_{DD} = 15V, V_{IN} = 15V$		0.3		10 <sup>-5</sup>	0.3		1.0 $\mu A$	

**Note 3:**  $I_{OH}$  and  $I_{OL}$  are tested one output at a time.

**AC Electrical Characteristics** (Note 4) $T_A = 25^\circ\text{C}$ ,  $C_L = 50 \text{ pF}$ ,  $R_L = 200\text{k}$ , Input  $t_r, t_f = 20 \text{ ns}$ , unless otherwise specified

Symbol	Parameter	Conditions	Min	Typ	Max	Units
$t_{PHL}, t_{PLH}$	Propagation Delay Time	$V_{DD} = 5\text{V}$		300	450	ns
		$V_{DD} = 10\text{V}$		120	210	ns
		$V_{DD} = 15\text{V}$		80	160	ns
$t_{THL}, t_{TLH}$	Transition Time	$V_{DD} = 5\text{V}$		90	145	ns
		$V_{DD} = 10\text{V}$		50	75	ns
		$V_{DD} = 15\text{V}$		40	60	ns
$C_{IN}$	Input Capacitance	(Any Input)		5.0	7.5	pF
$C_{PD}$	Power Dissipation Capacitance	(Per Gate)		24		pF

Note 4: AC Parameters are guaranteed by DC correlated testing.

**Typical Applications****Gated Oscillator**


Assume  $t_1 + t_2 \gg t_{PHL} + t_{PLH}$  then:

$$t_0 = RC \ln [V_{DD}/V_{T-}]$$



$$t_1 = RC \ln [(V_{DD} - V_{T-})(V_{DD} - V_{T+})]$$

$$t_2 = RC \ln [V_{T+}/V_{T-}]$$



$$f = \frac{1}{t_1 + t_2} = \frac{1}{RC \ln \left( \frac{(V_{T+})(V_{DD} - V_{T-})}{(V_{T-})(V_{DD} - V_{T+})} \right)}$$

**Gated One-Shot**


## (a) Negative-Edge Triggered




## (b) Positive-Edge Triggered



## Typical Performance Characteristics






## Input and Output Characteristics



**CD4093BC**

**AC Test Circuits and Switching Time Waveforms**




**Physical Dimensions** inches (millimeters) unless otherwise noted

14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150" Narrow Body  
Package Number M14A

## CD4093BC Quad 2-Input NAND Schmitt Trigger

### Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



**14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide  
Package Number N14A**

---

#### LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

[www.fairchildsemi.com](http://www.fairchildsemi.com)




**SGS-THOMSON**  
MICROELECTRONICS

**HCC/HCF4027B**

## DUAL-J-K MASTER-SLAVE FLIP-FLOP

- SET-RESET CAPABILITY
- STATIC FLIP-FLOP OPERATION - RETAINS STATE INDEFINITELY WITH CLOCK LEVEL EITHER "HIGH" OR "LOW"
- MEDIUM SPEED OPERATION - 16MHz (typ. clock toggle rate at 10V)
- STANDARDIZED SYMMETRICAL OUTPUT CHARACTERISTICS
- QUIESCENT CURRENT SPECIFIED TO 20V FOR HCC DEVICE
- INPUT CURRENT OF 100nA AT 18V AND 25°C FOR HCC DEVICE
- 100% TESTED FOR QUIESCENT CURRENT
- MEETS ALL REQUIREMENTS OF JEDEC TENTATIVE STANDARD N°. 13A, "STANDARD SPECIFICATIONS FOR DESCRIPTION OF "B" SERIES CMOS DEVICES".




### DESCRIPTION

The **HCC4027B** (extended temperature range) and **HCF4027B** (intermediate temperature range) are monolithic integrated circuit, available in 16-lead dual in-line plastic or ceramic package and plastic micro package.

The **HCC/HCF4027B** is a single monolithic chip integrated circuit containing two identical complementary-symmetry J-K master-slave flip-flops. Each flip-flop has provisions for individual J, K, Set, Reset, and Clock input signals, Buffered Q and Q̄ signals are provided as outputs. This input-output arrangement provides for compatible operation with the **HCC/HCF4013B** dual D-type flip-flop.


The **HCC/HCF4027B** is useful in performing control, register, and toggle functions. Logic levels present at the J and K inputs along with internal self-steering control the state of each flip-flop ; changes in the flip-flop state are synchronous with the positive-going transition of the clock pulse. Set and reset functions are independent of the clock and are initiated when a high level signal is present at either the Set or Reset input.

### PIN CONNECTIONS



## HCC/HCF4027B

### FUNCTIONAL DIAGRAM



### ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
$V_{DD}^*$	Supply Voltage : <b>HCC</b> Types <b>HCF</b> Types	– 0.5 to + 20 – 0.5 to + 18	V
$V_i$	Input Voltage	– 0.5 to $V_{DD}$ + 0.5	V
$I_I$	DC Input Current (any one input)	$\pm 10$	mA
$P_{tot}$	Total Power Dissipation (per package) Dissipation per Output Transistor for $T_{op}$ = Full Package-temperature Range	200 100	mW
$T_{op}$	Operating Temperature : <b>HCC</b> Types <b>HCF</b> Types	– 55 to + 125 – 40 to + 85	°C
$T_{stg}$	Storage Temperature	– 65 to + 150	°C

Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for external periods may affect device reliability.


\* All voltage values are referred to  $V_{SS}$  pin voltage .

### RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Value	Unit
$V_{DD}$	Supply Voltage : <b>HCC</b> Types <b>HCF</b> Types	3 to 18 3 to 15	V
$V_i$	Input Voltage	0 to $V_{DD}$	V
$T_{op}$	Operating Temperature : <b>HCC</b> Types <b>HCF</b> Types	– 55 to + 125 – 40 to + 85	°C

## LOGIC DIAGRAM AND TRUTH TABLE

ONE OF TWO IDENTICAL J-K FLIP-FLOPS



## TRUTH TABLE

Present State				CL <sup>Δ</sup>	Next State			
Inputs		Output			Outputs			
J	K	S	R		Q	Q̄		
I	X	O	O	O	I	O		
X	O	O	O	I	I	O		
O	X	O	O	O	O	I		
X	I	O	O	I	O	I		
X	X	O	O	X	—		← No Change	
X	X	I	O	X	X	I	O	
X	X	O	I	X	X	O	I	
X	X	I	I	X	X	I	I	

LOGIC I = HIGH LEVEL

LOGIC O = LOW LEVEL

Δ - LEVEL CHANGE

X - DONT CARE

## HCC/HCF4027B

### STATIC ELECTRICAL CHARACTERISTICS (over recommended operating conditions)

Symbol	Parameter	Test Conditions				Value						Unit		
		V <sub>I</sub> (V)	V <sub>O</sub> (V)	I <sub>O</sub>   (μA)	V <sub>DD</sub> (V)	T <sub>Low</sub> *		25°C			T <sub>High</sub> *			
						Min.	Max.	Min.	Typ.	Max.	Min.	Max.		
I <sub>L</sub>	Quiescent Current	HCC Types	0/ 5		5		1		0.02	1		30	μA	
			0/10		10		2		0.02	2		60		
			0/15		15		4		0.02	4		120		
			0/20		20		20		0.04	20		600		
		HCF Types	0/ 5		5		4		0.02	4		30		
			0/10		10		8		0.02	8		60		
			0/15		15		16		0.02	16		120		
V <sub>OH</sub>	Output High Voltage	0/ 5	< 1	5	4.95		4.95			4.95			V	
		0/10	< 1	10	9.95		9.95			9.95				
		0/15	< 1	15	14.95		14.95			14.95				
V <sub>OL</sub>	Output Low Voltage	5/0	< 1	5		0.05				0.05		0.05	V	
		10/0	< 1	10		0.05				0.05		0.05		
		15/0	< 1	15		0.05				0.05		0.05		
V <sub>IH</sub>	Input High Voltage	0.5/4.5	< 1	5	3.5		3.5			3.5			V	
		1/9	< 1	10	7		7			7				
		1.5/13.5	< 1	15	11		11			11				
V <sub>IL</sub>	Input Low Voltage	4.5/0.5	< 1	5		1.5				1.5		1.5	V	
		9/1	< 1	10		3				3		3		
		13.5/1.5	< 1	15		4				4		4		
I <sub>OH</sub>	Output Drive Current	HCC Types	0/ 5	2.5		5	- 2		- 1.6	- 3.2		- 1.15	mA	
			0/ 5	4.6		5	- 0.64		- 0.51	- 1		- 0.36		
			0/10	9.5		10	- 1.6		- 1.3	- 2.6		- 0.9		
			0/15	13.5		15	- 4.2		- 3.4	- 6.8		- 2.4		
		HCF Types	0/ 5	2.5		5	- 1.53		- 1.36	- 3.2		- 1.1		
			0/ 5	4.6		5	- 0.52		- 0.44	- 1		- 0.36		
			0/10	9.5		10	- 1.3		- 1.1	- 2.6		- 0.9		
			0/15	13.5		15	- 3.6		- 3.0	- 6.8		- 2.4		
I <sub>OL</sub>	Output Sink Current	HCC Types	0/ 5	0.4		5	0.64		0.51	1		0.36	mA	
			0/10	0.5		10	1.6		1.3	2.6		0.9		
			0/15	1.5		15	4.2		3.4	6.8		2.4		
		HCF Types	0/ 5	0.4		5	0.52		0.44	1		0.36		
			0/10	0.5		10	1.3		1.1	2.6		0.9		
			0/15	1.5		15	3.6		3.0	6.8		2.4		
I <sub>IH</sub> , I <sub>IL</sub>	Input Leakage Current	HCC Types	0/18	Any Input		18		± 0.1		± 10 <sup>-5</sup>	± 0.1		± 1	μA
			0/15			15		± 0.3		± 10 <sup>-5</sup>	± 0.3		± 1	
C <sub>I</sub>	Input Capacitance		Any Input						5	7.5			pF	

\* T<sub>Low</sub>= - 55°C for HCC device : - 40°C for HCF device.

\* T<sub>High</sub>= + 125°C for HCC device : + 85°C for HCF device.

The Noise Margin for both "1" and "0" level is : 1V min. with V<sub>DD</sub> = 5V, 2V min. with V<sub>DD</sub> = 10V, 2.5 V min. with V<sub>DD</sub> = 15V.


**DYNAMIC ELECTRICAL CHARACTERISTICS** ( $T_{amb} = 25^\circ C$ ,  $C_L = 50\text{pF}$ ,  $R_L = 200\text{k}\Omega$ ,  
typical temperature coefficient for all  $V_{DD} = 0.3\%/\text{ }^\circ C$  values, all input rise and fall time = 20ns)

Symbol	Parameter	Test Conditions		Value			Unit	
			$V_{DD}$ (V)	Min.	Typ.	Max.		
$t_{PLH}, t_{PHL}$	Propagation Delay Time	Clock to Q or $\bar{Q}$ Outputs		5		150	300	ns
				10		65	130	
				15		45	90	
$t_{PLH}$	Propagation Delay Time	Set to Q or Reset to $\bar{Q}$		5		150	300	ns
				10		65	130	
				15		45	90	
$t_{PHL}$	Propagation Delay Time	Set to $\bar{Q}$ or Reset to Q		5		200	400	ns
				10		85	170	
				15		60	120	
$t_{THL}, t_{TLH}$	Transition Time			5		100	200	ns
				10		50	100	
				15		40	80	
$t_W$	Pulse Width	Clock		5	140	70		ns
				10	60	30		
				15	40	20		
$t_W$	Pulse Width	Set or Reset		5	180	90		ns
				10	80	40		
				15	50	25		
$t_r, t_f$	Clock Input Rise or Fall Time			5			15	$\mu\text{s}$
				10			4	
				15			1	
$t_{setup}$	Setup Time	Data		5	200	100		ns
				10	75	35		
				15	50	25		
$f_{max}$	Maximum Clock Input Frequency *	Toggle Mode		5	3.5	7		MHz
				10	8	16		
				15	12	24		


\* Input tr, tf = 5ns.

## HCC/HCF4027B


Typical Output Low (sink) Current Characteristics.




Typical Output High (source) Current Characteristics.




Typical Propagation Delay Time vs. Load Capacitance (CLOCK or SET to Q, CLOCK or RESET to  $\bar{Q}$ ).




Minimum Output Low (sink) Current Characteristics.




Minimum Output High (source) Current Characteristics.




Typical Propagation Delay Time vs. Load Capacitance (SET to Q or RESET to  $\bar{Q}$ ).



Typical Maximum Clock Frequency vs. Supply Voltage (Toggle Mode).




Typical Dynamic Power Dissipation/ Per Device vs. Frequency.




## TEST CIRCUITS


Quiescent Device Current.



Input Voltage.




Input Leakage Current.




## Plastic DIP16 (0.25) MECHANICAL DATA

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
a1	0.51			0.020		
B	0.77		1.65	0.030		0.065
b		0.5			0.020	
b1		0.25			0.010	
D			20			0.787
E		8.5			0.335	
e		2.54			0.100	
e3		17.78			0.700	
F			7.1			0.280
I			5.1			0.201
L		3.3			0.130	
Z			1.27			0.050




## Ceramic DIP16/1 MECHANICAL DATA

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
A			20			0.787
B			7			0.276
D		3.3			0.130	
E	0.38			0.015		
e3		17.78			0.700	
F	2.29		2.79	0.090		0.110
G	0.4		0.55	0.016		0.022
H	1.17		1.52	0.046		0.060
L	0.22		0.31	0.009		0.012
M	0.51		1.27	0.020		0.050
N			10.3			0.406
P	7.8		8.05	0.307		0.317
Q			5.08			0.200




## SO16 (Narrow) MECHANICAL DATA

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
A			1.75			0.068
a1	0.1		0.2	0.004		0.007
a2			1.65			0.064
b	0.35		0.46	0.013		0.018
b1	0.19		0.25	0.007		0.010
C		0.5			0.019	
c1	45° (typ.)					
D	9.8		10	0.385		0.393
E	5.8		6.2	0.228		0.244
e		1.27			0.050	
e3		8.89			0.350	
F	3.8		4.0	0.149		0.157
G	4.6		5.3	0.181		0.208
L	0.5		1.27	0.019		0.050
M			0.62			0.024
S	8° (max.)					



## PLCC20 MECHANICAL DATA

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
A	9.78		10.03	0.385		0.395
B	8.89		9.04	0.350		0.356
D	4.2		4.57	0.165		0.180
d1		2.54			0.100	
d2		0.56			0.022	
E	7.37		8.38	0.290		0.330
e		1.27			0.050	
e3		5.08			0.200	
F		0.38			0.015	
G			0.101			0.004
M		1.27			0.050	
M1		1.14			0.045	



P027A

Information furnished is believed to be accurate and reliable. However, SGS-THOMSON Microelectronics assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of SGS-THOMSON Microelectronics. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. SGS-THOMSON Microelectronics products are not authorized for use as critical components in life support devices or systems without express written approval of SGS-THOMSON Microelectronics.

© 1994 SGS-THOMSON Microelectronics - All Rights Reserved

SGS-THOMSON Microelectronics GROUP OF COMPANIES

Australia - Brazil - France - Germany - Hong Kong - Italy - Japan - Korea - Malaysia - Malta - Morocco - The Netherlands -  
Singapore - Spain - Sweden - Switzerland - Taiwan - Thailand - United Kingdom - U.S.A




**SGS-THOMSON**  
MICROELECTRONICS

**HCC/HCF4585B**


## 4-BIT MAGNITUDE COMPARATOR

- EXPANSION TO 8, 12, 16 ... 4 N BITS BY CASCADING UNITS
- MEDIUM-SPEED OPERATION : COMPARES TWO 4-BIT WORDS IN 180ns (typ.) AT 10V
- STANDARDIZED SYMMETRICAL OUTPUT CHARACTERISTICS
- 5V, 10V, AND 15V PARAMETRIC RATINGS
- INPUT CURRENT OF 100nA AT 18V AND 25°C FOR HCC DEVICE
- 100% TESTED FOR QUIESCENT CURRENT
- MEETS ALL REQUIREMENTS OF JEDEC TENTATIVE STANDARD N°13A, "STANDARD SPECIFICATIONS FOR DESCRIPTION OF "B" SERIES CMOS DEVICES"




### DESCRIPTION

The **HCC4585B** (extended temperature range) and **HCF4585B** (intermediate temperature range) are monolithic integrated circuits, available in 16-lead dual in-line plastic or ceramic package, and plastic micropackage. The **HCC/HCF4585B** is a 4-bit magnitude comparator designed for use in computer and logic applications that require the comparison of two 4-bit words. This logic circuit determines whether one 4-bit word (Binary or BCD) is "less than", "equal to", or "greater than" a second 4-bit word. The **HCC/HCF4585B** has eight comparing inputs ( $A_3$ ,  $B_3$ , through  $A_0$ ,  $B_0$ ), three outputs ( $A < B$ ,  $A = B$ ,  $A > B$ ) and three cascading inputs ( $A < B$ ,  $A = B$ ,  $A > B$ ) that permit systems designers to expand the comparator function to 8, 12, 16 ... 4 N bits. When a single **HCC/HCF4585B** is used, the cascading inputs are connected as follows : ( $A < B$ ) = low, ( $A = B$ ) = high, ( $A > B$ ) = high. Cascading these units for comparison of more than 4 bits is accomplished as shown in typical application.



## HCC/HCF4585B

### FUNCTIONAL DIAGRAM



### ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
V <sub>DD</sub> *	Supply Voltage : <b>HCC</b> Types <b>HCF</b> Types	- 0.5 to + 20 - 0.5 to + 18	V V
V <sub>I</sub>	Input Voltage	- 0.5 to V <sub>DD</sub> + 0.5	V
I <sub>I</sub>	DC Input Current (any one input)	± 10	mA
P <sub>tot</sub>	Total Power Dissipation (per package) Dissipation per Output Transistor for T <sub>op</sub> = Full Package-temperature Range	200 100	mW mW
T <sub>op</sub>	Operating Temperature : <b>HCC</b> Types <b>HCF</b> Types	- 55 to + 125 - 40 to + 85	°C °C
T <sub>stg</sub>	Storage Temperature	- 65 to + 150	°C


Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for external periods may affect device reliability.

\* All voltages are with respect to V<sub>SS</sub> (GND).

### RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Value	Unit
V <sub>DD</sub>	Supply Voltage : <b>HCC</b> Types <b>HCF</b> Types	3 to 18 3 to 15	V V
V <sub>I</sub>	Input Voltage	0 to V <sub>DD</sub>	V
T <sub>op</sub>	Operating Temperature : <b>HCC</b> Types <b>HCF</b> Types	- 55 to + 125 - 40 to + 85	°C °C

## LOGIC DIAGRAM



## TRUTH TABLE

Inputs					Outputs					
Comparing			Cascading							
A3, B3	A2, B2	A1, B1	A0, B0		A < B	A = B	A > B	A < B	A = B	A > B
A3 > B3	X	X	X	X	X	X	1	0	0	1
A3 = B3	A2 > B2	X	X	X	X	X	1	0	0	1
A3 = B3	A2 = B2	A1 > B1	X	X	X	X	1	0	0	1
A3 = B3	A2 = B2	A1 = B1	A0 > B0	X	X	X	1	0	0	1
A3 = B3	A2 = B2	A1 = B1	A0 = B0	0	0	1	0	0	0	1
A3 = B3	A2 = B2	A1 = B1	A0 = B0	0	1	X	0	1	0	0
A3 = B3	A2 = B2	A1 = B1	A0 = B0	1	0	X	1	0	0	0
A3 = B3	A2 = B2	A1 = B1	A0 < B0	X	X	X	1	0	0	0
A3 = B3	A2 = B2	A1 < B1	X	X	X	X	1	0	0	0
A3 = B3	A2 < B2	X	X	X	X	X	1	0	0	0
A3 < B3	X	X	X	X	X	X	1	0	0	0

X = Don't Care

Logic 1 = High Level

## HCC/HCF4585B

### STATIC ELECTRICAL CHARACTERISTICS (over recommended operating conditions)

Symbol	Parameter	Test Conditions				Value						Unit	
		V <sub>I</sub> (V)	V <sub>O</sub> (V)	I <sub>OL</sub>   (μA)	V <sub>DD</sub> (V)	T <sub>Low</sub> *		25°C			T <sub>High</sub> *		
						Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
I <sub>L</sub>	Quiescent Current	HCC Types	0/ 5		5		5		0.04	5		150	μA
			0/10		10		10		0.04	10		300	
			0/15		15		20		0.04	20		600	
			0/20		20		100		0.08	100		3000	
		HCF Types	0/ 5		5		20		0.04	20		150	
			0/10		10		40		0.04	40		300	
			0/15		15		80		0.04	80		600	
V <sub>OH</sub>	Output High Voltage	0/ 5	< 1	5	4.95		4.95			4.95			V
		0/10	< 1	10	9.95		9.95			9.95			
		0/15	< 1	15	14.95		14.95			14.95			
V <sub>OL</sub>	Output Low Voltage	5/0	< 1	5		0.05				0.05		0.05	V
		10/0	< 1	10		0.05				0.05		0.05	
		15/0	< 1	15		0.05				0.05		0.05	
V <sub>IH</sub>	Input High Voltage	0.5/4.5	< 1	5	3.5		3.5			3.5			V
		1/9	< 1	10	7		7			7			
		1.5/13.5	< 1	15	11		11			11			
V <sub>IL</sub>	Input Low Voltage	4.5/0.5	< 1	5		1.5				1.5		1.5	V
		9/1	< 1	10		3				3		3	
		13.5/1.5	< 1	15		4				4		4	
I <sub>OH</sub>	Output Drive Current	HCC Types	0/ 5	2.5	5	- 2		- 1.6	- 3.2		- 1.15		mA
			0/ 5	4.6	5	- 0.64		- 0.51	- 1		- 0.36		
			0/10	9.5	10	- 1.6		- 1.3	- 2.6		- 0.9		
			0/15	13.5	15	- 4.2		- 3.4	- 6.8		- 2.4		
		HCF Types	0/ 5	2.5	5	- 1.53		- 1.36	- 3.2		- 1.1		
			0/ 5	4.6	5	- 0.52		- 0.44	- 1		- 0.36		
			0/10	9.5	10	- 1.3		- 1.1	- 2.6		- 0.9		
			0/15	13.5	15	- 3.6		- 3.0	- 6.8		- 2.4		
I <sub>OL</sub>	Output Sink Current	HCC Types	0/ 5	0.4	5	0.64		0.51	1		0.36		mA
			0/10	0.5	10	1.6		1.3	2.6		0.9		
			0/15	1.5	15	4.2		3.4	6.8		2.4		
		HCF Types	0/ 5	0.4	5	0.52		0.44	1		0.36		
			0/10	0.5	10	1.3		1.1	2.6		0.9		
			0/15	1.5	15	3.6		3.0	6.8		2.4		
I <sub>IH</sub> , I <sub>IL</sub>	Input Leakage Current	HCC Types	0/18	Any Input	18		± 0.1		±10 <sup>-5</sup>	± 0.1		± 1	μA
		HCF Types	0/15		15		± 0.3		±10 <sup>-5</sup>	± 0.3		± 1	
C <sub>I</sub>	Input Capacitance		Any Input						5	7.5			pF

\* T<sub>Low</sub> = - 55°C for HCC device : - 40°C for HCF device.


\* T<sub>High</sub> = + 125°C for HCC device : + 85°C for HCF device.

The Noise Margin for both "1" and "0" level is : 1V min. with V<sub>DD</sub> = 5V, 2V min. with V<sub>DD</sub> = 10V, 2.5V min. with V<sub>DD</sub> = 15V.


**DYNAMIC ELECTRICAL CHARACTERISTICS** ( $T_{amb} = 25^\circ C$ ,  $C_L = 50\text{pF}$ ,  $R_L = 200\text{k}\Omega$ , typical temperature coefficient for all  $V_{DD}$  values is  $0.3\text{/}^\circ C$ , all input rise and fall time = 20ns)

Symbol	Parameter	Test Conditions		Value			Unit
			$V_{DD}$ (V)	Min.	Typ.	Max.	
$t_{PHL}$ , $t_{PLH}$	Propagation Delay Time Comparing Inputs to Outputs		5		300	600	ns
			10		125	250	
			15		80	160	
	Cascading Input to Outputs		5		200	400	ns
			10		80	160	
			15		60	120	
$t_{THL}$ , $t_{TLH}$	Transition Time		5		100	200	ns
			10		50	100	
			15		40	80	


Output Low (sink) Current Characteristics.




Typical Transition Time vs. Load Capacitance.



Output High (source) Current Characteristics.




Typical Propagation Delay Time (comparing inputs to outputs) vs. Load Capacitance.




## HCC/HCF4585B

Typical Dynamic Power Dissipation vs. Clock Input Frequency.




### TYPICAL APPLICATION

TYPICAL SPEED CHARACTERISTICS OF A 12-BIT COMPARATOR




## TEST CIRCUITS


Quiescent Device Current.




Input Voltage.



Input Leakage Current.




Dynamic Power Dissipation.




## Plastic DIP16 (0.25) MECHANICAL DATA

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
a1	0.51			0.020		
B	0.77		1.65	0.030		0.065
b		0.5			0.020	
b1		0.25			0.010	
D			20			0.787
E		8.5			0.335	
e		2.54			0.100	
e3		17.78			0.700	
F			7.1			0.280
I			5.1			0.201
L		3.3			0.130	
Z			1.27			0.050




Ceramic DIP16/1 MECHANICAL DATA

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
A			20			0.787
B			7			0.276
D		3.3			0.130	
E	0.38			0.015		
e3		17.78			0.700	
F	2.29		2.79	0.090		0.110
G	0.4		0.55	0.016		0.022
H	1.17		1.52	0.046		0.060
L	0.22		0.31	0.009		0.012
M	0.51		1.27	0.020		0.050
N			10.3			0.406
P	7.8		8.05	0.307		0.317
Q			5.08			0.200




## SO16 (Narrow) MECHANICAL DATA

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
A			1.75			0.068
a1	0.1		0.2	0.004		0.007
a2			1.65			0.064
b	0.35		0.46	0.013		0.018
b1	0.19		0.25	0.007		0.010
C		0.5			0.019	
c1	45° (typ.)					
D	9.8		10	0.385		0.393
E	5.8		6.2	0.228		0.244
e		1.27			0.050	
e3		8.89			0.350	
F	3.8		4.0	0.149		0.157
G	4.6		5.3	0.181		0.208
L	0.5		1.27	0.019		0.050
M			0.62			0.024
S	8° (max.)					



## PLCC20 MECHANICAL DATA

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
A	9.78		10.03	0.385		0.395
B	8.89		9.04	0.350		0.356
D	4.2		4.57	0.165		0.180
d1		2.54			0.100	
d2		0.56			0.022	
E	7.37		8.38	0.290		0.330
e		1.27			0.050	
e3		5.08			0.200	
F		0.38			0.015	
G			0.101			0.004
M		1.27			0.050	
M1		1.14			0.045	



P027A

## **HCC/HCF4585B**

---

Information furnished is believed to be accurate and reliable. However, SGS-THOMSON Microelectronics assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of SGS-THOMSON Microelectronics. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. SGS-THOMSON Microelectronics products are not authorized for use as critical components in life support devices or systems without express written approval of SGS-THOMSON Microelectronics.

© 1994 SGS-THOMSON Microelectronics - All Rights Reserved

SGS-THOMSON Microelectronics GROUP OF COMPANIES

Australia - Brazil - France - Germany - Hong Kong - Italy - Japan - Korea - Malaysia - Malta - Morocco - The Netherlands -  
Singapore - Spain - Sweden - Switzerland - Taiwan - Thailand - United Kingdom - U.S.A

**SN5400, SN54LS00, SN54S00  
SN7400, SN74LS00, SN74S00  
QUADRUPLE 2-INPUT POSITIVE-NAND GATES**

SDLS025B – DECEMBER 1983 – REVISED OCTOBER 2003


- Package Options Include Plastic Small-Outline (D, NS, PS), Shrink Small-Outline (DB), and Ceramic Flat (W) Packages, Ceramic Chip Carriers (FK), and Standard Plastic (N) and Ceramic (J) DIPs

**SN5400 . . . J PACKAGE**


**SN54LS00, SN54S00 . . . J OR W PACKAGE**

**SN7400, SN74S00 . . . D, N, OR NS PACKAGE**

**SN74LS00 . . . D, DB, N, OR NS PACKAGE  
(TOP VIEW)**




**SN5400 . . . W PACKAGE  
(TOP VIEW)**




- Also Available as Dual 2-Input Positive-NAND Gate in Small-Outline (PS) Package

**SN74LS00, SN74S00 . . . PS PACKAGE  
(TOP VIEW)**



**SN54LS00, SN54S00 . . . FK PACKAGE  
(TOP VIEW)**



NC – No internal connection

### description/ordering information

These devices contain four independent 2-input NAND gates. The devices perform the Boolean function  $Y = \bar{A} \bullet \bar{B}$  or  $Y = \bar{A} + \bar{B}$  in positive logic.



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

 **TEXAS  
INSTRUMENTS**

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

Copyright © 2003, Texas Instruments Incorporated  
On products compliant to MIL-PRF-38535, all parameters are tested unless otherwise noted. On all other products, production processing does not necessarily include testing of all parameters.

**SN5400, SN54LS00, SN54S00  
 SN7400, SN74LS00, SN74S00  
 QUADRUPLE 2-INPUT POSITIVE-NAND GATES**

SDLS025B – DECEMBER 1983 – REVISED OCTOBER 2003

**description/ordering information (continued)**

**ORDERING INFORMATION**

T <sub>A</sub>	PACKAGE <sup>†</sup>		ORDERABLE PART NUMBER	TOP-SIDE MARKING
0°C to 70°C	PDIP – N	Tube	SN7400N	SN7400N
			SN74LS00N	SN74LS00N
			SN74S00N	SN74S00N
	SOIC – D	Tube	SN7400D	7400
		Tape and reel	SN7400DR	
		Tube	SN74LS00D	LS00
		Tape and reel	SN74LS00DR	
		Tube	SN74S00D	S00
		Tape and reel	SN74S00DR	
	SOP – NS	Tape and reel	SN7400NSR	SN7400
			SN74LS00NSR	74LS00
			SN74S00NSR	74S00
	SOP – PS	Tape and reel	SN74LS00PSR	LS00
			SN74S00PSR	S00
	SSOP – DB	Tape and reel	SN74LS00DBR	LS00
-55°C to 125°C	CDIP – J	Tube	SNJ5400J	SNJ5400J
			SNJ54LS00J	SNJ54LS00J
			SNJ54S00J	SNJ54S00J
	CFP – W	Tube	SNJ5400W	SNJ5400W
			SNJ54LS00W	SNJ54LS00W
			SNJ54S00W	SNJ54S00W
	LCCC – FK	Tube	SNJ54LS00FK	SNJ54LS00FK
			SNJ54S00FK	SNJ54S00FK

<sup>†</sup> Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at [www.ti.com/sc/package](http://www.ti.com/sc/package).

**FUNCTION TABLE  
 (each gate)**

INPUTS		OUTPUT
A	B	Y
H	H	L
L	X	H
X	L	H




**logic diagram, each gate (positive logic)**



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

**SN5400, SN54LS00, SN54S00  
SN7400, SN74LS00, SN74S00  
QUADRUPLE 2-INPUT POSITIVE-NAND GATES**  
SDLS025B – DECEMBER 1983 – REVISED OCTOBER 2003

schematic



Resistor values shown are nominal.

## **SN5400, SN54LS00, SN54S00 SN7400, SN74LS00, SN74S00 QUADRUPLE 2-INPUT POSITIVE-NAND GATES**

SDLS025B – DECEMBER 1983 – REVISED OCTOBER 2003

**absolute maximum ratings over operating free-air temperature (unless otherwise noted)†**

Supply voltage, $V_{CC}$ (see Note 1) .....	7 V
Input voltage: '00, 'S00 .....	5.5 V
'LS00 .....	7 V
Package thermal impedance, $\theta_{JA}$ (see Note 2): D package .....	86°C/W
DB package .....	96°C/W
N package .....	80°C/W
NS package .....	76°C/W
PS package .....	95°C/W
Storage temperature range, $T_{Stg}$ .....	-65°C to 150°C

<sup>†</sup> Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTES: 1. Voltage values are with respect to network ground terminal.  
2. The package thermal impedance is calculated in accordance with JESD 51-7.

**recommended operating conditions (see Note 3)**

		SN5400			SN7400			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
V <sub>CC</sub>	Supply voltage	4.5	5	5.5	4.75	5	5.25	V
V <sub>IH</sub>	High-level input voltage		2		2			V
V <sub>IL</sub>	Low-level input voltage			0.8			0.8	V
I <sub>OH</sub>	High-level output current			-0.4			-0.4	mA
I <sub>OL</sub>	Low-level output current			16			16	mA
T <sub>A</sub>	Operating free-air temperature	-55		125	0		70	°C

**NOTE 3:** All unused inputs of the device must be held at V<sub>CC</sub> or GND to ensure proper device operation. Refer to the TI application report, *Implications of Slow or Floating CMOS Inputs*, literature number SCBA004.

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS‡	SN5400			SN7400			UNIT
		MIN	TYP§	MAX	MIN	TYP§	MAX	
V <sub>IK</sub>	V <sub>CC</sub> = MIN, I <sub>I</sub> = -12 mA			-1.5			-1.5	V
V <sub>OH</sub>	V <sub>CC</sub> = MIN, V <sub>IL</sub> = 0.8 V, I <sub>OH</sub> = -0.4 mA	2.4	3.4		2.4	3.4		V
V <sub>OL</sub>	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, I <sub>OL</sub> = 16 mA		0.2	0.4		0.2	0.4	V
I <sub>I</sub>	V <sub>CC</sub> = MAX, V <sub>I</sub> = 5.5 V			1			1	mA
I <sub>IH</sub>	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2.4 V			40			40	µA
I <sub>IL</sub>	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0.4 V			-1.6			-1.6	mA
I <sub>OS¶</sub>	V <sub>CC</sub> = MAX		-20	-55	-18		-55	mA
I <sub>CCH</sub>	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0 V		4	8		4	8	mA
I <sub>CCI</sub>	V <sub>CC</sub> = MAX, V <sub>I</sub> = 4.5 V		12	22		12	22	mA

<sup>‡</sup> For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

§ All typical values are at  $V_{CC} = 5$  V,  $T_A = 25^\circ\text{C}$ .

¶ Not more than one output should be shorted at a time

**SN5400, SN54LS00, SN54S00**  
**SN7400, SN74LS00, SN74S00**  
**QUADRUPLE 2-INPUT POSITIVE-NAND GATES**  
 SDSL025B – DECEMBER 1983 – REVISED OCTOBER 2003

**switching characteristics,  $V_{CC} = 5 \text{ V}$ ,  $T_A = 25^\circ\text{C}$  (see Figure 1)**

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	SN5400 SN7400			UNIT
				MIN	TYP	MAX	
$t_{PLH}$	A or B	Y	$R_L = 400 \Omega$ , $C_L = 15 \text{ pF}$	11	22		ns
$t_{PHL}$				7	15		

**recommended operating conditions (see Note 4)**

		SN54LS00			SN74LS00			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
$V_{CC}$	Supply voltage	4.5	5	5.5	4.75	5	5.25	V
$V_{IH}$	High-level input voltage	2			2			V
$V_{IL}$	Low-level input voltage		0.7			0.8		V
$I_{OH}$	High-level output current		-0.4			-0.4		mA
$I_{OL}$	Low-level output current		4			8		mA
$T_A$	Operating free-air temperature	-55	125	0	0	70		$^\circ\text{C}$

NOTE 4: All unused inputs of the device must be held at  $V_{CC}$  or GND to ensure proper device operation. Refer to the TI application report, *Implications of Slow or Floating CMOS Inputs*, literature number SCBA004.

**electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)**

PARAMETER	TEST CONDITIONS <sup>†</sup>	SN54LS00			SN74LS00			UNIT
		MIN	TYP <sup>‡</sup>	MAX	MIN	TYP <sup>‡</sup>	MAX	
$V_{IK}$	$V_{CC} = \text{MIN}$ , $I_I = -18 \text{ mA}$			-1.5			-1.5	V
$V_{OH}$	$V_{CC} = \text{MIN}$ , $V_{IL} = \text{MAX}$ , $I_{OH} = -0.4 \text{ mA}$	2.5	3.4		2.7	3.4		V
$V_{OL}$	$V_{CC} = \text{MIN}$ , $V_{IH} = 2 \text{ V}$	$I_{OL} = 4 \text{ mA}$	0.25	0.4	0.25	0.4		V
		$I_{OL} = 8 \text{ mA}$			0.35	0.5		
$I_I$	$V_{CC} = \text{MAX}$ , $V_I = 7 \text{ V}$		0.1			0.1		mA
$I_{IH}$	$V_{CC} = \text{MAX}$ , $V_I = 2.7 \text{ V}$		20			20		$\mu\text{A}$
$I_{IL}$	$V_{CC} = \text{MAX}$ , $V_I = 0.4 \text{ V}$		-0.4			-0.4		mA
$I_{OS}^§$	$V_{CC} = \text{MAX}$	-20	-100	-20	-20	-100	-20	mA
$I_{CCH}$	$V_{CC} = \text{MAX}$ , $V_I = 0 \text{ V}$		0.8	1.6	0.8	1.6		mA
$I_{CCL}$	$V_{CC} = \text{MAX}$ , $V_I = 4.5 \text{ V}$		2.4	4.4	2.4	4.4		mA

<sup>†</sup> For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

<sup>‡</sup> All typical values are at  $V_{CC} = 5 \text{ V}$ ,  $T_A = 25^\circ\text{C}$ .

<sup>§</sup> Not more than one output should be shorted at a time.

**switching characteristics,  $V_{CC} = 5 \text{ V}$ ,  $T_A = 25^\circ\text{C}$  (see Figure 1)**

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	SN54LS00 SN74LS00			UNIT
				MIN	TYP	MAX	
$t_{PLH}$	A or B	Y	$R_L = 2 \text{ k}\Omega$ , $C_L = 15 \text{ pF}$	9	15		ns
$t_{PHL}$				10	15		



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

**SN5400, SN54LS00, SN54S00  
SN7400, SN74LS00, SN74S00  
QUADRUPLE 2-INPUT POSITIVE-NAND GATES**

SDLS025B – DECEMBER 1983 – REVISED OCTOBER 2003

**recommended operating conditions (see Note 5)**

		SN54S00			SN74S00			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
$V_{CC}$	Supply voltage	4.5	5	5.5	4.75	5	5.25	V
$V_{IH}$	High-level input voltage	2			2			V
$V_{IL}$	Low-level input voltage			0.8			0.8	V
$I_{OH}$	High-level output current			-1			-1	mA
$I_{OL}$	Low-level output current			20			20	mA
$T_A$	Operating free-air temperature	-55		125	0		70	°C

NOTE 5: All unused inputs of the device must be held at  $V_{CC}$  or GND to ensure proper device operation. Refer to the TI application report, *Implications of Slow or Floating CMOS Inputs*, literature number SCBA004.

**electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)**

PARAMETER	TEST CONDITIONS <sup>†</sup>	SN54S00			SN74S00			UNIT
		MIN	TYP <sup>‡</sup>	MAX	MIN	TYP <sup>‡</sup>	MAX	
$V_{IK}$	$V_{CC} = \text{MIN}$ , $I_I = -18 \text{ mA}$			-1.2			-1.2	V
$V_{OH}$	$V_{CC} = \text{MIN}$ , $V_{IL} = 0.8 \text{ V}$ , $I_{OH} = -1 \text{ mA}$	2.5	3.4		2.7	3.4		V
$V_{OL}$	$V_{CC} = \text{MIN}$ , $V_{IH} = 2 \text{ V}$ , $I_{OL} = 20 \text{ mA}$			0.5			0.5	V
$I_I$	$V_{CC} = \text{MAX}$ , $V_I = 5.5 \text{ V}$			1			1	mA
$I_{IH}$	$V_{CC} = \text{MAX}$ , $V_I = 2.7 \text{ V}$			50			50	μA
$I_{IL}$	$V_{CC} = \text{MAX}$ , $V_I = 0.5 \text{ V}$			-2			-2	mA
$I_{OS}^§$	$V_{CC} = \text{MAX}$	-40		-100	-40		-100	mA
$I_{CCH}$	$V_{CC} = \text{MAX}$ , $V_I = 0 \text{ V}$		10	16		10	16	mA
$I_{CCL}$	$V_{CC} = \text{MAX}$ , $V_I = 4.5 \text{ V}$		20	36		20	36	mA

<sup>†</sup> For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

<sup>‡</sup> All typical values are at  $V_{CC} = 5 \text{ V}$ ,  $T_A = 25^\circ\text{C}$ .


§ Not more than one output should be shorted at a time.

**switching characteristics,  $V_{CC} = 5 \text{ V}$ ,  $T_A = 25^\circ\text{C}$  (see Figure 1)**

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	SN54S00 SN74S00			UNIT
				MIN	TYP	MAX	
$t_{PLH}$	A or B	Y	$R_L = 280 \Omega$ , $C_L = 15 \text{ pF}$		3	4.5	ns
$t_{PHL}$					3	5	
$t_{PLH}$	A or B	Y	$R_L = 280 \Omega$ , $C_L = 50 \text{ pF}$		4.5		ns
$t_{PHL}$					5		

**SN5400, SN54LS00, SN54S00  
SN7400, SN74LS00, SN74S00  
QUADRUPLE 2-INPUT POSITIVE-NAND GATES**  
SDLS025B – DECEMBER 1983 – REVISED OCTOBER 2003

**PARAMETER MEASUREMENT INFORMATION  
SERIES 54/74 DEVICES**



- NOTES:
- $C_L$  includes probe and jig capacitance.
  - All diodes are 1N3064 or equivalent.
  - Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.
  - S1 and S2 are closed for  $t_{PLH}$ ,  $t_{PHL}$ ,  $t_{PZH}$ , and  $t_{PLZ}$ ; S1 is open and S2 is closed for  $t_{PZL}$ ; S1 is closed and S2 is open for  $t_{PHZ}$ .
  - All input pulses are supplied by generators having the following characteristics:  $PRR \leq 1 \text{ MHz}$ ,  $Z_O \approx 50 \Omega$ ;  $t_r$  and  $t_f \leq 7 \text{ ns}$  for Series 54/74 devices and  $t_r$  and  $t_f \leq 2.5 \text{ ns}$  for Series 54S/74S devices.
  - The outputs are measured one at a time with one input transition per measurement.

**Figure 1. Load Circuits and Voltage Waveforms**

**PACKAGING INFORMATION**

Orderable Device	Status <sup>(1)</sup>	Package Type	Package Drawing	Pins	Package Qty	Eco Plan <sup>(2)</sup>	Lead/Ball Finish	MSL Peak Temp <sup>(3)</sup>
JM38510/00104BCA	ACTIVE	CDIP	J	14	1	None	Call TI	Level-NC-NC-NC
JM38510/00104BDA	ACTIVE	CFP	W	14	1	None	Call TI	Level-NC-NC-NC
JM38510/07001BCA	ACTIVE	CDIP	J	14	1	None	Call TI	Level-NC-NC-NC
JM38510/07001BDA	ACTIVE	CFP	W	14	1	None	Call TI	Level-NC-NC-NC
JM38510/30001B2A	ACTIVE	LCCC	FK	20	1	None	Call TI	Level-NC-NC-NC
JM38510/30001BCA	ACTIVE	CDIP	J	14	1	None	Call TI	Level-NC-NC-NC
JM38510/30001BDA	ACTIVE	CFP	W	14	1	None	Call TI	Level-NC-NC-NC
JM38510/30001SCA	ACTIVE	CDIP	J	14	1	None	Call TI	Level-NC-NC-NC
JM38510/30001SDA	ACTIVE	CFP	W	14	1	None	Call TI	Level-NC-NC-NC
SN5400J	ACTIVE	CDIP	J	14	1	None	Call TI	Level-NC-NC-NC
SN54LS00J	ACTIVE	CDIP	J	14	1	None	Call TI	Level-NC-NC-NC
SN54S00J	ACTIVE	CDIP	J	14	1	None	Call TI	Level-NC-NC-NC
SN7400D	ACTIVE	SOIC	D	14	50	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SN7400DR	ACTIVE	SOIC	D	14	2500	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SN7400N	ACTIVE	PDIP	N	14	25	Pb-Free (RoHS)	CU NIPDAU	Level-NC-NC-NC
SN7400N3	OBsolete	PDIP	N	14		None	Call TI	Call TI
SN7400NSR	ACTIVE	SO	NS	14	2000	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SN74LS00D	ACTIVE	SOIC	D	14	50	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SN74LS00DBLE	OBsolete	SSOP	DB	14		None	Call TI	Call TI
SN74LS00DBR	ACTIVE	SSOP	DB	14	2000	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SN74LS00DR	ACTIVE	SOIC	D	14	2500	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SN74LS00J	OBsolete	CDIP	J	14		None	Call TI	Call TI
SN74LS00N	ACTIVE	PDIP	N	14	25	Pb-Free (RoHS)	CU NIPDAU	Level-NC-NC-NC
SN74LS00NSR	ACTIVE	SO	NS	14	2000	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SN74LS00PSR	ACTIVE	SO	PS	8	2000	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SN74S00D	ACTIVE	SOIC	D	14	50	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SN74S00DR	ACTIVE	SOIC	D	14	2500	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SN74S00N	ACTIVE	PDIP	N	14	25	Pb-Free (RoHS)	CU NIPDAU	Level-NC-NC-NC
SN74S00N3	OBsolete	PDIP	N	14		None	Call TI	Call TI
SN74S00NSR	ACTIVE	SO	NS	14	2000	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SN74S00PSR	ACTIVE	SO	PS	8	2000	Pb-Free (RoHS)	CU NIPDAU	Level-2-260C-1 YEAR/ Level-1-235C-UNLIM
SNJ5400J	ACTIVE	CDIP	J	14	1	None	Call TI	Level-NC-NC-NC

Orderable Device	Status <sup>(1)</sup>	Package Type	Package Drawing	Pins	Package Qty	Eco Plan <sup>(2)</sup>	Lead/Ball Finish	MSL Peak Temp <sup>(3)</sup>
SNJ5400W	ACTIVE	CFP	W	14	1	None	Call TI	Level-NC-NC-NC
SNJ5400WA	OBsolete	CFP	WA	14		None	Call TI	Level-NC-NC-NC
SNJ54LS00FK	ACTIVE	LCCC	FK	20	1	None	Call TI	Level-NC-NC-NC
SNJ54LS00J	ACTIVE	CDIP	J	14	1	None	Call TI	Level-NC-NC-NC
SNJ54LS00W	ACTIVE	CFP	W	14	1	None	Call TI	Level-NC-NC-NC
SNJ54S00FK	ACTIVE	LCCC	FK	20	1	None	Call TI	Level-NC-NC-NC
SNJ54S00J	ACTIVE	CDIP	J	14	1	None	Call TI	Level-NC-NC-NC
SNJ54S00W	ACTIVE	CFP	W	14	1	None	Call TI	Level-NC-NC-NC

<sup>(1)</sup> The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBsolete:** TI has discontinued the production of the device.

<sup>(2)</sup> Eco Plan - May not be currently available - please check <http://www.ti.com/productcontent> for the latest availability information and additional product content details.

**None:** Not yet available Lead (Pb-Free).

**Pb-Free (RoHS):** TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.

**Green (RoHS & no Sb/Br):** TI defines "Green" to mean "Pb-Free" and in addition, uses package materials that do not contain halogens, including bromine (Br) or antimony (Sb) above 0.1% of total product weight.

<sup>(3)</sup> MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDECindustry standard classifications, and peak solder temperature.


**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


J (R-GDIP-T\*\*)

14 LEADS SHOWN

CERAMIC DUAL IN-LINE PACKAGE



PINS ** DIM	14	16	18	20
A	0.300 (7,62) BSC	0.300 (7,62) BSC	0.300 (7,62) BSC	0.300 (7,62) BSC
B MAX	0.785 (19,94)	.840 (21,34)	0.960 (24,38)	1.060 (26,92)
B MIN	—	—	—	—
C MAX	0.300 (7,62)	0.300 (7,62)	0.310 (7,87)	0.300 (7,62)
C MIN	0.245 (6,22)	0.245 (6,22)	0.220 (5,59)	0.245 (6,22)



4040083/F 03/03


NOTES:

- A. All linear dimensions are in inches (millimeters).
- B. This drawing is subject to change without notice.
- C. This package is hermetically sealed with a ceramic lid using glass frit.
- D. Index point is provided on cap for terminal identification only on press ceramic glass frit seal only.
- E. Falls within MIL STD 1835 GDIP1-T14, GDIP1-T16, GDIP1-T18 and GDIP1-T20.

## MECHANICAL DATA

W (R-GDFFP-F14)

## CERAMIC DUAL FLATPACK



## NOTES:

- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.
  - C. This package can be hermetically sealed with a ceramic lid using glass frit.
  - D. Index point is provided on cap for terminal identification only.
  - E. Falls within MIL-STD 1835 GDFP1-F14 and JEDEC MO-092AB

4040180-2/D 07/03


# MECHANICAL DATA

MLCC006B – OCTOBER 1996

**FK (S-CQCC-N\*\*)**

28 TERMINAL SHOWN

**LEADLESS CERAMIC CHIP CARRIER**



4040140/D 10/96


- NOTES:**
- All linear dimensions are in inches (millimeters).
  - This drawing is subject to change without notice.
  - This package can be hermetically sealed with a metal lid.
  - The terminals are gold plated.
  - Falls within JEDEC MS-004

## MECHANICAL DATA

### N (R-PDIP-T\*\*)

16 PINS SHOWN

### PLASTIC DUAL-IN-LINE PACKAGE




- NOTES:
- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.
  - Symbol C:** Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
  - Symbol D:** The 20 pin end lead shoulder width is a vendor option, either half or full width.

## MECHANICAL DATA

**D (R-PDSO-G14)**

**PLASTIC SMALL-OUTLINE PACKAGE**




- NOTES:
- All linear dimensions are in inches (millimeters).
  - This drawing is subject to change without notice.
  - Body dimensions do not include mold flash or protrusion not to exceed 0.006 (0,15).
  - Falls within JEDEC MS-012 variation AB.

---

## MECHANICAL DATA

PS (R-PDSO-G8)

PLASTIC SMALL-OUTLINE PACKAGE



4040063/C 03/03




- NOTES:
- A. All linear dimensions are in millimeters.
  - B. This drawing is subject to change without notice.
  - C. Body dimensions do not include mold flash or protrusion, not to exceed 0.15.

## MECHANICAL DATA

**NS (R-PDSO-G\*\*)**

14-PINS SHOWN

**PLASTIC SMALL-OUTLINE PACKAGE**



DIM \ PINS **	14	16	20	24
A MAX	10,50	10,50	12,90	15,30
A MIN	9,90	9,90	12,30	14,70

4040062/C 03/03

- NOTES:
- A. All linear dimensions are in millimeters.
  - B. This drawing is subject to change without notice.
  - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.


# MECHANICAL DATA

MSSO002E – JANUARY 1995 – REVISED DECEMBER 2001

**DB (R-PDSO-G\*\*)**

**PLASTIC SMALL-OUTLINE**

**28 PINS SHOWN**



- NOTES:
- All linear dimensions are in millimeters.
  - This drawing is subject to change without notice.
  - Body dimensions do not include mold flash or protrusion not to exceed 0,15.
  - Falls within JEDEC MO-150

## **IMPORTANT NOTICE**

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, modifications, enhancements, improvements, and other changes to its products and services at any time and to discontinue any product or service without notice. Customers should obtain the latest relevant information before placing orders and should verify that such information is current and complete. All products are sold subject to TI's terms and conditions of sale supplied at the time of order acknowledgment.

TI warrants performance of its hardware products to the specifications applicable at the time of sale in accordance with TI's standard warranty. Testing and other quality control techniques are used to the extent TI deems necessary to support this warranty. Except where mandated by government requirements, testing of all parameters of each product is not necessarily performed.

TI assumes no liability for applications assistance or customer product design. Customers are responsible for their products and applications using TI components. To minimize the risks associated with customer products and applications, customers should provide adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any TI patent right, copyright, mask work right, or other TI intellectual property right relating to any combination, machine, or process in which TI products or services are used. Information published by TI regarding third-party products or services does not constitute a license from TI to use such products or services or a warranty or endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of information in TI data books or data sheets is permissible only if reproduction is without alteration and is accompanied by all associated warranties, conditions, limitations, and notices. Reproduction of this information with alteration is an unfair and deceptive business practice. TI is not responsible or liable for such altered documentation.

Resale of TI products or services with statements different from or beyond the parameters stated by TI for that product or service voids all express and any implied warranties for the associated TI product or service and is an unfair and deceptive business practice. TI is not responsible or liable for any such statements.

Following are URLs where you can obtain information on other Texas Instruments products and application solutions:

<b>Products</b>		<b>Applications</b>	
Amplifiers	amplifier.ti.com	Audio	<a href="http://www.ti.com/audio">www.ti.com/audio</a>
Data Converters	dataconverter.ti.com	Automotive	<a href="http://www.ti.com/automotive">www.ti.com/automotive</a>
DSP	dsp.ti.com	Broadband	<a href="http://www.ti.com/broadband">www.ti.com/broadband</a>
Interface	interface.ti.com	Digital Control	<a href="http://www.ti.com/digitalcontrol">www.ti.com/digitalcontrol</a>
Logic	logic.ti.com	Military	<a href="http://www.ti.com/military">www.ti.com/military</a>
Power Mgmt	power.ti.com	Optical Networking	<a href="http://www.ti.com/opticalnetwork">www.ti.com/opticalnetwork</a>
Microcontrollers	microcontroller.ti.com	Security	<a href="http://www.ti.com/security">www.ti.com/security</a>
		Telephony	<a href="http://www.ti.com/telephony">www.ti.com/telephony</a>
		Video & Imaging	<a href="http://www.ti.com/video">www.ti.com/video</a>
		Wireless	<a href="http://www.ti.com/wireless">www.ti.com/wireless</a>

Mailing Address: Texas Instruments  
Post Office Box 655303 Dallas, Texas 75265

Copyright © 2005, Texas Instruments Incorporated

## DM7402 Quad 2-Input NOR Gates

### General Description


This device contains four independent gates each of which performs the logic NOR function.

### Features

- Alternate Military/Aerospace device (5402) is available. Contact a Fairchild Semiconductor Sales Office/Distributor for specifications.

### Connection Diagram

Dual-In-Line Package



DS006492-1

Order Number 5402DMQB, 5402FMQB, DM5402J, DM5402W or DM7402N  
See Package Number J14A, N14A or W14B

### Function Table

$$Y = \overline{A + B}$$

Inputs		Output
A	B	Y
L	L	H
L	H	L
H	L	L
H	H	L

H = High Logic Level  
L = Low Logic Level

### Absolute Maximum Ratings (Note 1)

Supply Voltage	7V	DM54 and 54 DM74	-55°C to +125°C 0°C to +70°C
Input Voltage	5.5V	Storage Temperature Range	-65°C to +150°C
Operating Free Air Temperature Range			

### Recommended Operating Conditions

Symbol	Parameter	DM5402			DM7402			Units
		Min	Nom	Max	Min	Nom	Max	
$V_{CC}$	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
$V_{IH}$	High Level Input Voltage	2			2			V
$V_{IL}$	Low Level Input Voltage			0.8			0.8	V
$I_{OH}$	High Level Output Current			-0.4			-0.4	mA
$I_{OL}$	Low Level Output Current			16			16	mA
$T_A$	Free Air Operating Temperature	-55		125	0		70	°C

Note 1: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

### Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 2)	Max	Units
$V_I$	Input Clamp Voltage	$V_{CC} = \text{Min}$ , $I_I = -12 \text{ mA}$			-1.5	V
$V_{OH}$	High Level Output Voltage	$V_{CC} = \text{Min}$ , $I_{OH} = \text{Max}$ $V_{IL} = \text{Max}$	2.4	3.4		V
$V_{OL}$	Low Level Output Voltage	$V_{CC} = \text{Min}$ , $I_{OL} = \text{Max}$ $V_{IH} = \text{Min}$		0.2	0.4	V
$I_I$	Input Current @ Max Input Voltage	$V_{CC} = \text{Max}$ , $V_I = 5.5V$			1	mA
$I_{IH}$	High Level Input Current	$V_{CC} = \text{Max}$ , $V_I = 2.4V$			40	μA
$I_{IL}$	Low Level Input Current	$V_{CC} = \text{Max}$ , $V_I = 0.4V$			-1.6	mA
$I_{OS}$	Short Circuit Output Current	$V_{CC} = \text{Max}$ (Note 3)	DM54 -20		-55	mA
$I_{CCH}$	Supply Current with Outputs High	$V_{CC} = \text{Max}$		8	16	mA
$I_{CCL}$	Supply Current with Outputs Low	$V_{CC} = \text{Max}$		14	27	mA

### Switching Characteristics


at  $V_{CC} = 5V$  and  $T_A = 25^\circ\text{C}$  (for Test Waveforms and Output Load)

Symbol	Parameter	Conditions	Min	Max	Units
$t_{PLH}$	Propagation Delay Time Low to High Level Output	$C_L = 15 \text{ pF}$ $R_L = 400\Omega$		22	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output			15	ns


Note 2: All typicals are at  $V_{CC} = 5V$ ,  $T_A = 25^\circ\text{C}$ .

Note 3: Not more than one output should be shorted at a time.

## **Physical Dimensions** inches (millimeters) unless otherwise noted




**14-Lead Ceramic Dual-In-Line Package (J)  
Order Number 5402DMQB or DM5402J  
Package Number J14A**



**14-Lead Molded Dual-In-Line Package (N)  
Order Number DM7402N  
Package Number N14A**

## DM7402 Quad 2-Input NOR Gates

### Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



14-Lead Ceramic Flat Package (W)  
Order Number 5402FMQB or DM5402W  
Package Number W14B

### LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

Fairchild Semiconductor  
Corporation  
Americas  
Customer Response Center  
Tel: 1-888-522-5372

[www.fairchildsemi.com](http://www.fairchildsemi.com)

Fairchild Semiconductor  
Europe  
Fax: +49 (0) 1 80-530 85 86  
Email: europe.support@nsc.com  
Deutsch Tel: +49 (0) 8 141-35-0  
English Tel: +44 (0) 1 793-85-68-56  
Italy Tel: +39 (0) 2 57 5631

Fairchild Semiconductor  
Hong Kong Ltd.  
13th Floor, Straight Block,  
Ocean Centre, 5 Canton Rd.  
Tsimshatsui, Kowloon  
Hong Kong  
Tel: +852 2737-7200  
Fax: +852 2314-0061

National Semiconductor  
Japan Ltd.  
Tel: 81-3-5620-6175  
Fax: 81-3-5620-6179

## DM7404 Hex Inverting Gates

### General Description


This device contains six independent gates each of which performs the logic INVERT function.

### Ordering Code:

Order Number	Package Number	Package Description
DM7404M	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
DM7404N	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

### Connection Diagram



### Function Table

$Y = \bar{A}$	
Inputs	Output
A	Y
L	H
H	L

H = HIGH Logic Level  
L = LOW Logic Level

## Absolute Maximum Ratings<sup>(Note 1)</sup>

Supply Voltage	7V
Input Voltage	5.5V
Operating Free Air Temperature Range	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

**Note 1:** The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

## Recommended Operating Conditions

Symbol	Parameter	Min	Nom	Max	Units
V <sub>CC</sub>	Supply Voltage	4.75	5	5.25	V
V <sub>IH</sub>	HIGH Level Input Voltage	2			V
V <sub>IL</sub>	LOW Level Input Voltage			0.8	V
I <sub>OH</sub>	HIGH Level Output Current			-0.4	mA
I <sub>OL</sub>	LOW Level Output Current			16	mA
T <sub>A</sub>	Free Air Operating Temperature	0		70	°C

## Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 2)	Max	Units
V <sub>I</sub>	Input Clamp Voltage	V <sub>CC</sub> = Min, I <sub>I</sub> = -12 mA			-1.5	V
V <sub>OH</sub>	HIGH Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OH</sub> = Max V <sub>IL</sub> = Max	2.4	3.4		V
V <sub>OL</sub>	LOW Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OL</sub> = Max V <sub>IH</sub> = Min		0.2	0.4	V
I <sub>I</sub>	Input Current @ Max Input Voltage	V <sub>CC</sub> = Max, V <sub>I</sub> = 5.5V			1	mA
I <sub>IH</sub>	HIGH Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 2.4V			40	µA
I <sub>IL</sub>	LOW Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 0.4V			-1.6	mA
I <sub>OS</sub>	Short Circuit Output Current	V <sub>CC</sub> = Max (Note 3)	-18		-55	mA
I <sub>CCH</sub>	Supply Current with Outputs HIGH	V <sub>CC</sub> = Max		6	12	mA
I <sub>CCL</sub>	Supply Current with Outputs LOW	V <sub>CC</sub> = Max		18	33	mA


**Note 2:** All typicals are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.

**Note 3:** Not more than one output should be shorted at a time.

## Switching Characteristics

at V<sub>CC</sub> = 5V and T<sub>A</sub> = 25°C


Symbol	Parameter	Conditions	Min	Max	Units
t <sub>PLH</sub>	Propagation Delay Time LOW-to-HIGH Level Output	C <sub>L</sub> = 15 pF R <sub>L</sub> = 400Ω		22	ns
t <sub>PHL</sub>	Propagation Delay Time HIGH-to-LOW Level Output			15	ns

**Physical Dimensions** inches (millimeters) unless otherwise noted

14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow  
Package Number M14A

## DM7404 Hex Inverting Gates

### Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



**14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide  
Package Number N14A**

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.

#### LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

[www.fairchildsemi.com](http://www.fairchildsemi.com)

## DM7406

### Hex Inverting Buffers with High Voltage Open-Collector Outputs

#### General Description

This device contains six independent buffers each of which performs the logic INVERT function. The open-collector outputs require external pull-up resistors for proper logical operation.

#### Pull-Up Resistor Equations

$$R_{MAX} = \frac{V_O (\text{Min}) - V_{OH}}{N_1 (I_{OH}) + N_2 (I_{IH})}$$

$$R_{MIN} = \frac{V_O (\text{Max}) - V_{OL}}{I_{OL} - N_3 (I_{IL})}$$


Where:  
 $N_1 (I_{OH})$  = total maximum output high current for all outputs tied to pull-up resistor  
 $N_2 (I_{IH})$  = total maximum input high current for all inputs tied to pull-up resistor  
 $N_3 (I_{IL})$  = total maximum input low current for all inputs tied to pull-up resistor

#### Ordering Code:

Order Number	Package Number	Package Description
DM7406M	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
DM7406N	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

#### Connection Diagram



#### Function Table

$Y = \bar{A}$	
Input	Output
A	Y
L	H
H	L

H = HIGH Logic Level  
L = LOW Logic Level

## Absolute Maximum Ratings<sup>(Note 1)</sup>

Supply Voltage	7V
Input Voltage	5.5V
Output Voltage	30V
Operating Free Air Temperature Range	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

**Note 1:** The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

## Recommended Operating Conditions

Symbol	Parameter	Min	Nom	Max	Units
V <sub>CC</sub>	Supply Voltage	4.75	5	5.25	V
V <sub>IH</sub>	HIGH Level Input Voltage	2			V
V <sub>IL</sub>	LOW Level Input Voltage			0.8	V
V <sub>OH</sub>	HIGH Level Output Voltage			30	V
I <sub>OL</sub>	LOW Level Output Current			40	mA
T <sub>A</sub>	Free Air Operating Temperature	0		70	°C

## Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)


Symbol	Parameter	Conditions	Min	Typ (Note 2)	Max	Units
V <sub>I</sub>	Input Clamp Voltage	V <sub>CC</sub> = Min, I <sub>I</sub> = -12 mA			-1.5	V
I <sub>CEx</sub>	HIGH Level Output Current	V <sub>CC</sub> = Min, V <sub>O</sub> = 30V V <sub>IL</sub> = Max			250	µA
V <sub>OL</sub>	LOW Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OL</sub> = Max V <sub>IH</sub> = Min			0.7	V
		I <sub>OL</sub> = 16 mA, V <sub>CC</sub> = Min			0.4	
I <sub>I</sub>	Input Current @ Max Input Voltage	V <sub>CC</sub> = Max, V <sub>I</sub> = 5.5V			1	mA
I <sub>IH</sub>	HIGH Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 2.4V			40	µA
I <sub>IL</sub>	LOW Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 0.4V			-1.6	mA
I <sub>CCH</sub>	Supply Current with Outputs HIGH	V <sub>CC</sub> = Max		30	48	mA
I <sub>CCL</sub>	Supply Current with Outputs LOW	V <sub>CC</sub> = Max		27	51	mA

**Note 2:** All typicals are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.

## Switching Characteristics

at V<sub>CC</sub> = 5V and T<sub>A</sub> = 25°C


Symbol	Parameter	Conditions	Min	Max	Units
t <sub>PLH</sub>	Propagation Delay Time LOW-to-HIGH Level Output	C <sub>L</sub> = 15 pF R <sub>L</sub> = 110Ω		15	ns
t <sub>PHL</sub>	Propagation Delay Time HIGH-to-LOW Level Output			23	ns

**Physical Dimensions** inches (millimeters) unless otherwise noted

14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow  
Package Number M14A

## DM7406 Hex Inverting Buffers with High Voltage Open-Collector Outputs

### Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



**14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide  
Package Number N14A**

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.

#### LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

[www.fairchildsemi.com](http://www.fairchildsemi.com)



March 1998

## DM7408 Quad 2-Input AND Gates


### General Description

This device contains four independent gates each of which performs the logic AND function.

### Features

- Alternate Military/Aerospace device (5408) is available.  
Contact a Fairchild Semiconductor Sales Office/Distributor for specifications.

### Connection Diagram



Order Number 5408DMQB, 5408FMQB, DM5408J, DM5408W or DM7408N  
See Package Number J14A, N14A or W14B

### Function Table

$$Y = AB$$

Inputs		Output
A	B	Y
L	L	L
L	H	L
H	L	L
H	H	H

H = High Logic Level

L = Low Logic Level

### Absolute Maximum Ratings (Note 1)

Supply Voltage	7V	DM54 and 54	-55°C to +125°C
Input Voltage	5.5V	DM74	0°C to +70°C
Operating Free Air Temperature Range		Storage Temperature Range	-65°C to +150°C

### Recommended Operating Conditions

Symbol	Parameter	DM5408			DM7408			Units
		Min	Nom	Max	Min	Nom	Max	
$V_{CC}$	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
$V_{IH}$	High Level Input Voltage	2			2			V
$V_{IL}$	Low Level Input Voltage			0.8			0.8	V
$I_{OH}$	High Level Output Current			-0.8			-0.8	mA
$I_{OL}$	Low Level Output Current			16			16	mA
$T_A$	Free Air Operating Temperature	-55		125	0		70	°C

Note 1: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

### Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 2)	Max	Units
$V_I$	Input Clamp Voltage	$V_{CC} = \text{Min}$ , $I_I = -12 \text{ mA}$			-1.5	V
$V_{OH}$	High Level Output Voltage	$V_{CC} = \text{Min}$ , $I_{OH} = \text{Max}$ $V_{IL} = \text{Max}$	2.4	3.4		V
$V_{OL}$	Low Level Output Voltage	$V_{CC} = \text{Min}$ , $I_{OL} = \text{Max}$ $V_{IH} = \text{Min}$		0.2	0.4	V
$I_I$	Input Current @ Max Input Voltage	$V_{CC} = \text{Max}$ , $V_I = 5.5V$			1	mA
$I_{IH}$	High Level Input Current	$V_{CC} = \text{Max}$ , $V_I = 2.4V$			40	μA
$I_{IL}$	Low Level Input Current	$V_{CC} = \text{Max}$ , $V_I = 0.4V$			-1.6	mA
$I_{OS}$	Short Circuit Output Current	$V_{CC} = \text{Max}$ (Note 3)	DM54 -20		-55	mA
$I_{CCH}$	Supply Current with Outputs High	$V_{CC} = \text{Max}$		11	21	mA
$I_{CCL}$	Supply Current with Outputs Low	$V_{CC} = \text{Max}$		20	33	mA

### Switching Characteristics


at  $V_{CC} = 5V$  and  $T_A = 25^\circ\text{C}$  (See Section 1 for Test Waveforms and Output Load)

Symbol	Parameter	Conditions	Min	Max	Units
$t_{PLH}$	Propagation Delay Time Low to High Level Output	$C_L = 15 \text{ pF}$ $R_L = 400\Omega$		27	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output			19	ns


Note 2: All typicals are at  $V_{CC} = 5V$ ,  $T_A = 25^\circ\text{C}$ .

Note 3: Not more than one output should be shorted at a time.

## **Physical Dimensions** inches (millimeters) unless otherwise noted




**14-Lead Ceramic Dual-In-Line Package (J)  
Order Number 5408DMQB or DM5408J  
Package Number J14A**



**14-Lead Molded Dual-In-Line Package (N)  
Order Number DM7408N  
Package Number N14A**

DM7408 Quad 2-Input AND Gates

## **Physical Dimensions** inches (millimeters) unless otherwise noted (Continued)



14-Lead Ceramic Flat Package (W)  
Order Number 5408FMQB or DM5408W  
Package Number W14B

## **LIFE SUPPORT POLICY**

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
  2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

<b>Fairchild Semiconductor Corporation Americas</b> Customer Response Center Tel: 1-888-522-5372	<b>Fairchild Semiconductor Europe</b> Fax: +49 (0) 1 80-530 85 86 Email: europe.support@nsc.com Deutsch Tel: +49 (0) 8 141-35-0 English Tel: +44 (0) 1 793-85-68-56 Italy Tel: +39 (0) 2 57 5631	<b>Fairchild Semiconductor Hong Kong Ltd.</b> 13th Floor, Straight Block, Ocean Centre, 5 Canton Rd. Tsimshatsui, Kowloon Hong Kong Tel: +852 2737-7200 Fax: +852 2314-0061	<b>National Semiconductor Japan Ltd.</b> Tel: 81-3-5620-6175 Fax: 81-3-5620-6179
<a href="http://www.fairchildsemi.com">www.fairchildsemi.com</a>			

## DM74LS32

### Quad 2-Input OR Gate

#### General Description


This device contains four independent gates each of which performs the logic OR function.

#### Ordering Code:

Order Number	Package Number	Package Description
DM74LS32M	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS32SJ	M14D	14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS32N	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

#### Connection Diagram



#### Function Table

Inputs		Output
A	B	Y
L	L	L
L	H	H
H	L	H
H	H	H

H = HIGH Logic Level  
L = LOW Logic Level

## Absolute Maximum Ratings<sup>(Note 1)</sup>

Supply Voltage	7V
Input Voltage	7V
Operating Free Air Temperature Range	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

**Note 1:** The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

## Recommended Operating Conditions

Symbol	Parameter	Min	Nom	Max	Units
V <sub>CC</sub>	Supply Voltage	4.75	5	5.25	V
V <sub>IH</sub>	HIGH Level Input Voltage	2			V
V <sub>IL</sub>	LOW Level Input Voltage			0.8	V
I <sub>OH</sub>	HIGH Level Output Current			-0.4	mA
I <sub>OL</sub>	LOW Level Output Current			8	mA
T <sub>A</sub>	Free Air Operating Temperature	0		70	°C

## Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 2)	Max	Units
V <sub>I</sub>	Input Clamp Voltage	V <sub>CC</sub> = Min, I <sub>I</sub> = -18 mA			-1.5	V
V <sub>OH</sub>	HIGH Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OH</sub> = Max V <sub>IH</sub> = Min	2.7	3.4		V
V <sub>OL</sub>	LOW Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OL</sub> = Max V <sub>IL</sub> = Max		0.35	0.5	V
		I <sub>OL</sub> = 4 mA, V <sub>CC</sub> = Min		0.25	0.4	
I <sub>I</sub>	Input Current @ Max Input Voltage	V <sub>CC</sub> = Max, V <sub>I</sub> = 7V			0.1	mA
I <sub>IH</sub>	HIGH Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 2.7V			20	μA
I <sub>IL</sub>	LOW Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 0.4V			-0.36	mA
I <sub>OS</sub>	Short Circuit Output Current	V <sub>CC</sub> = Max (Note 3)	-20		-100	mA
I <sub>CCH</sub>	Supply Current with Outputs HIGH	V <sub>CC</sub> = Max		3.1	6.2	mA
I <sub>CCL</sub>	Supply Current with Outputs LOW	V <sub>CC</sub> = Max		4.9	9.8	mA


**Note 2:** All typicals are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.

**Note 3:** Not more than one output should be shorted at a time, and the duration should not exceed one second.

## Switching Characteristics

at V<sub>CC</sub> = 5V and T<sub>A</sub> = 25°C



Symbol	Parameter	R <sub>L</sub> = 2 kΩ				Units	
		C <sub>L</sub> = 15 pF		C <sub>L</sub> = 50 pF			
		Min	Max	Min	Max		
t <sub>PLH</sub>	Propagation Delay Time LOW-to-HIGH Level Output	3	11	4	15	ns	
t <sub>PHL</sub>	Propagation Delay Time HIGH-to-LOW Level Output	3	11	4	15	ns	

**Physical Dimensions** inches (millimeters) unless otherwise noted


14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow  
Package Number M14A

**DM74LS32**



**Physical Dimensions** inches (millimeters) unless otherwise noted (Continued)



LAND PATTERN RECOMMENDATION



DIMENSIONS ARE IN MILLIMETERS




NOTES:

- A. CONFORMS TO EIAJ EDR-7320 REGISTRATION, ESTABLISHED IN DECEMBER, 1998.
- B. DIMENSIONS ARE IN MILLIMETERS.
- C. DIMENSIONS ARE EXCLUSIVE OF BURRS, MOLD FLASH, AND TIE BAR EXTRUSIONS.

M14DRevB1

**14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide  
Package Number M14D**

### Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide  
Package Number N14A

N14A (REV F)

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.

#### LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

[www.fairchildsemi.com](http://www.fairchildsemi.com)

## DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

SDLS119 - DECEMBER 1983 - REVISED MARCH 1988

- Package Options Include Plastic "Small Outline" Packages, Ceramic Chip Carriers and Flat Packages, and Plastic and Ceramic DIPs
- Dependable Texas Instruments Quality and Reliability

## description


These devices contain two independent D-type positive-edge-triggered flip-flops. A low level at the preset or clear inputs sets or resets the outputs regardless of the levels of the other inputs. When preset and clear are inactive (high), data at the D input meeting the setup time requirements are transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold time interval, data at the D input may be changed without affecting the levels at the outputs.

The SN54' family is characterized for operation over the full military temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ . The SN74' family is characterized for operation from  $0^{\circ}\text{C}$  to  $70^{\circ}\text{C}$ .

FUNCTION TABLE

INPUTS			OUTPUTS		
PRE	CLR	CLK	D	Q	$\bar{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H <sup>†</sup>	H <sup>†</sup>
H	H	t	H	H	L
H	H	t	L	L	H
H	H	L	X	Q <sub>0</sub>	$\bar{Q}_0$

<sup>†</sup> The output levels in this configuration are not guaranteed to meet the minimum levels in  $V_{OH}$  if the lows at preset and clear are near  $V_{IL}$  maximum. Furthermore, this configuration is nonstable; that is, it will not persist when either preset or clear returns to its inactive (high) level.

logic symbol<sup>‡</sup>

<sup>‡</sup>This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12.

Pin numbers shown are for D, J, N, and W packages.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.


## SN5474 . . . J PACKAGE

SN54LS74A, SN54S74 . . . J OR W PACKAGE

SN7474 . . . N PACKAGE


SN74LS74A, SN74S74 . . . D OR N PACKAGE

(TOP VIEW)




## SN5474 . . . W PACKAGE

(TOP VIEW)




## SN54LS74A, SN54S74 . . . FK PACKAGE

(TOP VIEW)



NC - No internal connection

## logic diagram (positive logic)



Copyright © 1988, Texas Instruments Incorporated

**TEXAS  
INSTRUMENTS**

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265


SN5474, SN54LS74A, SN54S74  
SN7474, SN74LS74A, SN74S74

## DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR


SDLS119 - DECEMBER 1983 - REVISED MARCH 1988

### schematics of inputs and outputs


74



'S74



schematic



**absolute maximum ratings over operating free-air temperature range (unless otherwise noted)**

Supply voltage, V <sub>CC</sub> (see Note 1) .....	7 V
Input voltage: '74, 'S74 .....	5.5 V
'LS74A .....	7 V
Operating free-air temperature range: SN54' .....	-55°C to 125°C
SN74' .....	0°C to 70°C
Storage temperature range .....	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal.

SN5474, SN54LS74A, SN54S74

SN7474, SN74LS74A, SN74S74

## DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

SDLS119 - DECEMBER 1983 - REVISED MARCH 1988

### recommended operating conditions

			SN5474			SN7474			UNIT
			MIN	NOM	MAX	MIN	NOM	MAX	
V <sub>CC</sub>	Supply voltage		4.5	5	5.5	4.75	5	5.25	V
V <sub>IH</sub>	High-level input voltage		2			2			V
V <sub>IL</sub>	Low-level input voltage				0.8			0.8	V
I <sub>OH</sub>	High-level output current				-0.4			-0.4	mA
I <sub>OL</sub>	Low-level output current				16			16	mA
t <sub>w</sub>	Pulse duration	CLK high	30			30			ns
		CLK low	37			37			
		PRE or CLR low	30			30			
t <sub>su</sub>	Input setup time before CLK↑		20			20			ns
t <sub>h</sub>	Input hold time-data after CLK↑		5			5			ns
T <sub>A</sub>	Operating free-air temperature		-55		125	0		70	°C

### electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS <sup>†</sup>			SN5474		SN7474		UNIT
	MIN	TYP <sup>‡</sup>	MAX	MIN	TYP <sup>‡</sup>	MAX		
V <sub>IK</sub>	V <sub>CC</sub> = MIN, I <sub>I</sub> = -12 mA				-1.5		-1.5	V
V <sub>OH</sub>	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>OH</sub> = -0.4 mA			2.4	3.4		2.4	V
V <sub>OL</sub>	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>OL</sub> = 16 mA			0.2	0.4		0.2	V
I <sub>I</sub>	V <sub>CC</sub> = MAX, V <sub>I</sub> = 5.5 V				1		1	mA
I <sub>IH</sub>	D CLR All Other	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2.4 V			40		40	μA
					120		120	
					80		80	
I <sub>IL</sub>	D PRE <sup>§</sup> CLR <sup>§</sup> CLK	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0.4 V			-1.6		-1.6	mA
					-1.6		-1.6	
					-3.2		-3.2	
					-3.2		-3.2	
I <sub>OS</sub> <sup>¶</sup>	V <sub>CC</sub> = MAX			-20	-57	-18	-57	mA
I <sub>CC</sub> <sup>#</sup>	V <sub>CC</sub> = MAX, See Note 2			8.5	15	8.5	15	mA

<sup>†</sup>For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

<sup>‡</sup>All typical values are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.

<sup>§</sup>Clear is tested with preset high and preset is tested with clear high.

<sup>¶</sup>Not more than one output should be shown at a time.

<sup>#</sup>Average per flip-flop.

NOTE 2: With all outputs open, I<sub>CC</sub> is measured with the Q and  $\bar{Q}$  outputs high in turn. At the time of measurement, the clock input is grounded.

### switching characteristics, V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C (see note 3)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
f <sub>max</sub>			R <sub>L</sub> = 400 Ω, C <sub>L</sub> = 15 pF	15	25		MHz	
t <sub>PLH</sub>	PRE or CLR	Q or $\bar{Q}$				25	ns	
t <sub>PHL</sub>						40	ns	
t <sub>PLH</sub>	CLK	Q or $\bar{Q}$				14	ns	
t <sub>PHL</sub>						20	40	

NOTE 3: Load circuits and voltage waveforms are shown in Section 1.



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

## DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

SDLS119 - DECEMBER 1983 - REVISED MARCH 1988

## recommended operating conditions

			SN54LS74A			SN74LS74A			UNIT	
	MIN	NOM	MAX	MIN	NOM	MAX				
V <sub>CC</sub>	Supply voltage			4.5	5	5.5	4.75	5	5.25	V
V <sub>IH</sub>	High-level input voltage			2			2			V
V <sub>IL</sub>	Low-level input voltage				0.7			0.8		V
I <sub>OH</sub>	High-level output current				-0.4			-0.4		mA
I <sub>OL</sub>	Low-level output current				4			8		mA
f <sub>clock</sub>	Clock frequency			0	25	0	25	0		MHz
t <sub>W</sub>	Pulse duration	CLK high		25		25				ns
		PRE or CLR low		25		25				
t <sub>SU</sub>	Setup time-before CLK ↑	High-level data		20		20				ns
		Low-level data		20		20				
t <sub>H</sub>	Hold time-data after CLK ↑			5		5				ns
T <sub>A</sub>	Operating free-air temperature			-55	125	0	70	0	70	°C

## electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS <sup>†</sup>			SN54LS74A			SN74LS74A			UNIT
				MIN	TYP <sup>‡</sup>	MAX	MIN	TYP <sup>‡</sup>	MAX	
V <sub>IK</sub>	V <sub>CC</sub> = MIN, I <sub>I</sub> = -18 mA				-1.5			-1.5		V
V <sub>OH</sub>	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = MAX, I <sub>OH</sub> = -0.4 mA			2.5	3.4		2.7	3.4		V
V <sub>OL</sub>	V <sub>CC</sub> = MIN, V <sub>IL</sub> = MAX, V <sub>IH</sub> = 2 V, I <sub>OL</sub> = 4 mA			0.25	0.4		0.25	0.4		V
	V <sub>CC</sub> = MIN, V <sub>IL</sub> = MAX, V <sub>IH</sub> = 2 V, I <sub>OL</sub> = 8 mA							0.35	0.5	
I <sub>I</sub>	D or CLK	V <sub>CC</sub> = MAX, V <sub>I</sub> = 7 V			0.1			0.1		mA
	CLR or PRE				0.2			0.2		
I <sub>IH</sub>	D or CLK	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2.7 V			20			20		μA
	CLR or PRE				40			40		
I <sub>IIL</sub>	D or CLK	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0.4 V			-0.4			-0.4		mA
	CLR or PRE				-0.8			-0.8		
I <sub>OS</sub> <sup>§</sup>	V <sub>CC</sub> = MAX, See Note 4			-20	-100	-20	-20	-100	mA	
I <sub>CC</sub> (Total)	V <sub>CC</sub> = MAX, See Note 2			4	8		4	8	mA	

<sup>†</sup> For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.<sup>‡</sup> All typical values are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.<sup>§</sup> Not more than one output should be shorted at a time, and the duration of the short circuit should not exceed one second.NOTE 2: With all outputs open, I<sub>CC</sub> is measured with the Q and  $\bar{Q}$  outputs high in turn. At the time of measurement, the clock input is grounded.NOTE 4: For certain devices where state commutation can be caused by shorting an output to ground, an equivalent test may be performed with V<sub>O</sub> = 2.25 V and 2.125 V for the 54 family and the 74 family, respectively, with the minimum and maximum limits reduced to one half of their stated values.switching characteristics, V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C (see note 3)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
f <sub>max</sub>			R <sub>L</sub> = 2 kΩ, C <sub>L</sub> = 15 pF	25	33		MHz
t <sub>PLH</sub>	CLR, PRE or CLK	Q or $\bar{Q}$		13	25	ns	
t <sub>PHL</sub>				25	40	ns	

Note 3: Load circuits and voltage waveforms are shown in Section 1.



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

SN5474, SN54LS74A, SN54S74

SN7474, SN74LS74A, SN74S74

## DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR

SDLS119 – DECEMBER 1983 – REVISED MARCH 1988

### recommended operating conditions

			SN54S74			SN74S74			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX			
V <sub>CC</sub> Supply voltage	4.5	5	5.5	4.75	5	6.25			V
V <sub>IH</sub> High-level input voltage	2			2					V
V <sub>IL</sub> Low-level input voltage				0.8			0.8		V
I <sub>OH</sub> High-level output current				-1			-1		mA
I <sub>OL</sub> Low-level output current				20			20		mA
t <sub>w</sub> Pulse duration	CLK high	6		6					ns
	CLK low	7.3		7.3					
	CLR or PRE low	7		7					
t <sub>su</sub> Setup time, before CLK t	High-level data	3		3					ns
	Low-level data	3		3					
t <sub>h</sub> Input hold time - data after CLK t		2		2					ns
T <sub>A</sub> Operating free-air temperature	-55		125	0		70			°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS <sup>†</sup>			SN54S74		SN74S74		UNIT
	MIN	TYP <sup>‡</sup>	MAX	MIN	TYP <sup>‡</sup>	MAX		
V <sub>IK</sub>	V <sub>CC</sub> = MIN, I <sub>I</sub> = -18 mA,			-1.2		-1.2		V
V <sub>OH</sub>	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>OH</sub> = -1 mA	2.5	3.4	2.7	3.4			V
V <sub>OL</sub>	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>OL</sub> = 20 mA			0.5		0.5		V
I <sub>I</sub>	V <sub>CC</sub> = MAX, V <sub>I</sub> = 5.5 V			1		1		mA
I <sub>IH</sub>	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2.7 V			50		50		μA
				150		150		
				100		100		
I <sub>IL</sub>	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0.5 V			-2		-2		mA
				-6		-6		
				-4		-4		
				-4		-4		
I <sub>OS</sub> <sup>§</sup>	V <sub>CC</sub> = MAX	-40	-100	-40	-100			mA
I <sub>CC</sub> <sup>#</sup>	V <sub>CC</sub> = MAX, See Note 2		15	25		15	25	mA

<sup>†</sup>For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

<sup>‡</sup>All typical values are at V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C.

<sup>§</sup>Not more than one output should be shorted at a time, and the duration of the short circuit should not exceed one second.

<sup>#</sup>Clear is tested with preset high and preset is tested with clear high.

<sup>\*</sup>Average per flip-flop.

NOTE 2: With all outputs open, I<sub>CC</sub> is measured with the Q and  $\bar{Q}$  outputs high in turn. At the time of measurement, the clock input is grounded.

### switching characteristics, V<sub>CC</sub> = 5 V, T<sub>A</sub> = 25°C (see note 3)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
f <sub>max</sub>			R <sub>L</sub> = 280 Ω, C <sub>L</sub> = 15 pF	75	110		MHz
t <sub>PLH</sub>	PRE or CLR	Q or $\bar{Q}$		4	6		ns
t <sub>PHL</sub>	PRE or CLR (CLK high)	$\bar{Q}$ or Q		9	13.5		ns
	PRE or CLR (CLK low)	Q or $\bar{Q}$		5	8		
t <sub>PLH</sub>	CLK	Q or $\bar{Q}$		6	9		ns
t <sub>PHL</sub>				6	9		ns

NOTE 3: Load circuits and voltage waveforms are shown in Section 1.



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

## **IMPORTANT NOTICE**

Texas Instruments and its subsidiaries (TI) reserve the right to make changes to their products or to discontinue any product or service without notice, and advise customers to obtain the latest version of relevant information to verify, before placing orders, that information being relied on is current and complete. All products are sold subject to the terms and conditions of sale supplied at the time of order acknowledgement, including those pertaining to warranty, patent infringement, and limitation of liability.

TI warrants performance of its semiconductor products to the specifications applicable at the time of sale in accordance with TI's standard warranty. Testing and other quality control techniques are utilized to the extent TI deems necessary to support this warranty. Specific testing of all parameters of each device is not necessarily performed, except those mandated by government requirements.

CERTAIN APPLICATIONS USING SEMICONDUCTOR PRODUCTS MAY INVOLVE POTENTIAL RISKS OF DEATH, PERSONAL INJURY, OR SEVERE PROPERTY OR ENVIRONMENTAL DAMAGE ("CRITICAL APPLICATIONS"). TI SEMICONDUCTOR PRODUCTS ARE NOT DESIGNED, AUTHORIZED, OR WARRANTED TO BE SUITABLE FOR USE IN LIFE-SUPPORT DEVICES OR SYSTEMS OR OTHER CRITICAL APPLICATIONS. INCLUSION OF TI PRODUCTS IN SUCH APPLICATIONS IS UNDERSTOOD TO BE FULLY AT THE CUSTOMER'S RISK.

In order to minimize risks associated with the customer's applications, adequate design and operating safeguards must be provided by the customer to minimize inherent or procedural hazards.

TI assumes no liability for applications assistance or customer product design. TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or other intellectual property right of TI covering or relating to any combination, machine, or process in which such semiconductor products or services might be or are used. TI's publication of information regarding any third party's products or services does not constitute TI's approval, warranty or endorsement thereof.

Copyright © 1999, Texas Instruments Incorporated



June 1989

## 5486/DM5486/DM7486 Quad 2-Input Exclusive-OR Gates

### 5486/DM5486/DM7486 Quad 2-Input Exclusive-OR Gates


#### General Description

This device contains four independent gates each of which performs the logic exclusive-OR function.

#### Features

- Alternate Military/Aerospace device (5486) is available. Contact a National Semiconductor Sales Office/Distributor for specifications.

#### Connection Diagram



Order Number 5486DMQB, 5486FMQB, DM5486J, DM5486W or DM7486N  
See NS Package Number J14A, N14A or W14B

#### Function Table

$$Y = A \oplus B$$

Inputs		Output
A	B	Y
L	L	L
L	H	H
H	L	H
H	H	L

H = High Logic Level

L = Low Logic Level

## Absolute Maximum Ratings (Note)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	7V
Input Voltage	5.5V
Operating Free Air Temperature Range	
DM54 and 54	−55°C to +125°C
DM74	0°C to +70°C
Storage Temperature Range	−65°C to +150°C

Note: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

## Recommended Operating Conditions

Symbol	Parameter	DM5486			DM7486			Units
		Min	Nom	Max	Min	Nom	Max	
V <sub>CC</sub>	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V <sub>IH</sub>	High Level Input Voltage	2			2			V
V <sub>IL</sub>	Low Level Input Voltage			0.8			0.8	V
I <sub>OH</sub>	High Level Output Current			−0.8			−0.8	mA
I <sub>OL</sub>	Low Level Output Current			16			16	mA
T <sub>A</sub>	Free Air Operating Temperature	−55		125	0		70	°C

## Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions		Min	Typ (Note 1)	Max	Units
V <sub>I</sub>	Input Clamp Voltage	V <sub>CC</sub> = Min, I <sub>I</sub> = −12 mA				−1.5	V
V <sub>OH</sub>	High Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OH</sub> = Max V <sub>IL</sub> = Max, V <sub>IH</sub> = Min		2.4	3.4		V
V <sub>OL</sub>	Low Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OL</sub> = Max V <sub>IH</sub> = Min, V <sub>IL</sub> = Max			0.2	0.4	V
I <sub>I</sub>	Input Current @ Max Input Voltage	V <sub>CC</sub> = Max, V <sub>I</sub> = 5.5V				1	mA
I <sub>IH</sub>	High Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 2.4V				40	μA
I <sub>IL</sub>	Low Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 0.4V				−1.6	mA
I <sub>OS</sub>	Short Circuit Output Current	V <sub>CC</sub> = Max (Note 2)	DM54	−20		−55	mA
			DM74	−18		−55	
I <sub>ICCH</sub>	Supply Current with Outputs High	V <sub>CC</sub> = Max (Note 3)	DM54		30	43	mA
			DM74		30	50	
I <sub>ICCL</sub>	Supply Current with Outputs Low	V <sub>CC</sub> = Max (Note 4)			36	57	mA

Note 1: All typicals are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.


Note 2: Not more than one output should be shorted at a time.

Note 3: I<sub>ICCH</sub> is measured with all outputs open, one input of each gate at 4.5V, and the other inputs grounded.



Note 4: I<sub>ICCL</sub> is measured with all outputs open, and all inputs at ground.

**Switching Characteristics** at  $V_{CC} = 5V$  and  $T_A = 25^\circ C$  (See Section 1 for Test Waveforms and Output Load)

Symbol	Parameter	Conditions	$C_L = 15 \text{ pF}$ $R_L = 400\Omega$		Units
			Min	Max	
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Other Input Low		23	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output			17	ns
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Other Input High		30	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output			22	ns




**Physical Dimensions** inches (millimeters)




14-Lead Ceramic Dual-In-Line Package (J)  
Order Number 5486DMQB or DM5486J  
NS Package Number J14A

J14A (REV G)



14-Lead Molded Dual-In-Line Package (N)  
Order Number DM7486N  
NS Package Number N14A

N14A (REV F)

**Physical Dimensions** inches (millimeters) (Continued)

**14-Lead Ceramic Flat Package (W)**  
**Order Number 5486FMQB or DM5486W**  
**NS Package Number W14B**

**LIFE SUPPORT POLICY**

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

 <b>National Semiconductor Corporation</b> 1111 West Bardin Road Arlington, TX 76017 Tel: 1(800) 272-9959 Fax: 1(800) 737-0718	<b>National Semiconductor Europe</b> Fax: (+49) 0-180-530 85 86 Email: <a href="mailto:cnjwge@tevm2.nsc.com">cnjwge@tevm2.nsc.com</a> Deutsch Tel: (+49) 0-180-530 85 85 English Tel: (+49) 0-180-532 78 32 Français Tel: (+49) 0-180-532 93 58 Italiano Tel: (+49) 0-180-534 16 80	<b>National Semiconductor Hong Kong Ltd.</b> 13th Floor, Straight Block, Ocean Centre, 5 Canton Rd. Tsimshatsui, Kowloon Hong Kong Tel: (852) 2737-1600 Fax: (852) 2736-9960	<b>National Semiconductor Japan Ltd.</b> Tel: 81-043-299-2309 Fax: 81-043-299-2408
---	---	--	--

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

## 54153/DM54153/DM74153 Dual 4-Line to 1-Line Data Selectors/Multiplexers


### General Description

Each of these data selectors/multiplexers contains inverters and drivers to supply fully complementary, on-chip, binary decoding data selection to the AND-OR-invert gates. Separate strobe inputs are provided for each of the two four-line sections.

### Features

- Permits multiplexing from N lines to 1 line
- Performs parallel-to-serial conversion
- Strobe (enable) line provided for cascading (N lines to n lines)
- High fan-out, low-impedance, totem-pole outputs
- Typical average propagation delay times
  - From data 11 ns
  - From strobe 18 ns
  - From select 20 ns
- Typical power dissipation 170 mW
- Alternate Military/Aerospace device (54153) is available. Contact a National Semiconductor Sales Office/Distributor for specifications.

### Connection Diagram



### Function Table

Select Inputs		Data Inputs				Strobe	Output
B	A	C0	C1	C2	C3	G	Y
X	X	X	X	X	X	X	L
L	L	L	X	X	X	X	L
L	L	H	X	X	X	X	L
L	H	X	L	X	X	X	L
L	H	X	H	X	X	X	L
H	L	X	X	L	X	X	L
H	L	X	X	H	X	X	L
H	H	X	X	X	X	L	L
H	H	X	X	X	X	H	H

Select inputs A and B are common to both sections.

H = High Level, L = Low Level, X = Don't Care

TL/F/6547-1  
**Order Number 54153DMQB, 54153FMQB, DM54153J,  
 DM54153W or DM74153N**  
 See NS Package Number J16A, N16E or W16A

## Absolute Maximum Ratings (Note)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	7V
Input Voltage	5.5V
Operating Free Air Temperature Range	
DM54 and 54	−55°C to +125°C
DM74	0°C to +70°C
Storage Temperature Range	−65°C to +150°C

Note: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

## Recommended Operating Conditions

Symbol	Parameter	DM54153			DM74153			Units
		Min	Nom	Max	Min	Nom	Max	
V <sub>CC</sub>	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V <sub>IH</sub>	High Level Input Voltage	2			2			V
V <sub>IL</sub>	Low Level Input Voltage			0.8			0.8	V
I <sub>OH</sub>	High Level Output Current			−0.8			−0.8	mA
I <sub>OL</sub>	Low Level Output Current			16			16	mA
T <sub>A</sub>	Free Air Operating Temperature	−55		125	0		70	°C

## Electrical Characteristics

 over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 1)	Max	Units
V <sub>I</sub>	Input Clamp Voltage	V <sub>CC</sub> = Min, I <sub>I</sub> = −12 mA			−1.5	V
V <sub>OH</sub>	High Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OH</sub> = Max V <sub>IL</sub> = Max, V <sub>IH</sub> = Min	2.4	3.2		V
V <sub>OL</sub>	Low Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OL</sub> = Max V <sub>IH</sub> = Min, V <sub>IL</sub> = Max		0.2	0.4	V
I <sub>I</sub>	Input Current @ Max Input Voltage	V <sub>CC</sub> = Max, V <sub>I</sub> = 5.5V			1	mA
I <sub>IH</sub>	High Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 2.4V			40	μA
I <sub>IL</sub>	Low Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 0.4V			−1.6	mA
I <sub>OS</sub>	Short Circuit Output Current	V <sub>CC</sub> = Max (Note 2)	DM54 DM74	−20 −18	−55 −57	mA
I <sub>CC</sub>	Supply Current	V <sub>CC</sub> = Max (Note 3)	DM54 DM74	34 34	52 60	mA

Note 1: All typicals are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.


Note 2: Not more than one output should be shorted at a time.

Note 3: I<sub>CC</sub> is measured with the outputs open and all inputs grounded.


**Switching Characteristics** at  $V_{CC} = 5V$  and  $T_A = 25^\circ C$  (See Section 1 for Test Waveforms and Output Load)

Symbol	Parameter	From (Input) To (Output)	$R_L = 400\Omega, C_L = 30\text{ pF}$		Units
			Min	Max	
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Data to Y		18	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output	Data to Y		23	ns
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Select to Y		34	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output	Select to Y		34	ns
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Strobe to Y		30	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output	Strobe to Y		23	ns


**Logic Diagram**




TL/F/6547-2



## **Physical Dimensions** inches (millimeters)




**16-Lead Ceramic Dual-In-Line Package (J)  
Order Number 54153DMQB or DM54153J  
NS Package Number J16A**



**16-Lead Molded Dual-In-Line Package (N)  
Order Number DM74153N  
NS Package Number N16E**

# 54153/DM54153/DM74153 Dual 4-Line to 1-Line Data Selectors/Multiplexers

## Physical Dimensions inches (millimeters) (Continued)



**16-Lead Ceramic Flat Package (W)**  
Order Number 54153FMQB or DM54153W  
NS Package Number W16A

### LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



National Semiconductor  
Corporation  
1111 West Bardin Road  
Arlington, TX 76017  
Tel: 1(800) 272-9959  
Fax: 1(800) 737-7018

National Semiconductor  
Europe  
Fax: (+49) 0-180-530 85 86  
Email: cnjwge@tevm2.nsc.com  
Deutsch Tel: (+49) 0-180-530 85 85  
English Tel: (+49) 0-180-532 78 32  
Français Tel: (+49) 0-180-532 93 58  
Italiano Tel: (+49) 0-180-534 16 80

National Semiconductor  
Hong Kong Ltd.  
13th Floor, Straight Block,  
Ocean Centre, 5 Canton Rd.  
Tsimshatsui, Kowloon  
Hong Kong  
Tel: (852) 2737-1600  
Fax: (852) 2736-9960

National Semiconductor  
Japan Ltd.  
Tel: 81-043-299-2309  
Fax: 81-043-299-2408

## 54191/DM54191/DM74191 Synchronous Up/Down 4-Bit Binary Counter with Mode Control

### General Description

This circuit is a synchronous, reversible, up/down counter. The 191 is a 4-bit binary counter. Synchronous operation is provided by having all flip-flops clocked simultaneously so that the outputs change simultaneously when so instructed by the steering logic. This mode of operation eliminates the output counting spikes normally associated with asynchronous (ripple clock) counters.

The outputs of the four master-slave flip-flops are triggered on a low-to-high level transition of the clock input, if the enable input is low. A high at the enable input inhibits counting. Level changes at either the enable input or the down/up input should be made only when the clock input is high. The direction of the count is determined by the level of the down/up input. When low, the counter counts up and when high, it counts down.

This counter is fully programmable; that is, the outputs may be preset to either level by placing a low on the load input and entering the desired data at the data inputs. The output will change independent of the level of the clock input. This feature allows the counters to be used as modulo-N dividers by simply modifying the count length with the preset inputs.

The clock, down/up, and load inputs are buffered to lower the drive requirement; which significantly reduces the number of clock drivers, etc., required for long parallel words.


Two outputs have been made available to perform the cascading function: ripple clock and maximum/minimum count. The latter output produces a high-level output pulse with a duration approximately equal to one complete cycle of the clock when the counter overflows or underflows. The ripple clock output produces a low-level output pulse equal in width to the low-level portion of the clock input when an overflow or underflow condition exists. The counters can be easily cascaded by feeding the ripple clock output to the enable input of the succeeding counter if parallel clocking is used, or to the clock input if parallel enabling is used. The maximum/minimum count output can be used to accomplish look-ahead for high-speed operation.

### Features

- Single down/up count control line
- Count enable control input
- Ripple clock output for cascading
- Asynchronously presetable with load control
- Parallel outputs
- Cascadable for n-bit applications
- Alternate Military/Aerospace device (54191) is available. Contact a National Semiconductor Sales Office/Distributor for specifications.

### Connection Diagram

Dual-In-Line Package



TL/F/6562-1

Order Number 54191DMQB, 54191FMQB,  
DM54191J, DM54191W or DM74191N  
See NS Package Number J16A, N16E or W16A

## Absolute Maximum Ratings (Note)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	7V
Input Voltage	5.5V
Operating Free Air Temperature Range	
DM54 and 54	−55°C to +125°C
DM74	0°C to +70°C
Storage Temperature Range	−65°C to +150°C

Note: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

## Recommended Operating Conditions

Symbol	Parameter	DM54191			DM74191			Units
		Min	Nom	Max	Min	Nom	Max	
V <sub>CC</sub>	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V <sub>IH</sub>	High Level Input Voltage	2			2			V
V <sub>IL</sub>	Low Level Input Voltage			0.8			0.8	V
I <sub>OH</sub>	High Level Output Current			−0.8			−0.8	mA
I <sub>OL</sub>	Low Level Output Current			16			16	mA
f <sub>CLK</sub>	Clock Frequency (Note 4)	0		20	0		20	MHz
t <sub>W</sub>	Pulse Width (Note 4)	Clock	25		25			ns
		Load	35		35			
t <sub>SU</sub>	Data Setup Time (Note 4)	28			28			ns
t <sub>H</sub>	Hold Time (Note 4)	0			0			ns
t <sub>REL</sub>	Load Release Time (Note 4)	30			30			ns
T <sub>A</sub>	Free Air Operating Temperature	−55		125	0		70	°C

## Electrical Characteristics

 over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions		Min	Typ (Note 1)	Max	Units
V <sub>I</sub>	Input Clamp Voltage	V <sub>CC</sub> = Min, I <sub>I</sub> = −12 mA				−1.5	V
V <sub>OH</sub>	High Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OH</sub> = Max V <sub>IL</sub> = Max, V <sub>IH</sub> = Min		2.4	3.4		V
V <sub>OL</sub>	Low Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OL</sub> = Max V <sub>IH</sub> = Min, V <sub>IL</sub> = Max			0.2	0.4	V
I <sub>I</sub>	Input Current @ Max Input Voltage	V <sub>CC</sub> = Max, V <sub>I</sub> = 5.5V				1	mA
I <sub>IH</sub>	High Level Input Current	V <sub>CC</sub> = Max V <sub>I</sub> = 2.4V	Enable			120	μA
			Others			40	
I <sub>IL</sub>	Low Level Input Current	V <sub>CC</sub> = Max V <sub>I</sub> = 0.4V	Enable			−4.8	mA
			Others			−1.6	
I <sub>OS</sub>	Short Circuit Output Current	V <sub>CC</sub> = Max (Note 2)	DM54	−20		−65	mA
			DM74	−18		−65	
I <sub>CC</sub>	Supply Current	V <sub>CC</sub> = Max (Note 3)	DM54		65	99	mA
			DM74		65	105	

Note 1: All typicals are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.

Note 2: Not more than one output should be shorted at a time.


Note 3: I<sub>CC</sub> is measured with all inputs grounded and all outputs open.

Note 4: T<sub>A</sub> = 25°C and V<sub>CC</sub> = 5V.


**Switching Characteristics** at  $V_{CC} = 5V$  and  $T_A = 25^\circ C$  (See Section 1 for Test Waveforms and Output Load)

Symbol	Parameter	From (Input) To (Output)	$R_L = 400\Omega, C_L = 15 \text{ pF}$		Units
			Min	Max	
$f_{MAX}$	Maximum Clock Frequency		20		MHz
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Load to Any Q		33	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output	Load to Any Q		70	ns
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Data to Any Q		22	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output	Data to Any Q		70	ns
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Clock to Ripple Carry		20	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output	Clock to Ripple Carry		24	ns
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Clock to Any Q		24	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output	Clock to Any Q		36	ns
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Clock to Max/Min		42	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output	Clock to Max/Min		52	ns
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Down/Up to Ripple Carry		45	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output	Down/Up to Ripple Carry		45	ns
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Down/Up to Max/Min		33	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output	Down/Up to Max/Min		33	ns
$t_{PLH}$	Propagation Delay Time Low to High Level Output	Enable G to Ripple Carry		24	ns
$t_{PHL}$	Propagation Delay Time High to Low Level Output	Enable G to Ripple Carry		24	ns

## Logic Diagram




## Timing Diagrams




TL/F/6562-3

#### **Physical Dimensions** inches (millimeters)




**16-Lead Ceramic Dual-In-Line Package (J)  
Order Number 54191DMQB or DM54191J  
NS Package Number J16A**

**Physical Dimensions** inches (millimeters) (Continued)



**16-Lead Molded Dual-In-Line Package (N)**  
Order Number DM74191N  
NS Package Number N16E



**16-Lead Ceramic Flat Package (W)**  
Order Number 54191FMQB or DM54191W  
NS Package Number W16A

**LIFE SUPPORT POLICY**

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



**National Semiconductor Corporation**  
1111 West Bardin Road  
Arlington, TX 76017  
Tel: 1(800) 272-9959  
Fax: 1(800) 737-7018

**National Semiconductor Europe**  
Fax: (+49) 0-180-530 85 86  
Email: [cnjwge@tevm2.nsc.com](mailto:cnjwge@tevm2.nsc.com)  
Deutsch Tel: (+49) 0-180-530 85 85  
English Tel: (+49) 0-180-532 78 32  
Français Tel: (+49) 0-180-532 93 58  
Italiano Tel: (+49) 0-180-534 16 80

**National Semiconductor Hong Kong Ltd.**  
13th Floor, Straight Block,  
Ocean Centre, 5 Canton Rd.  
Tsimshatsui, Kowloon  
Hong Kong  
Tel: (852) 2737-1600  
Fax: (852) 2736-9960

**National Semiconductor Japan Ltd.**  
Tel: 81-043-299-2309  
Fax: 81-043-299-2408

# Parte III

## Analógicos



## EXPERIÊNCIA 1

*“Resistores e Associação de Resistores”*

## Objetivos

- Apresentar o código de cores empregado em resistores.
- Identificar resistores.
- Executar medições de resistências.
- Executar medições de resistências equivalentes de associações de resistores.

## Resistores

*Resistores* são bipolos<sup>1</sup> que apresentam uma *resistência* à passagem da corrente.

*Note-se: resistor* é o componente eletrônico (objeto); *resistência* é a grandeza elétrica apresentada pelo resistor.

Quanto ao processo de fabricação dos resistores, existem os seguintes tipos:

- Carbono aglomerado;
- película de carbono;
- película de filme metálico;

---

<sup>1</sup>*Bipolo*: dispositivo que apresenta dois polos (terminais) acessíveis.




Figura 1: Construção interna do resistor de película de carbono.




Figura 2: Exemplos de diversos tipos de resistores.

- fio enrolado.

A figura 1 ilustra um exemplo, relativo à construção interna do resistor de película de carbono.

A figura 2 apresenta exemplos de diversos tipos de resistores, onde percebem-se diferentes invólucros e tamanhos. Estas diferenças relacionam-se com a potência máxima que cada um pode dissipar, cujos valores mais comuns são:  $\frac{1}{8}$  W,  $\frac{1}{4}$  W,  $\frac{1}{2}$  W, 1 W, 2 W, 3 W, 5 W, 10 W.

Os **valores nominais** de resistência são identificados pelas cores ou números impressos em seu invólucro. O **real valor** da resistência, entretanto, está contido dentro de uma faixa de **tolerância** e só pode ser determinado por algum processo de medição.

Normalmente, a indicação do valor da resistência e da tolerância é feita por um conjunto de quatro faixas coloridas a partir da faixa mais próxima à extremidade, conforme esquematizado na figura 3.




Figura 3: Faixas que identificam o valor nominal e a tolerância da resistência.

Cada cor está associada a um número, conforme apresentado na tabela tabela 1.

Tabela 1: Números associados às cores dos códigos dos resistores.

(a) Cores para identificação do valor nominal.

Cor	Número
Preto (PR)	0
Marrom (MA)	1
Vermelho (VM)	2
Laranja (LA)	3
Amarelo (AM)	4
Verde (VD)	5
Azul (AZ)	6
Violeta (VI)	7
Cinza (CZ)	8
Branco (BR)	9

(b) Cores para identificação da tolerância e multiplicador menor que 1.

Cor	Tol. (%)	Mult.
Ouro (OU)	5	$\times 10^{-1}$
Prata (PT)	10	$\times 10^{-2}$
Sem Cor	20	—

O valor da resistência é determinado da seguinte forma, tomando como base as referências da figura 3:

$$R = d u \times 10^n \pm t \%$$

**Exemplos de valor de resistências para código de cores:**

$$4700\Omega \text{ ou } 4k7\Omega \pm 10\% \rightarrow \begin{matrix} \text{AM} & - & \text{VI} & - & \text{VM} & - & \text{PT} \\ 4 & & 7 & & \times 10^2 & & \pm 10\% \end{matrix}$$

$$200\Omega \text{ ou } 200\text{R} \pm 5\% \rightarrow \begin{matrix} \text{VM} & - & \text{PR} & - & \text{MA} & - & \text{OU} \\ 2 & & 0 & & \times 10^1 & & \pm 5\% \end{matrix}$$

$$3,3\text{M}\Omega \text{ ou } 3\text{M}3\Omega \pm 20\% \rightarrow \begin{matrix} \text{LA} & - & \text{LA} & - & \text{VD} & - & \text{xxx} \\ 3 & & 3 & & \times 10^5 & & \pm 20\% \end{matrix}$$

**Exemplos de códigos de cores para valores de resistências:**

$$\begin{matrix} \text{MA} & - & \text{PR} & - & \text{VM} & - & \text{OU} \\ 1 & & 0 & & \times 10^2 & & \pm 5\% \end{matrix} \rightarrow 1\text{k}\Omega \pm 5\%$$

$$\begin{matrix} \text{VM} & - & \text{VI} & - & \text{AM} & - & \text{PT} \\ 2 & & 7 & & \times 10^4 & & \pm 10\% \end{matrix} \rightarrow 270\text{k}\Omega \pm 10\%$$

$$\begin{matrix} \text{LA} & - & \text{LA} & - & \text{PT} & - & \text{OU} \\ 3 & & 3 & & \times 10^{-2} & & \pm 5\% \end{matrix} \rightarrow 0,33\Omega \pm 5\%$$

Há **resistores de precisão**, os quais possuem mais uma faixa de cor para o valor nominal e outras cores passam a ser utilizadas na faixa de tolerância, indicando tolerâncias de 2%, 1%, 0,5%, 0,25%, 0,1% e de 0,05%. A figura 4 apresenta o código de cores completo para este caso e a figura 5 contém exemplos.

Cor	1 <sup>a</sup> faixa	2 <sup>a</sup> faixa	3 <sup>a</sup> faixa	Multiplicador	Tolerância	Coef. de Temperatura
Preto	0	0	0	$\times 10^0$		
Marrom	1	1	1	$\times 10^1$	$\pm 1\% \text{ (F)}$	100 ppm
Vermelho	2	2	2	$\times 10^2$	$\pm 2\% \text{ (G)}$	50 ppm
Laranja	3	3	3	$\times 10^3$		15 ppm
Amarelo	4	4	4	$\times 10^4$		25 ppm
Verde	5	5	5	$\times 10^5$	$\pm 0.5\% \text{ (D)}$	
Azul	6	6	6	$\times 10^6$	$\pm 0.25\% \text{ (C)}$	
Violeta	7	7	7	$\times 10^7$	$\pm 0.1\% \text{ (B)}$	
Cinza	8	8	8	$\times 10^8$	$\pm 0.05\% \text{ (A)}$	
Branco	9	9	9	$\times 10^9$		
Ouro				$\times 0.1$	$\pm 5\% \text{ (J)}$	
Prata				$\times 0.01$	$\pm 10\% \text{ (K)}$	
Sem cor					$\pm 20\% \text{ (M)}$	

Figura 4: Código de cores completo, válidos para resistores de 3, 4, 5 ou 6 faixas de cor. (A letra que aparece entre parêntesis na tolerância refere-se à identificação da tolerância em resistores SMD – ver descrição no texto.)




Figura 5: Exemplos de leituras de valores de resistores com 3, 4 e 5 faixas.





Figura 6: Alguns exemplos de resistores SMD.

Atualmente, é muito comum o uso de **resistores SMD** (*Surface Mounting Device* – Dispositivo de Montagem em Superfície), o qual apresenta inúmeras vantagens sobre os resistores “convencionais” (quais são?). Alguns exemplos e a interpretação de seus valores podem ser vistos nas figuras 6 e 7.

No comércio, não se encontra qualquer valor de resistência. Por exemplo, se for desejado um resistor de  $2348\ \Omega$ , não será possível comprá-lo. Os fabricantes produzem resistores com valores pré-determinados, conhecidos como **valores comerciais**, os quais são tabulados em séries. Por exemplo, há as séries E com as seguintes definições: E3, E6, E12, E24, E48, E96 e E192. A tabela 2 apresenta a base destas séries. Um valor comercial de resistor pode ser qualquer múltiplo da potência de 10 de uma das bases.

*Nota: por praticidade, é conveniente memorizar os códigos de cores da tabela 1 e os resistores comerciais da série E12 da tabela 2.*

**Resistores de 3 dígitos**

101	10 e 1 zero = 100 $\Omega$
105	10 e 5 zeros = 1.000.000 $\Omega$
224	22 e 4 zeros = 220.000 $\Omega$
1R0	1 e nenhum zero = 1 $\Omega$
22R	22 e nenhum zero = 22 $\Omega$
R10	0,1 e nenhum zero = 0,1 $\Omega$

Os dois primeiros dígitos representam o valor a ser multiplicado; o último dígito representa o multiplicador.  
Para valores abaixo de 100 Ohms, a letra R substitui um dos dígitos significantes e representa o ponto decimal.

**Resistores de 4 dígitos**

1001	100 e 1 zero = 1000 $\Omega$
22R0	22 e nenhum zero = 22 $\Omega$

Os três primeiros dígitos representam o valor a ser multiplicado; o último dígito é o multiplicador. R é o ponto decimal.

**Tolerância**

Letra	Tolerância
D	$\pm 0,5\%$
F	$\pm 1,0\%$
G	$\pm 2,0\%$
J	$\pm 5,0\%$

Figura 7: Interpretação do código dos valores nominais e das tolerâncias de resistores SMD.

E3 TO E192												ACCORDING TO IEC 60063			
E192	E96	E48	E192	E96	E48	E192	E96	E48	E192	E96	E48	E24	E12	E6	E3
100	100	100	178	178	178	316	316	316	562	562	562	10	10	10	10
101			180			320			569			11			
102	102		182	182		324	324		576	576		12	12		
104			184			328			583			13			
105	105	105	187	187	187	332	332	332	590	590	590	15	15	15	
106			189			336			597			16			
107	107		191	191		340	340		604	604		18	18		
109			193			344			612			20			
110	110	110	196	196	196	348	348	348	619	619	619	22	22	22	22
111			198			352			626			24			
113	113		200	200		357	357		634	634		27	27		
114			203			361			642			30			
115	115	115	205	205	205	365	365	365	649	649	649	33	33	33	
117			208			370			657			36			
118	118		210	210		374	374		665	665		39	39		
120			213			379			673			43			
121	121	121	215	215	215	383	383	383	681	681	681	47	47	47	47
123			218			388			690			51			
124	124		221	221		392	392		698	698		56	56		
126			223			397			706			62			
127	127	127	226	226	226	402	402	402	715	715	715	68	68	68	
129			229			407			723			75			
130	130		232	232		412	412		732	732		82	82		
132			234			417			741			91			
133	133	133	237	237	237	422	422	422	750	750	750				
135			240			427			759						
137	137		243	243		432	432		768	768					
138			246			437			777						
140	140	140	249	249	249	442	442	442	787	787	787				
142			252			448			796						
143	143		255	255		453	453		806	806					
145			258			459			816						
147	147	147	261	261	261	464	464	464	825	825	825				
149			264			470			835						
150	150		267	267		475	475		845	845					
152			271			481			856						
154	154	154	274	274	274	487	487	487	866	866	866				
156			277			493			876						
158	158		280	280		499	499		887	887					
160			284			505			898						
162	162	162	287	287	287	511	511	511	909	909	909				
164			291			517			920						
165	165		294	294		523	523		931	931					
167			298			530			942						
169	169	169	301	301	301	536	536	536	953	953	953				
172			305			542			965						
174	174		309	309		549	549		976	976					
176			312			556			988						

Tabela 2: Bases de resistências para as séries E de valores comerciais de resistores. A série E12, em destaque, é a mais comum.

## Associação de Resistores

Os resistores podem ser associados, a fim de se obter resistências específicas eventualmente não encontradas comercialmente. Em análises de circuitos, também é muito comum realizar associações.

### Associação Série

Na associação série (figura 8), a **resistência equivalente** ( $R_{eq}$ ) é obtida pela soma das resistências:

$$R_{eq} = R1 + R2 + \dots$$




Figura 8: Associação série.

### Associação Paralela

Na associação paralela (figura 9), a **resistência equivalente** ( $R_{eq}$ ) é obtida pelo inverso da soma dos inversos das resistências:

$$\frac{1}{R_{eq}} = \frac{1}{R1} + \frac{1}{R2} + \dots$$

No caso de apenas duas resistências, tem-se simplesmente a divisão do produto pela soma:

$$R_{eq} = \frac{R1 R2}{R1 + R2}$$




Figura 9: Associação paralela.

## Associação Mista

É uma composição da associação série e paralela (figura 10). O cálculo da resistência equivalente é realizado por trechos, onde identifica-se uma destas duas associações.




Figura 10: Associação mista.

## Parte Experimental

### Identificação de Resistores

1. Dentre os resistores fornecidos, escolha 6 peças. Identifique-os por suas respectivas faixas de cores e preencha a tabela 3, na qual:

$R_{nom}$  é o valor da resistência nominal obtida pelo código de cores (leitura das faixas)

$R_{med}$  é o valor da resistência medida com o ohmímetro fornecido.

2. Determine o erro entre o valor nominal e o valor medido, tomando como base o valor nominal. Anote-o na mesma tabela.
3. Confronte os valores medidos com os nominais, considerando suas tolerâncias. Existe algum resistor fora de especificação? Em caso afirmativo, qual? Tem certeza? Teça comentários.

Resistor	Cores lidas				$R_{nom}$ ( $\Omega$ )	Tol. (%)	$R_{med}$ ( $\Omega$ )	Erro (%)
	1 <sup>a</sup> faixa	2 <sup>a</sup> faixa	3 <sup>a</sup> faixa	4 <sup>a</sup> faixa				
1								
2								
3								
4								
5								
6								

Tabela 3: Tabela de resultados.

## Influência das “Mãos Paralelas” na Medição

- Identifique o resistor de  $1M\Omega$ .
- Meça seu valor real com o ohmímetro, tomado cuidado para não colocar as mãos em paralelo (como feito no item anterior). Anote o valor medido: \_\_\_\_\_.
- Agora, meça novamente a resistência, mas propositadamente colocando as mãos em paralelo com o resistor. Anote o valor medido: \_\_\_\_\_.
- O que se conclui?

## Associação de Resistores

Na figura 11, são mostrados três circuitos com associações distintas de resistores. Pede-se:





Figura 11: Circuitos com associações distintas de resistores.

- Obtenha, analiticamente, o valor da resistência equivalente entre os pontos A e B ( $R_{eq} = R_{AB}$ ), considerando os valores nominais das resistências.
- Monte o circuito e meça a resistência equivalente ( $R_{eq}$ ) utilizando o ohmímetro disponibilizado.
- Determine os erros entre os valores calculados e os medidos, utilizando como referencial os valores calculados.
- Preencha a tabela 4 com os resultados obtidos.

Circuito	$R_{eq}(\Omega)$		Erro (%)
	Calculado	Medido	
Série			
Paralelo			
Misto			

Tabela 4: Tabela de resultados.

- Se forem considerados os valores reais das resistências (as medidas com o ohmímetro) para o cálculo analítico, a porcentagem de erro diminui? Comprove, realizando as medidas e os cálculos.




## Desafios

**Desafio 1:** Explicar, fisicamente (com foco na corrente), o que significa  $R_{eq}$  ser maior que qualquer resistência utilizada na associação série.

**Desafio 2:** Explicar, fisicamente (com foco na corrente), o que significa  $R_{eq}$  ser menor que qualquer resistência utilizada na associação paralela.

**Desafio 3:** Fornecer o código de cores para os resistores:  $820\Omega \pm 10\%$ ,  $1\Omega \pm 5\%$ ,  $220 \pm 1\%$ .

**Desafio 4:** No seguinte circuito, calcular  $R_x$  de forma que  $R_{eq} = R$ .



## Lista de Materiais

- Painel Universal
- Multímetro digital

- 1x (100  $\Omega$ , 220  $\Omega$ , 390  $\Omega$ , 820  $\Omega$ , 1 k $\Omega$ , 2k2  $\Omega$ , 3k3  $\Omega$ , 4k7  $\Omega$ , 10 k $\Omega$ , 15 k $\Omega$ , 68 k $\Omega$ , 100 k $\Omega$ , 1 M $\Omega$ )



## EXPERIÊNCIA 2

### “Multímetros”

## Objetivos

- Conhecer os procedimentos para operar adequadamente o multímetro analógico e o digital.
- Estudar a modelagem dos voltímetros e amperímetros.
- Interpretar os conceitos de resistência interna e sensibilidade.

## Apresentação

Os instrumentos mais comumente utilizados para medições de resistência, tensão e corrente são os multímetros.

A palavra “multímetro” significa “*multimedidas*”, ou várias medidas – neste sentido, o multímetro agrupa o ohmímetro, o voltímetro e o amperímetro, além de, eventualmente, medidores de outras grandezas (como capacímetro e termômetro).

Existem os multímetros analógicos, cuja construção baseia-se no *galvanômetro de bobina móvel*, e os multímetros digitais, cuja construção baseia-se em sensores e conversores analógicos/digitais (conversores A/D). A figura 1 apresenta um exemplo de cada.

É conveniente salientar que o estudo dos multímetros analógicos ainda se faz importante, mesmo que atualmente os multímetros digitais sejam os mais comuns. De fato, em muitas empresas pode-se encontrar em operação os analógicos; por outro lado, estes permitem, inclusive, a leitura de tensão e corrente sem a necessidade de bateria.



(a) Multímetro analógico.

(b) Multímetro digital.

Figura 1: Exemplos de multímetros.

Certamente, existem diferenças nas características de ambos os multímetros e, em geral, o multímetro digital apresenta diversas vantagens sobre o analógico.

Para bem se conhecer a influência desses instrumentos durante o processo de medição em algum circuito, deve-se estudar seu modelo, conforme exposto na seção §5.

Quanto à operação, certos cuidados são necessários, a fim de que o valor obtido na medição seja correto. Nas seções 3 e 4, tal assunto é abordado.

## Procedimentos de Medição

Antes de utilizar o instrumento para realizar medições, é muito importante saber como ele deverá ser conectado ao circuito em análise. Caso contrário, o instrumento ou o circuito poderão ser danificados, ou os valores obtidos poderão não corresponder ao que seria correto.




Figura 2: Medição de resistência em placa de circuito impresso.

## Medição de Resistência

Os procedimentos para se medir resistência, quando o resistor estiver soldado em uma placa de circuito, seguem:

1. Desligar o circuito.
2. Remover do circuito, ao menos, um terminal do resistor.

*Nota: se o circuito em torno do resistor possuir alta impedância, não há necessidade de remover o terminal.*

3. Colocar as pontas de prova do ohmímetro em paralelo com os terminais do resistor.

**Atenção! Tomar cuidado para não colocar as mãos em paralelo com o resistor.**

**Atenção! Não medir resistências com o circuito energizado!**

A figura 2 ilustra o procedimento.

## Medição de Tensão

Os procedimentos para se medir tensão seguem:




Figura 3: Voltímetro posto em paralelo com dois pontos do circuito para se determinar a tensão entre eles.

1. Identificar os dois pontos (nós) no circuito entre os quais se deseja conhecer a tensão – ou seja, será encontrada a diferença de potencial (d.d.p.) entre estes.
2. Colocar as pontas de prova do voltímetro em **paralelo** com tais pontos.

**Atenção! Tensões são medidas em paralelo.**

A figura 3 ilustra o procedimento.

## Medição de Corrente

Os procedimentos para se medir corrente seguem:

1. Desligar o circuito.
2. Identificar o ramo em qual a corrente será determinada.
3. Abrir “fisicamente” o ramo e colocar as pontas de prova do amperímetro em **série**.
4. Ligar o circuito.

**Atenção! Correntes são medidas em série.**

A figura 4 ilustra o procedimento.




Figura 4: Amperímetro posto em série com o ramo do qual deseja-se medir a corrente.

## Operação dos Multímetros

Para realizar as medições com o multímetro analógico ou digital, há algumas considerações gerais idênticas a ambos, apresentadas a seguir:

1. Liga-se a ponta de prova preta no terminal comum (COM) do multímetro.
2. Liga-se a ponta de prova vermelha no correspondente terminal de acordo com a grandeza a ser medida. Este terminal é indicado, normalmente, pelos símbolos das unidades:  $\Omega$ , V, mA, 10 A.
3. Selecionar o Fundo de Escala adequado.

**Atenção!** Evitar de ultrapassar o Fundo de Escala selecionado, sob o risco de danificar o instrumento.

Quando não se souber com antecedência a ordem de grandeza a ser medida, deve-se:

- (a) Posicionar o seletor no maior Fundo de Escala.
- (b) Após colocar as pontas de prova no circuito, ler o valor da grandeza.
- (c) Se o valor for menor que o Fundo de Escala imediatamente anterior, então altera-se o seletor para este. O objetivo é melhorar a precisão da medida.

- (d) Repetir os dois itens anteriores enquanto a leitura não ultrapassar o valor do Fundo de Escala imediatamente anterior.

*Nota: alguns modelos de multímetro digital possuem ajuste automático de escala.*

## Multímetro Analógico

Quanto ao uso do multímetro analógico, tem-se algumas especificidades gerais a serem consideradas:

- Para evitar o *erro de paralaxe*, a pessoa que fará a leitura deve posicionar “a visão” de forma a alinhar o ponteiro com o seu reflexo no espelho da escala do instrumento.
- Antes de iniciar qualquer medição, o ponteiro deve estar repousado sobre a marca zero. Caso não esteja, delicadamente, proceder com o ajuste por meio do parafuso frontal.

### Medição de Resistência

Somente para o multímetro analógico, antes de realizar a medição de resistência, deve-se fazer o ajuste do zero ohm. Para tanto:

1. Escolher a escala adequada.

*Note-se que cada escala possui um fator multiplicador, que multiplicará o valor indicado pelo ponteiro.*

2. Curto-circuitar as pontas de prova.
3. Girar o botão de ajuste ( $0\ \Omega$  ADJ) até que o ponteiro fique sobre o zero na escala da resistência.
4. Sempre que a escala for alterada, repetir estes passos.

*Nota: a diminuição da carga da bateria também poderá provocar alterações do zero ohm; portanto, com certa frequência é conveniente verificar este ajuste.*

## Medição de Tensão e de Corrente

Para a medição de tensão e de corrente com o multímetro analógico, não há ajustes adicionais necessários, além dos gerais já mencionados.

Salienta-se, contudo, que atenção especial seja dada à polaridade da medida. Caso seja invertida, o ponteiro se defletirá no sentido contrário, podendo danificar o instrumento.

**Atenção! Para medir tensões, a ponta vermelha (positiva) deve ficar no ponto de maior potencial.**

**Atenção! Para medir correntes, a ponta vermelha (positiva) é por onde a corrente deverá entrar.**

## Multímetro Digital

Para realizar as medições com o multímetro digital, não são necessários os ajustes específicos citados para o analógico, pois o circuito interno já os considera adequadamente.

Todavia, em especial, quando se estiver na escala de resistência, não é custoso e é conveniente verificar a resistência de curto circuito do conjunto “pontas de prova + instrumento”: há de ser um valor igual a zero ou muito próximo a zero ohm; caso contrário, algo está danificado (como o cabo, por exemplo).


## Modelagem

Para as medições de tensão e corrente, é muito importante considerar a influência que o instrumento poderá provocar no circuito em análise.


Com efeito, todo instrumento causa uma perturbação no ambiente analisado, pois ele necessita “sentir” a grandeza a medir.

O voltímetro e o amperímetro possuem um circuito interno com considerável complexidade, independentemente de ser analógico ou digital. Mas eles podem ser representados por **modelos**, os quais abstraem toda a complexidade em um circuito mais simples de interpretar.

Nas figuras 5 e 6, tem-se os modelos de um voltímetro e de um amperímetro. Perceba-se a presença da *resistência interna* ( $r_i$ ) em ambos os modelos.




(a) Voltímetro ideal (ou seja, com resistência interna infinita).




(b) Voltímetro real (ou seja, com resistência interna finita).

Figura 5: Representações do voltímetro.



(a) Amperímetro ideal (ou seja, com resistência interna nula).



(b) Amperímetro real (ou seja, com resistência interna não nula).

Figura 6: Representações do amperímetro.

## Voltímetro

No caso do voltímetro, seu modelo consiste de um *voltímetro ideal*, que possui resistência interna tendendo a infinito, em paralelo com uma resistência finita, que é a resistência interna do *voltímetro real*. Portanto, quando for utilizado em alguma medição de tensão, esta resistência ficará em paralelo com o restante do circuito. Para que seja pouco influente, são desejáveis **valores muito altos de resistência interna.**

## Amperímetro


Já no caso do amperímetro, seu modelo consiste de um *amperímetro ideal*, que possui resistência interna nula, em série com uma resistência não nula, que é a resistência interna do *amperímetro real*. Portanto, quando for utilizado em alguma medição de corrente, em um ramo, esta resistência ficará em série com os demais componentes do ramo. Para que seja pouco influente, são desejáveis **valores muito baixos de resistência interna.**

## Notas sobre a Resistência Interna


Conhecer a resistência interna dos instrumentos é importante para se saber o quanto ele influenciará nos resultados das medições.

Para melhor compreensão, tome-se como exemplo a figura 7a. O valor esperado da leitura do voltímetro é 5 V. Considerando-se o modelo do voltímetro, tem-se o circuito resultante da figura 7b, em qual  $r_i$  está em paralelo com  $R_2$ . Supondo  $r_i = 200 \text{ k}\Omega$ , a leitura resultante será de 4 V, que é incoerente com o esperado. Entretanto, caso  $r_i = 10 \text{ M}\Omega$ , a leitura resultante seria de 4,98 V, muito mais próxima do valor esperado.

Analogamente, para o amperímetro, ao analisar o circuito da figura 8a, espera-se obter uma corrente de 0,2 A. Considerando-se o modelo do amperímetro, como mostrado na figura 8b, nota-se que sua resistência interna está em série com a resistência do circuito. Supondo que  $r_i = 2 \Omega$ , resultará numa corrente de 0,167 A, aquém do esperado. Entretanto, se a resistência interna fosse bem menor, por exemplo,  $r_i = 0,2 \Omega$ , a corrente resultante, indicada pelo amperímetro, seria de 0,196 A, muito mais próxima do valor esperado.




(a) Voltímetro em paralelo para realizar a medição de tensão.




(b) Modelo do voltímetro em paralelo com o circuito em análise.

Figura 7: Exemplo da influência do voltímetro no circuito em análise.



(a) Amperímetro em série para realizar a medição de corrente.



(b) Modelo do amperímetro em série com o ramo em análise do circuito.

Figura 8: Exemplo da influência do amperímetro no circuito em análise.

## Notas sobre a Sensibilidade

Os multímetros analógicos, quando em operação como voltímetros, possuem a especificação de *sensibilidade*.

Um voltímetro é tanto **melhor** quanto **menor** for a corrente necessária para defletir o ponteiro de seu galvanômetro até o Fundo de Escala. Desta forma, quanto menor for esta corrente, diz-se que o instrumento é mais sensível.

Tal fato permite, portanto, trabalhar com uma resistência interna de valor elevado e, assim, diminuir a interferência no circuito onde é executada a medida.

A sensibilidade é definida em função da corrente de fundo de escala ( $I_g$ ), equacionada por:

$$S = \frac{1}{I_g} = \frac{R_v}{V_m} \quad [\Omega/V]$$

em que  $R_v$  é a *resistência interna* do multímetro na escala  $V_m$ .

Logo, dada a sensibilidade do voltímetro, pode-se determinar o correspondente valor de sua *resistência interna* para uma dada escala de tensão.

Por exemplo, se o multímetro possuir sensibilidade de  $20\text{ k}\Omega/\text{V}$  e for escolhido um fundo de escala de  $10\text{ V}$ , sua resistência interna será de  $200\text{ k}\Omega$ . Em outro caso, ao escolher um fundo de escala de  $2,5\text{ V}$ , sua resistência interna será de  $50\text{ k}\Omega$ .

Em relação aos multímetros digitais, não há tal conceito de sensibilidade para a determinação da resistência interna. Ao contrário, ela é fixa: por exemplo, considerando-se um determinado instrumento, sua resistência interna é de  $10\text{ M}\Omega$  para as medições de tensão CC.

## Informações Complementares

Nas subseções a seguir, apresenta-se um breve descrito a respeito dos fundamentos de construção dos multímetros analógico e digital.




Figura 9: Desenho ilustrativo de um galvanômetro tipo *D'Arsonval*.

## Fundamentos do Multímetro Analógico

Como dito, o multímetro analógico possui base em um **galvanômetro de bobina móvel**. Seu princípio de funcionamento consiste na interação entre um campo magnético criado por ímã permanente e um campo magnético criado por uma bobina móvel sujeita a uma corrente  $I$ , produzindo um torque motor. Um ponteiro associado à parte móvel do instrumento tem sua deflexão proporcional ao valor médio da corrente  $I$ . A figura 9 apresenta um desenho ilustrativo de um galvanômetro do tipo *D'Arsonval*.

## Fundamentos do Multímetro Digital

No caso de multímetros digitais, o galvanômetro é substituído por sensores, conformadores e conversor A/D. A figura 10 ilustra o diagrama em blocos de seu circuito interno.

*Nota: existem, no mercado, circuitos integrados dedicados que, internamente, possuem conversor A/D, decodificador para display e outras facilidades que permitem a construção de multímetros; o circuito integrado ICL7107 é um bom exemplo (veja seu “datasheet” em [http://pdf.datasheetcatalog.com/datasheets/185/382684\\_DS.pdf](http://pdf.datasheetcatalog.com/datasheets/185/382684_DS.pdf)).*




Figura 10: Diagrama em blocos simplificado de um multímetro digital.

## Parte Experimental

**Atenção!** Tomar cuidado para não provocar curto-circuitos durante as medições.

**Atenção!** O amperímetro possui baixíssima resistência. Portanto, caso seja conectado em paralelo a um ramo, ao invés de em série, poderá ocorrer “curto-circuito pelo amperímetro”.

## Uso do Multímetro Analógico

Nesta seção, utilizar somente o multímetro analógico.

1. O que é o *erro de paralaxe*?

2. Antes de se iniciar a medição da resistência, qual ajuste deve ser feito?


3. Medir a resistência dos resistores apontados e completar a tabela seguinte.

*Nota: Obter a maior quantidade possível de Algarismos Significativos (A.S.).*

$R_{nominal}$ ( $\Omega$ )	Tol. (%)	$R_{medido}$ ( $\Omega$ )	Erro (%)
47			
330			
6k8			
82k			

4. Montar o circuito abaixo.


Atenção! A corrente deve entrar pelo positivo (+) do amperímetro!



5. Ajustar a década resistiva para os valores apontados na tabela e completá-la.

$R_D$ ( $\Omega$ )	$I_{cálculado}$ (mA)	$I_{medido}$ (mA)	Erro (%)
10			
1k			
7k			

6. Com base na última situação da tabela anterior, meça a tensão indicada no circuito abaixo.



$$V_{R_1} = \underline{\hspace{2cm}}$$

## Uso do Multímetro Digital

Nesta seção, utilizar somente o multímetro digital.

1. O multímetro digital disponível na bancada possui escala automática?

2. Ele permite ler tensões contínuas e alternadas? Como?


3. Medir a resistência dos resistores apontados e completar a tabela seguinte.

*Nota: Obter a maior quantidade possível de Algarismos Significativos (A.S.).*

$R_{nominal}$ ( $\Omega$ )	Tol. (%)	$R_{medido}$ ( $\Omega$ )	Erro (%)
47			
330			
6k8			
82k			

4. Montar o circuito abaixo.


*Atenção! A corrente deve entrar pelo positivo (+) do amperímetro!*



5. Ajustar a década resistiva para os valores apontados na tabela e completá-la.

$R_D$ ( $\Omega$ )	$I_{cálculado}$ (mA)	$I_{medido}$ (mA)	Erro (%)
10			
1k			
7k			


6. Com base na última situação da tabela anterior, meça a tensão indicada no circuito abaixo.



$$V_{R_1} = \underline{\hspace{2cm}}$$

## Influências dos Multímetros nas Medição

1. Montar o circuito abaixo.



2. Anotar a tensão sobre  $R_2$  ( $V_{R_2}$ ), preenchendo a tabela.

	Teórico	Mult. Analógico	Mult. Digital
$V_{R_2}$ (V)			

3. Qual a resistência interna dos multímetros, na escala selecionada?

	Mult. Analógico	Mult. Digital
$r_i$ ( $\Omega$ )		

4. O que se percebe nos resultados das medições? Por quê?

## Interpretações Complementares

1. O que acontecerá se as polaridades dos multímetros analógico e digital forem invertidas?

2. Comparando-se ambos os multímetros, qual fornece leitura de resistência mais precisa? Com quantos A.S.?

3. Nas medições de tensão e corrente, foi possível obter boa precisão nas leituras? Com quantos A.S.? Como procederam-se os ajustes das escalas para tal?



## List a de Materiais

- Fonte CC de 0 a 30V
- Plaqueta de montagem “Universal”
- Multímetro analógico
- Multímetro digital
- Caixa de resistências (década resistiva)
- Cabos banana-banana
- Resistores de 1/8W: 1x ( $47\Omega$ ,  $330\Omega$ ,  $1\text{k}\Omega$ ,  $6k8\Omega$ ,  $82\text{k}\Omega$ ,  $10\text{k}\Omega$ ,  $100\text{k}\Omega$ ,  $220\text{k}\Omega$ )

## EXPERIÊNCIA 3

## Medidas Elétricas e Resistência Variável

## Objetivos

- Efetuar medidas de tensão e corrente, verificando as respectivas polaridades.
- Conhecer um resistor variável e utilizá-lo para a verificação experimental da *Primeira Lei de Ohm*.

## Medidas Elétricas

Medições de resistência, por meio de ohmímetro, já foram tratadas em outro experimento – “Resistores”.

Para realizar medições de tensão e corrente, deve-se observar os seguintes detalhes:

**Medição de Tensão:** utiliza-se o voltímetro, conectando as *pontas de prova* do instrumento em **paralelo** com os pontos onde deseja-se saber a tensão.

**Medição de Corrente:** utiliza-se o amperímetro, conectando as *pontas de prova* do instrumento em **série** com o ramo onde deseja-se saber a corrente.

Em especial, para a **medição de corrente**, salienta-se que deve-se **abrir** o circuito original para ser possível conectar o amperímetro em série.

Ainda, chama-se a atenção para:




Figura 1: Potenciômetro angular: desenho interno, símbolo, componente.

*“Na Engenharia, a adequada escolha das referências é muito importante.*

*As medições só fazem sentido quando estão de acordo com as referências.”*

Por isso, é necessário observar onde conectar os polos positivos e negativos da ponta de prova dos instrumentos.

## Resistência Variável – Potenciômetro

Há diversos dispositivos que apresentam resistência variável com base em algum evento físico.

O potenciômetro trata-se de um resistor variável. Utiliza como elemento resistivo uma trilha de filme de carvão sobre uma placa isolante, com dois terminais nos extremos desta trilha, e um cursor deslizante, que é o terceiro terminal e responsável pela variação da resistência em função de seu posicionamento<sup>1</sup>. Este cursor pode ser angular ou linear. Na figura 1, apresenta-se um potenciômetro angular. Na figura 2, são apresentados vários tipos de potenciômetros e *trimpots*<sup>2</sup>.

## Parte Experimental

Este experimento visa treinar a prática de medições de tensão e corrente e mostrar a importância da análise dos sentidos das tensões e correntes em

<sup>1</sup>O evento físico aqui é o movimento mecânico exercido sobre o cursor.

<sup>2</sup>Potenciômetros de montagem sobre placa, sem haste, normalmente utilizados para ajustes de pontos de trabalho (*set point*), mas sem acesso ao usuário final.



Figura 2: Vários tipos de potenciômetros e *trimpots*.

um circuito de corrente contínua.

### Medições de corrente

1. Considere o circuito da figura 3.




Figura 3: Circuito para medições de corrente e tensão.

2. Inicialmente, ajuste a fonte de tensão  $E$  para 10 V. Para esta etapa, ela deverá estar desconectada de qualquer circuito.

3. Com a fonte de tensão  $E$  DESLIGADA, monte o circuito mostrado no esquema elétrico da figura 3.
4. Chame o professor para certificar que o miliamperímetro está devidamente conectado no circuito (ponta de prova VERMELHA  $\rightarrow$  ENTRADA; ponta de prova PRETA  $\rightarrow$  SAÍDA), de modo a obter o valor positivo da corrente.
5. Concluídos os itens anteriores, ligue a fonte de tensão  $E$  e meça, com o **multímetro analógico**, o valor da corrente  $I_f$  (corrente total do circuito ou corrente gerada pela fonte). O resultado deve ser apresentado com 3 algarismos significativos e a devida unidade de corrente elétrica.

$$I_f = \underline{\hspace{2cm}}$$

6. A seguir desligue a fonte de tensão e repita os procedimentos anteriores para medir as correntes  $I_1$ ,  $I_2$  e  $I_3$ .

$$I_1 = \underline{\hspace{2cm}} \quad I_2 = \underline{\hspace{2cm}} \quad I_3 = \underline{\hspace{2cm}}$$

7. Faça as seguintes verificações de consistência, provando a igualdade:

$$(a) \quad I_f = I_1 + I_2 \rightarrow \underline{\hspace{2cm}}$$

$$(b) \quad I_f = I_3 \rightarrow \underline{\hspace{2cm}}$$

8. Teça comentários a respeito dos resultados obtidos. O que ocorreria caso as polaridades utilizadas para as medições das correntes estivessem invertidas?

## Medições de Tensão

- Mantenha o circuito da figura 3 e meça as tensões  $V_f$  (tensão da fonte),  $V_{R1}$  (tensão sobre o resistor  $R_1$ ),  $V_{R2}$ ,  $V_{R3}$  e  $V_{R4}$  com o voltímetro devidamente polarizado, de modo que os resultados sejam positivos. Apresente os resultados:

$$V_f = \underline{\hspace{2cm}} \quad V_{R1} = \underline{\hspace{2cm}} \quad V_{R2} = \underline{\hspace{2cm}}$$

$$V_{R3} = \underline{\hspace{2cm}} \quad V_{R4} = \underline{\hspace{2cm}}$$

- Faça as verificações, provando as igualdades:

$$(a) \quad V_f = V_{R1} + V_{R2} + V_{R4} \rightarrow \underline{\hspace{2cm}}$$

$$(b) \quad V_{R2} = V_{R3} \rightarrow \underline{\hspace{2cm}}$$

- Teça comentários a respeito dos resultados obtidos. O que ocorreria caso as polaridades utilizadas para as medições das tensões estivessem invertidas?

## Verificação Experimental da Primeira Lei de Ohm

- Monte o circuito mostrado no esquema elétrico da figura 4, no qual  $R$  é um potenciômetro de  $4k7\Omega$  (resistência máxima do potenciômetro).
- Com  $R$  (potenciômetro) desconectado do circuito, ajuste seu valor inicialmente para entorno de  $500\Omega$  ( $R_{desejado}$ ). Anote o valor ajustado ( $R_{utilizado}$ ). Conecte o potenciômetro ao circuito e meça a corrente ( $I_{medido}$ ) e a tensão ( $V_{medido}$ ), anotando os valores na tabela que segue.




Figura 4: Circuito para estudo do potenciômetro e comprovação da *1<sup>a</sup> Lei de Ohm*.

3. Repita o item anterior para os demais valores de  $R$  apresentados na tabela, preenchendo-a.

$R_{desejado}$ ( $\Omega$ )	$R_{utilizado}$ ( $\Omega$ )	$V_{medido}$ (V)	$I_{medido}$ (A)	$R_{calculado}$ ( $\Omega$ )	Erro (%)
500					
1000					
1500					
2000					
3000					
4000					

4. Faça comentários a respeito do **erro observado** e da **variação da tensão e corrente** no potenciômetro, conforme a variação de sua resistência.

## Listas de Materiais

- Fonte CC de 0 a 30V
- Multímetro digital
- Multímetro analógico
- Caixa de resistências (década resistiva)
- Resistores de  $\frac{1}{4}$  W: 3x ( $100\ \Omega$ ,  $330\ \Omega$ ,  $1k0\ \Omega$ ,  $2k2\ \Omega$ ,  $3k3\ \Omega$ ,  $6k8\ \Omega$ ,  $10\ k\Omega$ )
- Potenciômetro: 1x  $4k7\ \Omega$
- Plaqueta de montagem “Universal”
- Cabos banana-banana



## EXPERIÊNCIA 4

### Lei de Ohm

*“Bipolos Lineares e Não Lineares”*

## Objetivos

- Familiarização prática com a *Lei de Ohm*.
- Levantamento de curvas características de bipolos lineares e não lineares.

## Introdução Teórica

### Lei de Ohm

Ao se aplicar uma diferença de potencial  $V$  a um condutor de eletricidade, como por exemplo um fio metálico, surge uma corrente elétrica neste condutor. A corrente produzida por esta diferença de potencial depende de propriedades físicas e da geometria do condutor, que podem ser modeladas por uma resistência à passagem desta corrente elétrica.

A resistência elétrica é definida pela expressão:

$$R = \frac{V}{I} \quad (1)$$

cujas unidades são:

- de  $V$ : *volt* (V)
- de  $I$ : *ampère* (A)




Figura 1: Curva característica de um dispositivo tipo resistor (de  $1\text{ k}\Omega$ ), mostrando a relação linear entre  $i$  e  $v$ . Note-se que, na faixa analisada, a potência máxima dissipada é de  $16\text{ mW}$ , muito menor que  $125\text{ mW}$  (supondo resistor de  $1/8\text{ W}$ ) e, portanto, o resistor permaneceu “frio”, evitando a alteração do valor de sua resistência.

- de  $R$ : *ohm* ( $\Omega$ ).

A unidade de resistência elétrica, o *ohm* ( $\Omega$ ) foi atribuída em homenagem a *George Simon Ohm* (1787—1854), por seu magnífico trabalho “*The Galvanic Chain, Mathematically Treated*” publicado em 1827, envolvendo a *Lei de Ohm*.

Embora a equação (1) seja de vasta aplicação, ela expressa uma **relação linear** entre a corrente elétrica e a tensão aplicada, como ilustrado na curva característica da figura 1.

Infelizmente, os fenômenos físicos são não lineares em quase sua totalidade. Portanto, ao se aumentar a tensão aplicada no condutor, nota-se um aquecimento deste (*Efeito Joule*), o que acarreta o aumento da resistência elétrica (no caso de metais) e, por fim, tem-se o efeito de uma relação não linear entre  $i$  e  $v$ , conforme pode ser observado na curva da figura 2.

*Quando existe uma relação não linear entre  $i$  e  $v$ , a solução de um circuito elétrico pode se tornar muito complicada. O que fazer quando se está diante de um problema desta natureza?*

A abordagem a ser tomada para resolver este problema é a de se adotar um **MODELO LINEAR** para um **fenômeno não linear**. É claro que se comete um erro quando se adota um modelo, mas se este erro for pequeno, ou até mesmo desprezível para a faixa de tensões e correntes envolvidas,




Figura 2: Curva característica de uma lâmpada incandescente, mostrando a relação não linear entre  $i$  e  $v$ . Note-se que a potência dissipada pelo filamento da lâmpada é suficiente para alterar a sua própria resistência.

os resultados previstos pelos cálculos teóricos produzem resultados práticos satisfatórios.

Resumindo, a Lei de Ohm expressa uma relação linear, ideal, entre  $i$  e  $v$  para um determinado bipolo, sendo esta relação uma idealização, um modelo para uma relação mais complexa. Esta relação é válida para uma determinada faixa de valores de tensão, de corrente e, consequentemente, de potência dissipada pelo dispositivo.

### Bipolo Linear e Bipolo Não Linear

Todo dispositivo que possui dois terminais de acesso, aos quais pode-se aplicar uma determinada tensão, dando origem a uma corrente elétrica, denomina-se **bipolo**.

Um bipolo cuja relação entre  $i$  e  $v$  pode ser linear para a faixa de operação especificada, é denominado de **bipolo ôhmico** ou **bipolo linear**. Pode-se citar, como exemplo de bipolo ôhmico, um resistor de baixa potência, operando em condições de pouco aquecimento (como o do exemplo na figura 1).

Um bipolo cuja relação entre  $i$  e  $v$  é não linear para a faixa de operação especificada, recebe a denominação de **bipolo não ôhmico** ou **bipolo não linear**. Pode-se citar como exemplo de bipolo não ôhmico uma lâmpada incandescente (como a do exemplo na figura 2), ou mesmo uma junção semicondutora (como a de um diodo ou transistor).

## Parte Experimental

### Bipolo Linear e Lei de Ohm

1. Montar o circuito ilustrado na figura 3.




Figura 3: Montagem para avaliar-se a Lei de Ohm.

2. Observar que as escalas dos multímetros devem ser ajustadas de modo a suportar as tensões e correntes máximas do experimento.
3. Preencher a tabela abaixo, variando-se o valor da tensão da fonte de alimentação.

$v$ (V)	$i$ (mA)			
	$R = 470 \Omega$	$R = 1 \text{ k}\Omega$	$R = 2\text{k}2 \Omega$	$R = 3\text{k}9 \Omega$
0				
1				
2				
3				
4				
5				
6				
7				
8				
9				
10				
11				
12				

### Bipolo Não Linear

1. Montar o circuito ilustrado na figura 4, o qual envolve uma lâmpada incandescente de baixa potência.




Figura 4: Montagem para avaliar-se a não linearidade de um bipolo não ôhmico.

2. Preencher a tabela abaixo.

$v$ (V)	0	1	2	3	4	5	6
$i$ (mA)							

$v$ (V)	7	8	9	10	11	12
$i$ (mA)						

### Curvas Características


1. Numa planilha eletrônica, traçar as curvas  $i \times v$  para os 4 resistores ensaiados. Colocar todas as curvas num mesmo gráfico.
2. Para as curvas acima, realizar a regressão linear, ou seja, inserir uma linha de tendência. Também exiba as correspondentes equações.
3. Na planilha eletrônica, traçar, em outro gráfico, a curva  $i \times v$  para a lâmpada ensaiada.

### Conclusões

1. Analisar os 4 gráficos relativos aos resistores. O que se pode concluir em relação à inclinação das curvas?




2. Destes 4 gráficos, o que representa o coeficiente angular das linhas de tendências?



3. A partir das equações das linhas de tendência, calcule o valor das resistências.



4. Para o gráfico relativo à lâmpada, o que justifica sua não linearidade? O que se pode dizer a respeito da resistência em cada ponto da curva?



## Listas de Materiais

- Fonte CC de 0 a 30V
- Plaqueta de montagem “Universal”
- 2 multímetros digitais
- Lâmpada 12 V/3 W
- Resistores de 1/4W: 1x (470  $\Omega$ , 1 k $\Omega$ , 2k2  $\Omega$ , 3k9  $\Omega$ )
- Cabos banana-banana



## EXPERIÊNCIA 5


## Leis de Kirchhoff

**Objetivo**


- Verificar experimentalmente as duas leis de Kirchhoff.

**Lei dos Nós**

1. Monte o circuito esquematizado abaixo. Para E1, utilize a fonte ajustável da bancada. As fontes E2 e E3 devem ser “construídas” associando-se pilhas de 1,5V (inicialmente desconectadas dos suportes).



2. Com as fontes ligadas, meça todas as correntes nos ramos, considerando os respectivos sinais (atente-se às polarizações dos instrumentos) e comprove a *Primeira Lei de Kirchhoff*: “a soma algébrica das correntes em um nó é zero”.



$$I_1 = \underline{\hspace{2cm}} \quad I_2 = \underline{\hspace{2cm}} \quad I_3 = \underline{\hspace{2cm}}$$


$$I_1 + I_2 + I_3 = \underline{\hspace{2cm}}$$

Observação: considere os sinais das correntes obtidas.

Comentários:

## Lei das Malhas

1. Ainda se referindo ao circuito anterior, note que este possui 3 malhas:  
 (1) interna do lado esquerdo ( $R_1 \rightarrow E_1 \rightarrow E_2 \rightarrow R_2$ );  
 (2) interna do lado direito ( $R_2 \rightarrow E_2 \rightarrow E_3 \rightarrow R_3$ );  
 (3) externa ( $R_1 \rightarrow E_1 \rightarrow E_3 \rightarrow R_3$ ).
2. A cada uma das malhas, meça todas as tensões e comprove a *Segunda Lei de Kirchhoff*: “a soma algébrica das tensões em uma malha é zero”. Lembre-se que devem ser considerados os respectivos sinais das tensões.



Malha (1):  $V_{R1} = \underline{\hspace{2cm}}$        $V_{E1} = \underline{\hspace{2cm}}$

$V_E = \underline{\hspace{2cm}}$        $V_{R2} = \underline{\hspace{2cm}}$

Verificação da *Segunda Lei de Kirchhoff*:

Malha (2):  $V_{R2} = \underline{\hspace{2cm}}$        $V_{E2} = \underline{\hspace{2cm}}$

$V_{E3} = \underline{\hspace{2cm}}$        $V_{R3} = \underline{\hspace{2cm}}$

Verificação da *Segunda Lei de Kirchhoff*:

Comentários:

## **Lista de Materiais**

- Fonte CC de 0 a 30V
- Multímetro digital
- Multímetro analógico
- 3x pilhas grandes (tipo D) de 1,5 V
- Suporte para as pilhas
- Plaqueta de montagem “*Universal*”
- Cabos banana-banana
- Resistores de 1/4W: 1x ( $820\Omega$ ,  $1k\Omega$ ,  $2k2\Omega$ )

## EXPERIÊNCIA 6

### Ponte de Wheatstone

## Objetivos

- Familiarização experimental com a Ponte de Wheatston.
- Utilização desta ponte para determinação da resistência de resistores.

## Introdução Teórica

A Ponte de Wheatstone consiste em um arranjo de resistores, fonte de alimentação e detector (o qual pode ser um voltímetro ou um amperímetro), conforme ilustrado pela figura 1.




Figura 1: Ponte de Wheatston

Para que a ponte esteja em equilíbrio, a tensão entre os terminais A e B deve ser nula, implicando em:

$$V_{R1} = V_{R3} \quad (1)$$

e

$$V_{R2} = V_{R4} \quad (2)$$

Aplicando-se o conceito de divisor de tensões para determinar, por exemplo,  $V_{R2}$  e  $V_{R4}$ , tem-se:

$$V_{R2} = V \cdot \frac{R_2}{R_1 + R_2} \quad (3)$$

$$V_{R4} = V \cdot \frac{R_4}{R_3 + R_4} \quad (4)$$

No equilíbrio, igualando-se (3) com (4):

$$V \cdot \frac{R_2}{R_1 + R_2} = V \cdot \frac{R_4}{R_3 + R_4} \quad (5)$$

$$\frac{R_2}{R_1 + R_2} = \frac{R_4}{R_3 + R_4} \quad (6)$$

$$R_2 R_3 + R_2 R_4 = R_4 R_1 + R_4 R_2 \quad (7)$$

e, finalmente:

$$R_2 R_3 = R_1 R_4 \quad (8)$$

Ou seja, no equilíbrio, os produtos em cruz dos valores dos resistores devem ser iguais.

Uma das aplicações da Ponte de Wheatstone é para medir-se o valor desconhecido de um resistor, a partir dos valores dos outros três resistores da ponte. A figura 2 ilustra um circuito para tal objetivo. Neste, deve-se variar o valor de  $R_p$  até que a ponte seja equilibrada e, assim, o valor de  $R_x$  poderá ser determinado por:

$$R_x = \frac{R_1}{R_2} R_p$$





Figura 2: Ponte de Wheatstone utilizada para medir-se um resistor.

É óbvio que se desejar uma medida precisa de  $R_p$ , deve-se ter  $R_1$  e  $R_2$  também com valores precisos e um potenciômetro  $R_p$  com uma escala precisamente relacionada com a resistência apresentada.

## Parte experimental

1. Montar o circuito a seguir:



- Ajustar a década resistiva de modo a obter-se a tensão  $V_D$  a mínima possível.

*Por medida de segurança, ajustar a escala do voltmetro  $V_D$  em um valor elevado (10V por exemplo) para evitar danos ao instrumento. A seguir, quando a tensão for se tornando menor devido à tentativa de equilibrar-se a ponte, mudar a escala para valores menores, de modo a aumentar a sensibilidade e obter-se um valor de  $V_D$  o mais próximo possível de zero.*

- Anotar o valor experimental de  $R_{Década}$  e compará-lo com o valor calculado.

$R_{Década}$ ( $\Omega$ )	
Calculado	Experimental

- Medir a tensão sobre todos os resistores, no equilíbrio da ponte. O que se percebe quanto à relação entre as tensões? Por que esta relação ocorre?

$R$ ( $\Omega$ )	$V_R$ (V)
100	
150	
330	
$R_{Década}$	

--

5. Retirar, agora,  $R_3$  e substituir por resistores de “valores desconhecidos”, isto é, valores reais desconhecidos (os valores nominais podem ser determinados pelo código de cores dos resistores). Utilizar 5 valores diferentes, um de cada vez, e preencher a tabela seguinte.

**Notas:**

*Tomar o cuidado de medir os valores de  $R_1$  e de  $R_2$  com um multímetro digital para utilizá-los na equação 2.*

*As medições em  $R_x$  devem ser realizadas, de preferência, com um ohmímetro digital; desta forma, a comparação com valores obtidos para  $R_x$  através da ponte resultará em menor erro.*

$R_x$ (nominal) ( $\Omega$ )	$R_x$ (medido) ( $\Omega$ )	$R_{década}$ ( $\Omega$ )	$R_x$ (calculado) ( $\Omega$ )	Erro (%)

## Listagem de Materiais

- Fonte CC de 0 a 30V
- Multímetro digital
- Caixa de resistências (década resistiva)
- Plaqueta de montagem “Universal”
- Cabos banana-banana
- Resistores de 1/4 W: 1x ( $100\ \Omega$ ,  $120\ \Omega$ ,  $150\ \Omega$ ,  $220\ \Omega$ ,  $330\ \Omega$ ,  $390\ \Omega$ ,  $470\ \Omega$ ,  $560\ \Omega$ )



## EXPERIÊNCIA 7

## Geradores Elétricos e Máxima Transferência de Potência

### Objetivos

- Determinação da Curva Característica de um Gerador Elétrico.
- Determinação das Condições para Máxima Transferência de Potência.

### Introdução Teórica

#### Geradores Elétricos

Geradores Elétricos são equipamentos ou dispositivos cuja função é a de produzir uma diferença potencial, ou tensão, entre seus terminais, obtida por meio da conversão de uma forma de energia (química, mecânica, térmica ou luminosa, por exemplo) em energia elétrica.

As pilhas e baterias são exemplos de dispositivos que convertem energia química em elétrica. Esta categoria de geradores remontam a invenção da Pilha Eletroquímica por Alessandro Volta apresentada em 1800. Na figura 1, há algumas ilustrações de pilhas e baterias.

Como exemplo de equipamentos que convertem energia mecânica em energia elétrica, há os dínamos e os alternadores. Estes geradores são empregados em usinas hidroelétricas, sendo também empregados nos automóveis (antigamente, os dínamos; atualmente, os alternadores) para promover a energia elétrica necessária para alimentar os equipamentos deste. A figura 2 apresenta uma ilustração de um dínamo.




Figura 1: Pilhas e Baterias




Figura 2: Gerador Eletromecânico.

Um termopar consiste em um par de metais diferentes, unidos em seus extremos, conforme a figura 3. Ao se aplicar temperaturas diferentes às suas junções, estabelece-se uma diferença de potencial, como se vê na mesma

figura. Este efeito é denominado *Efeito Seebeck* e trata-se de um exemplo de conversão de energia térmica em energia elétrica. Tal efeito é amplamente empregado na medição de temperatura.




Figura 3: Termopar.

Como último exemplo de gerador elétrico, mencionam-se as células solares baseadas em materiais semicondutores, as quais convertem energia luminosa em energia elétrica. Essa técnica é muito empregada em satélites, estações espaciais, telefones na beira de estradas e calculadoras de bolso, entre diversas outras aplicações. Como cada célula é capaz de somente produzir uma tensão pequena e suprir baixas correntes, muitas destas são dispostas em associações série e paralela.




Figura 4: Célula Solar e Painel Solar

E a fonte de Alimentação de Bancada? Esta também pode ser considerada como gerador elétrico, porém necessita de outro “gerador”, que é a rede elétrica e possui características de estabilidade para a tensão de saída muito superiores aos geradores mencionados. A Fonte de Bancada é construída com circuitos eletrônicos, que possibilitam esta estabilidade.

## Curva v x i de Geradores Elétricos

Um gerador elétrico em geral possui uma curva  $v \times i$  como a ilustrada na fig. 5. Esta curva pode ser obtida por um ensaio de carga, onde aplica-se

na saída deste gerador um resistor variável ou uma carga elétrica variável, mede-se  $v$  com um voltímetro e  $i$  com um amperímetro, traçando-se então a curva em questão.




Figura 5: Ensaio de Carga, Curva  $v \times i$  de um Gerador e Modelo Linear

É óbvio que esta relação não é linear, porém, pode-se adotar um modelo linear para a região assim designada na fig. 5, resultando no modelo ilustrado ao lado da curva  $v \times i$  desta mesma figura. Este modelo consiste em um gerador ideal  $V_g$  em série com um resistor  $R_g$ , e é frequentemente modelado pela seguinte equação:

$$v = V_g - R_g \cdot i \quad (1)$$

Para o caso de uma fonte de bancada, a tensão de saída varia pouco com a corrente de saída, resultando em uma curva  $v \times i$  ilustrada na fig. 6. Este caso de “gerador” é o que mais se aproxima de Gerador Ideal.




Figura 6: Curva  $v \times i$  de um Gerador Ideal e Modelo

## Máxima Transferência de Potência

Ao se conectar um gerador qualquer (uma bateria por exemplo) a uma carga resistiva pergunta-se: qual o valor desta carga de modo que a potência transferida para esta seja a máxima? Esta situação está ilustrada na fig. 7.




Figura 7: Máxima Transferência de Potência

O valor da potência dissipada pela carga é:

$$P_{RL} = R_L \cdot i^2 = R_L \cdot \left( \frac{V_g}{R_g + R_L} \right)^2 \quad (2)$$

O valor máximo para  $P_{RL}$  é determinado por:

$$\max P_{RL} \Rightarrow \frac{\partial P_{RL}}{\partial R_L} = 0 \quad (3)$$

$$\frac{\partial P_{RL}}{\partial R_L} = \frac{V_g^2}{(R_g + R_L)^2} + R_L V_g^2 \frac{(-2)}{(R_g + R_L)^3} = 0$$

$$R_g + R_L - 2R_L = 0$$

$$R_L \mid_{P_{RL\max}} = R_g \quad (4)$$

Uma outra maneira de obter-se este resultado, consiste em equacionar-se  $P_{RL}$  em função das potências geradas por  $V_g$  e dissipada por  $R_g$ :

$$P_{RL} = P_{Vg} - P_{Rg} = V_g \cdot i - R_g \cdot i^2 \quad (5)$$

Esta equação é uma parábola como ilustrado na fig. 8. Nesta figura, nota-se que a potência útil,  $P_{RL}$ , é zero para a corrente  $i = 0$  e  $i = I_{CC}$ , onde

$I_{CC}$  é a corrente de curto circuito, ou seja  $R_L = 0\Omega$ ! Convém observar que esta condição nem sempre é saudável de se implementar na prática, pois pode causar um TERRÍVEL ACIDENTE!!

O máximo de  $P_{RL}$  em função de  $i$  é:

$$\max P_{RL} \Rightarrow \frac{\partial P_{RL}}{\partial R_L} = 0 \Rightarrow V_g - 2 \cdot R \cdot i = 0$$

$$i \mid_{P_{RLmax}} = \frac{V_g}{2 \cdot R_g} \quad (6)$$

Como  $v = V_g - R_g \cdot i = \frac{V_g}{2}$  e  $R_L = \frac{v}{i}$  obtém-se:

$$R_L \mid_{P_{RLmax}} = \frac{v}{i \mid_{P_{RLmax}}} = \frac{\frac{V_g}{2}}{\frac{V_g}{2 \cdot R_g}} = R_g$$


$$R_L \mid_{P_{RLmax}} = R_g \quad (7)$$

Que é a mesma expressão obtida anteriormente Eq.(2.3)

## Parte Experimental

### Curva Característica de Um Gerador Tipo Pilha Elétrica (Eletroquímica)

1. Implementar a seguinte montagem:



2. Colocar inicialmente a Década Resistiva em  $1\text{k}\Omega$ .


3. Preencher a tabela a seguir, variando-se a Década convenientemente.
4. Em uma planilha eletrônica, traçar o gráfico  $v \times i$ .

$i$ (mA)	$v$ (V)
0	
20	
40	
60	
80	
100	
120	
140	
160	
180	
200	
220	
240	

5. No gráfico, realizar a regressão linear (ou seja, traçar a linha de tendência linear).
6. Determinar a resistência interna da pilha por meio da equação obtida.
7. Escrever a equação característica da fonte de bancada

### Curva Característica da Fonte de Bancada


1. Repetir o mesmo experimento para a Fonte da Bancada, conforme circuito abaixo.



2. Preencher a tabela:


i (mA)	v (V)
0	
50	
100	
150	
200	
250	

3. Colocar os pontos obtidos no mesmo gráfico do tópico **3.1**.
4. Por meio do gráfico, estimar a resistência interna da Fonte de Bancada.
5. Escrever a equação característica da Fonte de Bancada.
6. Qual gerador se aproxima mais do gerador ideal: a Pilha ou a Fonte de Bancada? Por quê?



## Máxima Transferência de Potência

1. Simular um gerador com a montagem ilustrada abaixo.



2. Preencher, então, a seguinte tabela:

$R_L$ ( $\Omega$ )	$v$ (V)	$i$ (mA)	$P_{RL}$ (mW)
0			
20			
40			
60			
80			
100			
200			
400			
600			
800			
1000			

3. Traçar dois gráficos, um para  $P_{RL} \times R_L$  e outro para  $P_{RL} \times i$ .

4. Determinar os valores a seguir para  $P_{RL}$  máximo:

	Teórico	Pelos Gráficos
$P_{RL_{\max}}$ (mW)		
$R_L  _{P_{RL_{\max}}}$ ( $\Omega$ )		
$I_{R_L}  _{P_{RL_{\max}}}$ (mA)		

## Listar de Materiais

- Fonte CC de 0 a 30V
- Década Resistiva
- Multímetro digital
- Multímetro analógico
- 2x pilhas grandes (tipo D) de 1,5 V
- Suporte para as pilhas
- Plaqueta de montagem “*Universal*”
- Cabos banana-banana
- **Resistor de 2W: 1x (100Ω)**

## EXPERIÊNCIA 8

## Teorema da Superposição e Teoremas de Thévenin e de Norton

### Objetivos

- Familiarização prática com o Teorema da Superposição e os Teoremas de Thévenin e de Norton

### Introdução Teórica

#### Teorema da Superposição

Este teorema, que em alguns textos é referenciado como Princípio da Superposição, pode ser enunciado como segue:

“Um Circuito Linear contendo várias fontes independentes, de tensão e/ou de corrente, pode ter suas tensões nodais e correntes de ramos, que são as respostas, determinadas pela **superposição das respostas para cada fonte agindo separadamente, sendo as demais fontes desativadas**”.

Entende-se por **fontes desativadas** como sendo:

- **Curto Circuito para Fontes de Tensão Independentes ( $V = 0V$ )**
- **Círculo Aberto para Fontes de Corrente Independentes ( $I = 0A$ )**

**Lembrar que as Fontes Dependentes são devem ser desativadas!**

Como exemplo, aplica-se este teorema ao circuito da fig. 1, onde deseja-se determinar a tensão  $V_x$ .




Figura 1: Aplicação do Teorema da Superposição

Como este circuito apresenta 3 fontes independentes, inicia-se a análise ativando-se a fonte  $V_1$  e desativando-se as fontes  $V_2$  e  $V_3$ , como ilustrado na fig. 2.




Figura 2:  $V_1$  ativada,  $V_2$  e  $V_3$  desativadas.

Determina-se  $V_{xa}$  (fazer os cálculos):

$$V_{xa} = \underline{\hspace{2cm}}$$

Agora, determina-se  $V_x$  para o caso de  $V_2$  ativada,  $V_1$  e  $V_3$  desativadas:




Figura 3:  $V_2$  ativada,  $V_1$  e  $V_3$  desativadas.

$$V_{xb} = \underline{\hspace{2cm}}$$

Finalmente, determina-se  $V_x$  para o caso de  $V_3$  ativada,  $V_1$  e  $V_2$  desativadas:




Figura 4:  $V_3$  ativada,  $V_1$  e  $V_2$  desativadas.

$$V_{xc} = \underline{\hspace{2cm}}$$

A tensão  $V_x$  é então determinada pela soma das respostas obtidas, pois o circuito é linear:  $V_x = V_{xa} + V_{xb} + V_{xc} = \underline{\hspace{2cm}} =$

### Teorema de Thévenin

O Teorema de Thévenin pode ser enunciado como a seguir:

“Dado um **Círcuito Linear qualquer**, este pode ser separado em dois subcircuitos A e B conectados por fios de resistência desprezível. Define-se  $V_{oc}$  como sendo a tensão de circuito aberto que aparece nos terminais de A quando B for desconectado e, portanto, corrente nenhuma passar de A para B. Então, todas as tensões e correntes de B ficam inalteradas se o

círcuito A for substituído por uma **frente de tensão independente**  $V_{th} = V_{oc}$  em série com um resistor  $R_{th}$  que é determinado como sendo a resistência “vista” a partir dos terminais de A com todas as fontes independentes deste subcircuito desativadas.”

A fig. 5 ilustra um circuito igual ao da fig. 1 como exemplo de aplicação deste teorema. Nesta mesma figura, estão ilustradas a separação deste circuito nos dois subcircuitos A e B.





Figura 5: Aplicação do Teorema de Thévenin.

O subcircuito A é então reduzido à tensão  $V_{th}$  em série com  $R_{th}$ .  $V_{th}$  é determinado como sendo a tensão apresentada pelos terminais de A em aberto, e  $R_{th}$  é calculado como sendo a resistência apresentada pelos terminais de A com todas as fontes independentes inativas. Então, o subcircuito A pode ser substituído como ilustrado na fig. 6.





1. Determinação de  $V_{th}$ 2. Determinação de  $R_{th}$ 

Figura 6: Aplicação do teorema de Thévenin. Determinar  $V_{th}$  e  $R_{th}$  como exercício.

## 3. Circuito Equivalente de Thévenin para o Subcircuito A




Figura 7: Aplicação do Teorema de Thévenin (continuação).

#### 4. Determinação de $V_x$ utilizando o Equivalente de Thévenin para o Subcírculo A

A tensão  $V_x$  nos terminais de A resulta então (Notar que deve ser o mesmo valor de  $V_x$  obtido para o Teorema da Superposição!)


$$V_x = \underline{\hspace{2cm}}$$

## Teorema de Norton


O teorema de Norton pode ser enunciado como a seguir:

“Dado um **Círcuito Linear qualquer**, este pode ser separado em dois subcircuitos A e B conectados por fios de resistência desprezível. Definindo-se  $i_{sc}$  **como sendo a corrente de curto circuito** que aparece nos terminais de A quando B for substituída por um curto circuito de modo que nenhuma tensão seja fornecida por A. Então, todas as tensões e correntes de B ficam inalteradas se o circuito A for substituído por uma **fonte de corrente independente  $I_n = i_{sc}$  em paralelo com um resistor  $R_n$**  que é determinado como sendo a resistência “vista” a partir dos terminais de A com todas as fontes independentes deste subcírculo **desativadas**.”

Notar que  $R_n$  é determinado da mesma maneira que  $R_{th}$ , resultando que  $R_n = R_{th}$ . Como exemplo de aplicação, recorre-se à fig. 5, determinando-se  $I_n$  como ilustrado na fig. 8.



1. Determinação de  $I_n$



2. Determinação de  $R_n$




Figura 8: Aplicação do Teorema de Norton. Determinar  $I_n$  e  $R_n$  como exercício.

### 3. Circuito Equivalente de Norton para o Subcircuito A




Figura 9: Aplicação do Teorema de Norton (continuação).

### 4. Determinação de $V_x$ utilizando o Equivalente de Thévenin para o Subcircuito A

A partir da fig. 9, determina-se  $V_x$  (mais uma vez, deve ser igual a  $V_x$  do exemplo para o teorema da superposição e para o teorema de Thévenin!)


$$V_x = \underline{\hspace{2cm}}$$

## Parte Experimental


### Teorema da Superposição

Montar os circuitos abaixo, semelhantes ao analisado na introdução teórica. Medir  $V_x$ ,  $V_{xa}$ ,  $V_{xb}$  e  $V_{xc}$  para os 4 circuitos indicados, e verificar o Teorema da Superposição.


#### 1. Determinação de $V_x$ : $V_x = \underline{\hspace{2cm}}$




2. Determinação de  $V_{xa}$ :  $V_{xa} = \underline{\hspace{2cm}}$



3. Determinação de  $V_{xb}$ :  $V_{xb} = \underline{\hspace{2cm}}$



4. Determinação de  $V_{xc}$ :  $V_{xc} = \underline{\hspace{2cm}}$




5. Comparaçāo:  $V_{xa} + V_{xb} + V_{xc} = \underline{\hspace{2cm}} = \underline{\hspace{2cm}}$

**Observaçāo:** os valores devem ser bem próximos; diferenças maiores que 0,2 V indicam um provável erro experimental ou de interpretação.



## Teorema de Thévenin

1. O circuito abaixo é o mesmo que o do tópico anterior.

Anotar o valor de  $V_x$ :  $V_x = \underline{\hspace{2cm}}$ .




2. Determinar  $V_{th}$  e  $R_{th}$  segundo os circuitos seguintes.



3. Considerando o circuito do item 1, **substituir o Subcircuito A** pela fonte de bancada ajustada em  $V_{th}$  volts em série com a Década de Resistores ajustada em  $R_{th}$  ohms. Em seguida, medir o valor de  $V_x$  e compará-lo com o do circuito original.

$$V_x = \underline{\hspace{2cm}}$$


*Observação:* os valores devem ser bem próximos; diferenças maiores que 0,2 V indicam um provável erro experimental ou de interpretação.



## Teorema de Norton



1. O circuito abaixo é o mesmo que o do tópico anterior.

Anotar o valor de  $V_x$ :  $V_x = \underline{\hspace{2cm}}$



2. Determinar  $I_N$  e  $R_N$  segundo os circuitos abaixo.

Lembre-se:  $R_N = R_{TH}$



3. Considerando o circuito do item 1, substituir o Subcírculo A pela Fonte de Bancada em série com um miliampereímetro e estes dois elementos em paralelo com a Década de Resistores ajustada em  $R_N$  ohms, segundo o circuito abaixo.




Figura 10: Aplicação do Teorema de Norton.

4. Em seguida, ajustar a Fonte de Tensão de modo a medir-se uma corrente igual a  $I_N$  no miliamperímetro.

*Perceba-se que a fonte de tensão em série com o miliamperímetro emula uma Fonte Independente de Corrente.*

5. Medir o valor de  $V_x$ , comparando-o com o valor medido anteriormente.

$$V_x = \underline{\hspace{2cm}}$$

**Observação:** os valores devem ser bem próximos; diferenças maiores que 0,2 V indicam um provável erro experimental ou de interpretação.

6. Tecer, no espaço a seguir, comentários pertinentes a esta experiência, como diferenças entre os resultados calculados e os medidos experimentalmente.

## List de Materiais

- Fonte CC de 0 a 30V
- Multímetro digital
- Multímetro analógico
- Década de Resistores
- 3x pilhas grandes (tipo D) de 1,5 V
- Suporte para as pilhas
- Plaqueta de montagem “Universal”
- Cabos banana-banana
- Resistores de  $\frac{1}{4}W$ : 1x ( $330\ \Omega$ )
- **Resistores de 2 W: 2x ( $100\ \Omega$ )**



## EXPERIÊNCIA 9

# Circuitos RC e Osciloscópio

## Objetivos

- Fixar os conceitos sobre o comportamento de circuitos RC em circuitos de corrente contínua.
- Treinar a utilização do osciloscópio para realizar medições de formas de onda.
- Reconhecer a possibilidade de ocorrência de curto pelo “negativo” dos canais.

## Circuito a Analisar

O circuito que será analisado é o RC série, como mostrado na figura 1




Figura 1: Circuito RC série.

As Equações (1) e (2) regem a carga do capacitor e as (3) e (4), a descarga.

Carga:

$$v_c(t) = V_{cc} \cdot (1 - e^{-t/RC}) \quad (1)$$

$$i_c(t) = I_0 \cdot e^{-t/RC} \quad (2)$$

Descarga:

$$v_c(t) = V_{cc} \cdot e^{-t/RC} \quad (3)$$

$$i_c(t) = -I_0 \cdot e^{-t/RC} \quad (4)$$

Sendo

$$RC = \tau [s]$$

$$I_o = \frac{V_{cc}}{R} [A]$$

*Observação:* Foi considerado capacitor inicialmente descarregado em  $t_0$  e depois completamente carregado em  $t_1$ .

A tensão no resistor é

$$v_R(t) = V_{cc} - v_c(t)$$

E, portanto, na carga e descarga têm-se as equações (5) e (6) respectivamente.

Carga:

$$v_R(t) = V_{cc} \cdot e^{-t/RC} \quad (5)$$

Descarga:

$$v_R(t) = -V_{cc} \cdot e^{-t/RC} \quad (6)$$

As formas de onda para carga e descarga no capacitor, sincronizadas no tempo, estão grafadas na figura 2.






Figura 2: Formas de onda para carga e descarga do capacitor.

## Parte Experimental


1. Montar o circuito abaixo:



2. Certificar-se que o gerador de onda quadrada fornece tensão mínima de 0 V e máxima de 10 V (com auxílio do osciloscópio).
3. Observar, simultaneamente,  $v_e(t) \times t$  e  $v_c(t) \times t$ . Para tanto, conectar as pontas de prova do osciloscópio como apresentado a seguir:




4. Considerando os eixos na página 25-7, anotar 2 períodos das formas de onda observadas, salientando as “cotas notáveis” (conforme apresentado na secção §2).
5. Observar, simultaneamente,  $v_R(t) \times t$  e  $v_c(t) \times t$ . Para tanto, conectar as pontas de prova do osciloscópio como apresentado a seguir:




6. Descrever o que foi observado e explicar o porquê.

7. Com o intuito de realizar o item 5, conectar as pontas de prova conforme indicado abaixo e acionar a função de inverter o CH2, para a forma de onda não aparecer invertida.


Nota: Se o gerador de funções possuir o pino terra, poderá haver resultado incoerente. (Por quê?)




8. Completar os gráficos abaixo.



9. Montar os circuitos abaixo e preencher os gráficos na página 25-9, superpondo os resultados dos circuitos.



Círculo 1




Círculo 2

10. Se as formas de onda  $v_{c1}(t)$  e  $v_{c2}(t)$  são iguais, onde reside a diferença entre os circuitos?

11. Desafio: Como observar  $v_R(t) \times t$  conectando as pontas de prova da mesma forma à indicada no item 3?

## **Lista de Materiais**

- Plaqueta de montagem “Universal”
- Osciloscópio
- Gerador de funções
- Multímetro digital



- Resistores de  $\frac{1}{4}$ W: 1x ( $1\text{ k}\Omega$ ;  $2\text{k}2\Omega$ )
- Capacitores: 1x ( $100\text{ nF}/50\text{ V}$ ;  $220\text{ nF}/50\text{ V}$ )
- 3x cabos BNC-jacaré
- Cabos banana-banana pequenos

## EXPERIÊNCIA 10

# Circuitos Retificadores e Grampeadores e Osciloscópio


## Objetivo

- Principalmente, treinar o uso do osciloscópio.
- Instigar a curiosidade por conhecer novos circuitos e a interpretação de seu funcionamento.

### Círcuito 1:

Poderá existir um circuito tal que, uma vez alimentado por uma onda senoidal, “rebata” a parte negativa da senoide para a parte positiva?

Efeito:




Resposta:

*Sim, existe. Um dos circuitos é o “Retificador em Ponte”.*

### Círculo 2:

Existe algum circuito que, se alimentado por uma onda senoidal, elimine sua parte negativa?

Efeito:



Resposta:

*Sim, existe. É o “Retificador de Meia Onda”.*


### Círculo 3:

É possível construir um circuito que, uma vez alimentado por uma onda senoidal, qualquer que seja sua amplitude, desloque-a para “cima” de forma que toda a senoide permaneça na parte positiva?

Efeito:

$$v_e(t) = A \sin(\omega t)$$

$$v_s(t) = A \sin(\omega t) + A = A[1 + \sin(\omega t)]$$




Resposta:

*Sim é possível. Tal circuito é o “Grampeador de Tensão” (na figura, também estão representados os transitórios iniciais antes de se atingir o regime de operação).*

## Círcuito 4

Dada uma onda pulsante, é possível transformá-la numa “menos pulsante”, tendendo a contínua?

Efeito:




Resposta:


*Sim, é possível. Um dos circuitos é o “Retificador em Ponte com Filtro”.*


## Parte Experimental

1. Montar os circuitos apresentados a seguir.
2. Observar, no osciloscópio, simultaneamente,  $v_e(t) \times t$  e  $v_s(t) \times t$ , sempre que possível.
3. Traçar as formas de onda observadas, anotando as cotas de amplitude e de tempo nos “cruzamentos em zero”.
4. Lembrete: cuidado com o acoplamento AC/DC do osciloscópio, a fim de observar adequadamente os efeitos.
5. Dar o nome de cada circuito, associando-o com os descritivos apresentados na parte introdutória.


**Circuito A:**


Nome: \_\_\_\_\_



**Círculo B:**

Nome: \_\_\_\_\_





**Circuito C:**

Nome: \_\_\_\_\_


Notas:

- Aproveitar semelhança do desenho com a geometria da placa para facilitar a montagem.
- Cuidado para não provocar curto por meio do negativo dos canais do osciloscópio.



**Circuito D:**

Nome: \_\_\_\_\_



## Desafio:

Nos circuitos C e D, qual pode ser uma solução na tentativa de se observar  $v_e(t) \times t$  e  $v_s(t) \times t$  simultaneamente na tela do osciloscópio?

## Lista de Materiais

- Plaqueta de montagem “Universal”
- Osciloscópio
- Gerador de funções
- Multímetro digital
- 2x cabos BNC-jacaré
- 1x cabo BNC-banana
- Cabos banana-banana pequenos
- Resistores de 1/4W: 1x ( $1\text{ k}\Omega$ )
- Capacitores: 1x ( $10\text{ }\mu\text{F}/50\text{ V}$ )
- Diodos: 4x 1N4004

## PROJETO SEMESTRAL

*“Tema Livre”*

### Objetivo

Implementar um circuito analógico ou digital, previamente pesquisado ou desenvolvido pelo aluno.

### Prazos para Entrega

O projeto deverá ser apresentado na própria aula de laboratório, conforme as datas a seguir:

<i>Descrição</i>	<i>Datas</i>	
	<i>Diurno</i>	<i>Noturno</i>
<i>Apresentação do esquema elétrico para aprovação</i>	<i>09.09.2020</i>	<i>11.09.2020</i>
<i>Reapresentação do esquema elétrico para aprovação</i>	<i>16.09.2020</i>	<i>18.09.2020</i>
<i>Apresentação Antecipada</i>	<i>04.11.2020</i>	<i>06.11.2020</i>
<i>Apresentação Final</i>	<i>11.11.2020</i>	<i>13.11.2020</i>
<i>Repescagem</i>	<i>02.12.2020</i>	<i>04.12.2020</i>

*Não serão aceitos projetos entregues fora do prazo.*

*A pontuação será atribuída apenas aos presentes na data de entrega.<sup>1</sup>*

---

<sup>1</sup>*Salvos os casos para os quais se apresentar justificativa plausível, eventualmente acompanhada de atestado.*

## Orientações

### Gerais

- O projeto é em grupo: obrigatoriamente, o mesmo grupo das aulas de laboratório.
- Todo o material deverá ser adquirido pelo grupo, com exceção da fonte de alimentação.
- Pode-se utilizar a fonte de alimentação do próprio laboratório.
- No esquema elétrico, ***indicar o número da pinagem*** de cada terminal relacionado aos componentes utilizados.
- A montagem do circuito se dará em ***placa padrão***, também conhecida como ***placa universal***. A critério da equipe, a montagem também poderá ser feita em ***placa de circuito impresso***, ficando por conta da própria equipe todas as ferramentas e procedimentos associados – **não será disponibilizada** qualquer ferramenta ou máquina para tal por parte do ***Almoxarifado da Engenharia Elétrica***.
- Os componentes deverão ser soldados na placa. ***Antes de soldá-los, fazer um estudo para encontrar uma boa disposição.*** Para os CIs, é obrigatório o uso de soquete.
- Lembrar das recomendações a respeito de como obter um bom ponto de solda e de como bem utilizar o ferro de solda.
- Realizar a interconexão entre os terminais dos componentes por meio de “***trilha de solda***” (se possível e para pequenas distâncias), ou por meio de “***fios finos***”, por baixo da placa, com apenas as pontas desencapadas, ou por meio de “***fios finos***”, por cima da placa, numa configuração conhecida como ***jumpers***. Há fios conhecidos como ***fios de “wire-up”*** que apresentam vantagens em relação aos convencionais.
- Incluir, no circuito, dois bornes para cabos banana-banana, a fim de conectar a tensão de alimentação.

- No horário de funcionamento do *Almoxarifado da Engenharia Elétrica*, poderá ser emprestado o material necessário para solda, assim como disponibilizada uma sala para o trabalho.
- Se houver interesse, no *Moodle*, poderá ser aberto um fórum para discussões a respeito deste projeto, envolvendo, por exemplo, dicas e sugestões para sua confecção, a serem postadas pelos próprios alunos, além dos professores. Em caso de interesse, o representante de classe deverá realizar a requisição ao professor responsável pela disciplina, via mensagem no *Moodle*.

## Específicas

- *O tema do projeto é livre.*
- O grupo deverá pesquisar um projeto já existente ou desenvolver um projeto personalizado, com escolha a seu critério.
- O esquema elétrico deverá ser apresentado até a data de “*Apresentação do esquema elétrico*”, apontada em *Prazos para Entrega*. Nesta data, o professor fará uma análise prévia para verificar se o projeto não é simples demais ou complexo demais. Caso assim o considere, uma nova proposta deverá ser apresentada até a data de “*Reapresentação do esquema elétrico*”, apontada na mesma seção citada. O cumprimento destas datas fará parte da avaliação, conforme registrado no item *2* de *Critérios de Avaliação*.
- O projeto implementado deverá ser apresentado na data de “*Apresentação final*”, apontada em *Prazos para Entrega*.

*Importante! Na apresentação, o projeto deverá ser acompanhado pelo esquema elétrico com pinagem.*

- **Atenção!** O esquema elétrico deverá seguir o **padrão de desenho** conforme o esquema elétrico fornecido para o projeto “Dado Digital”. Poderá ser elaborado à mão ou em CAD.

## Critérios de Avaliação

Os critérios de avaliação do projeto consistem dos seguintes itens:

1. Funcionamento: **5 pontos** (50%)
2. Observação dos tópicos das orientações: **3 pontos** (30%), sendo
  - (a) Cumprimento dos prazos de entrega: **1,0 ponto** (10%)
  - (b) Esquema elétrico com pinagens, no padrão recomendado: **1,5 ponto** (15%)
  - (c) Demais itens: **0,5 ponto** (5%)
3. Qualidade das soldas: **1,0 ponto** (10%)
4. Aspecto final: **1,0 ponto** (10%)

*Se o projeto for para a repescagem, será considerado um máximo de 80% da pontuação obtida para a nota do projeto.*

## Parte IV

### Analógicos – Experimentos Extras



## EXPERIÊNCIA EXTRA 1

### “Galvanômetro”

## Objetivo

Estudo de voltímetro e amperímetro CC usando galvanômetro de bobina móvel.

## Galvanômetro de Bobina Móvel

Seu princípio de funcionamento consiste na interação entre um campo magnético criado por imã permanente e um campo magnético criado por uma bobina móvel sujeita a uma corrente  $I$ , produzindo um torque motor. Um ponteiro associado à parte móvel do instrumento tem sua deflexão proporcional ao valor médio da corrente  $I$ .

O galvanômetro é, por si só, um miliampérmetro ou microampérmetro, possuindo polaridade em função do sentido da corrente na sua bobina. A figura 1 apresenta um desenho ilustrativo de um galvanômetro do tipo *D'Arsonval*.

## Voltímetro

É um galvanômetro de bobina móvel com uma resistência multiplicadora  $R_m$  para limitar a corrente na bobina. A finalidade é a de medir tensões entre dois pontos de um circuito qualquer.

A figura 2 apresenta o **modelo elétrico** de um galvanômetro, juntamente com a resistência multiplicadora para a construção do voltímetro.




Figura 1: Desenho ilustrativo de um galvanômetro tipo *D'Arsonval*.




Figura 2: Circuito para projeto de um voltímetro a partir de um galvanômetro. Note-se o **modelo elétrico** do galvanômetro (destacado pelo retângulo pontinhado) seguido da resistência multiplicadora  $R_m$ .

Sendo  $I_g$  a corrente de *Fim De Escala* (FDE) do galvanômetro e  $V_m$  o valor da tensão de fundo de escala que se deseja medir, o valor de  $R_m$  é dado por:

$$R_m = \frac{V_m}{I_g} - R_g$$

em que  $R_g$  é a resistência interna<sup>1</sup> do galvanômetro.

## Sensibilidade

Um voltímetro é tanto **melhor** quanto **menor** for a corrente necessária para defletir o ponteiro do galvanômetro. Tal fato permite, portanto, trabalhar com uma resistência  $R_m$  de valor elevado e, assim, diminuir a interferência no circuito onde é executada a medida.

A sensibilidade é definida em função da corrente de fundo de escala  $I_g$ , equacionada por:

$$S = \frac{1}{I_g} = \frac{R_v}{V_m} \quad [\Omega/V]$$

em que:

$$R_v = R_m + R_g$$

sendo:

$$R_g \ll R_m$$

$R_v$  é a *resistência interna* do multímetro na escala  $V_m$ .

Logo, dada a sensibilidade do voltímetro, pode-se determinar o valor da resistência  $R_m$  necessário para uma dada escala. Ou, por outro lado, dada a sensibilidade do voltímetro, pode-se determinar sua *resistência interna* e, assim, prever o quanto ele influenciará no circuito a ser medido.

---

<sup>1</sup>A *resistência interna* deve-se à resistência apresentada pelo fio da bobina do galvanômetro.




Figura 3: Circuito para projeto de um amperímetro a partir de um galvanômetro. Note-se o **modelo elétrico** do galvanômetro em paralelo com a resistência “*shunt*” associada à resistência de contato.




Figura 4: Circuito para projeto de um amperímetro utilizando-se o “*shunt de Ayrton*”.

## Amperímetro

A corrente do galvanômetro deve ser “*desviada*” pela resistência  $R_P$ , denominada de resistência “*shunt*” ou resistência paralela, conforme ilustrado pela figura 3.

A mudança de escala é feita comutando-se o valor de  $R_P$  através de uma chave. Na medida de correntes altas, esta comutação cria problemas, pois  $R_P$  passa a ser compatível com a resistência de contato da chave  $R_C$ , a qual varia com o tempo de vida do aparelho e é difícil de controlar.

Para eliminar o efeito de  $R_P$ , utiliza-se um *shunt* especial denominado “*shunt de Ayrton*”, conforme ilustrado pela figura 4.

Os valores de  $R_{P1}$  e  $R_{P2}$  podem ser facilmente determinados especificando-se a corrente de fim de escala a ser medida e a resistência equivalente do amperímetro. Como parâmetro adicional, necessita-se da corrente de fundo




Figura 5: Esquema elétrico de instrumentos de várias escalas.

de escala do galvanômetro utilizado.

## Instrumentos com Várias Escalas

A obtenção de várias escalas, ou seja, vários fundos de escala, é obtido por meio de um seletor, conforme ilustrado na figura 5.

Os instrumentos mais comumente utilizados para medições de tensão, corrente e resistência são os multímetros, os quais, naturalmente, possuem várias escalas.

A figura 6 apresenta um exemplo de multímetro analógico, cuja construção é baseada em galvanômetro de bobina móvel.

No caso de multímetros digitais, o galvanômetro é substituído por um filtro passa baixas associado a um conversor A/D (conversor Analógico/Digital). Existem, no mercado, circuitos integrados dedicados que, internamente, possuem conversor A/D, decodificador para *display* e outras facilidades que permitem a construção de multímetros. A figura 7 apresenta um exemplo de multímetro digital.

Note-se ainda que a operação de multímetros analógicos requer certos cuidados que, muitas vezes, não são explícitos em um multímetro digital.



Figura 6: Exemplo de multímetro analógico.



Figura 7: Exemplo de multímetro digital.

(pois o circuito interno já os trata adequadamente). Uma referência para orientação em como operar multímetros analógicos pode ser obtida em:

<http://www.eletronicadigital.com/site/instrumentos-medicao/6-multimetro-analogico.html>

## Parte Experimental

### Levantamento das Características do Galvanômetro

#### Medida da Corrente de Fim de Escala do Galvanômetro

- Monte o circuito da figura 8, adotando  $R_s = 4k7\Omega$ .




Figura 8: Circuito para determinação da *corrente de fundo de escala*.

- Ajuste a fonte de tensão para  $0 V$ .
- Aumente, gradativamente, a tensão da fonte até obter a deflexão de fim de escala no galvanômetro.
- Neste ponto, anote a tensão ( $E$ ) e a corrente ( $I_g = I_{g(máx)}$ ), a qual é a *corrente de fim de escala*.

$$E = \underline{\hspace{2cm}} \quad I_{g(máx)} = \underline{\hspace{2cm}}$$

### Medida da Resistência Interna do Galvanômetro

- Mantendo o circuito e os valores de  $E$  e  $R_s$  determinados no tópico anterior, acrescente uma resistência  $R_p$  em paralelo com o galvanômetro, de acordo com a figura 9.




Figura 9: Circuito para determinação da *resistência interna* do galvanômetro. Note-se o uso da **década resistiva**.

- Notar que, **sem  $R_p$** , a deflexão no galvanômetro corresponde à corrente

$$I_g = \frac{E}{R_g + R_s}$$

e, admitindo que  $R_g \ll R_s$ , pode-se dizer:

$$I_g = \frac{E}{R_s}$$

- Ao acrescentar  $R_p$** , a corrente no galvanômetro diminuirá. Assim, ajuste  $R_p$  até que a indicação no galvanômetro seja a **metade** da anterior. Nesta situação, como a corrente é a metade da corrente de fundo de escala, pode-se afirmar<sup>2</sup> que

$$R_p = R_g$$

---

<sup>2</sup>Por quê?

desde que  $R_g \ll R_s$ .

4. Anote o valor de  $R_p$ .

$$R_p = R_g = \underline{\hspace{2cm}}$$

2.3. Obtido o valor de  $R_g$ , verifique se vale a hipótese de que  $R_g \ll R_s$ , mostrando os cálculos abaixo. Para tanto, basta verificar se  $\frac{R_s}{R_g} \gg 1$ .

## Construção de um Miliampímetro

1. Construa um miliampímetro com fundo de escala de 100 mA. Para isso, use o circuito da figura 10 com *Shunt de Ayrton*, calculando-se  $R_1$  e  $R_2$ . A resistência equivalente do miliampímetro será  $(R_1 + R_g) \parallel R_2$ . Adote para ela o valor de 100  $\Omega$ .




Figura 10: Circuito proposto para o miliampímetro.

2. Monte o circuito anterior.
3. Acople-o a uma fonte por meio de uma resistência  $R_f$  (sugestão:  $R_f = 100\Omega$ ), de forma a obterem-se correntes de 0 a 100 mA, seguindo o ilustrado na figura 11 (note-se a presença do multímetro comercial na escala de corrente).




Figura 11: Montagem para aferição do miliamperímetro construído.

4. Adotando-se o multímetro comercial na escala de corrente como referência, calibre o miliamperímetro, variando E de forma a obter correntes de 20 mA em 20 mA, e preencha a tabela abaixo.

$I_{multímetro\ comercial}$ (mA)	$I_{miliamperímetro\ construído}$ (mA)	Desvio (%)

## Construção de um Voltímetro

1. Construa um voltímetro para 20V, corrente contínua, utilizando o galvanômetro fornecido. Considere o circuito da figura 12 como referência.




Figura 12: Circuito para construção de um voltímetro.

2. Calcule o resistor série  $R_m$ .

$$R_m = \underline{\hspace{2cm}}$$


3. Faça a aferição da escala comparando as indicações do galvanômetro com as de um multímetro comercial, utilizado como padrão. Para tanto, escolha 5 pontos de aferição entre 0 e 20 V e preencha a tabela seguinte.

$V_{multímetro\ comercial}$ (V)	$I_{galvanômetro}$ (mA)	$V_{voltímetro\ construído}$	Desvio (%)

4. Lembrando-se que uma característica importante do voltímetro é sua sensibilidade, definida em  $\Omega/V$ , calcule a sensibilidade  $S$  do voltímetro construído, pela equação seguinte, e faça os comentários pertinentes:

$$S = \frac{R_v}{V_{FDE}}$$

em que  $V_{FDE}$  é a tensão de fim de escala.



## Desafios

1. Especificar as características de um galvanômetro ( $I_{g(máx)}$  e  $R_g$ ) de tal forma que a resistência interna ( $R_v$ ) de um voltímetro seja de  $250\text{ k}\Omega$  na escala de 10 V. Explicitar também o valor da sensibilidade ( $S$ ).
2. O galvanômetro especificado no item anterior poderá ser utilizado como amperímetro com qual fundo de escala, se nenhuma resistência *shunt* for acrescentada?

## Lista de Materiais

- Fonte CC de 0 a 30V
- Multímetro digital
- Caixa de resistências (década resistiva)
- Resistores de 2W: 2x  $100\Omega$
- Resistores de  $1/4\text{W}$ : 1x ( $150\Omega$ ,  $330\Omega$ ,  $680\Omega$ ,  $820\Omega$ ,  $1k8\Omega$ ,  $3k9\Omega$ ,  $4k7\Omega$ ,  $5k6\Omega$ ,  $6k8\Omega$ ,  $10k\Omega$ )
- Galvanômetro de bobina móvel, com FDE de 1mA
- Plaqueta de montagem “Universal”
- Cabos banana-banana

## EXPERIÊNCIA EXTRA 2

## Instrumentos para Laboratório de Eletrônica

**Objetivos.**

Verificar experimentalmente a utilização e funcionamento dos seguintes dispositivos:

- osciloscópio para medida de tensão e tempo de sinais periódicos;
- gerador de funções senoidais, triangulares e quadradas;

**Parte Experimental I - Estudo dos Instrumentos****Osciloscópio**

1. Utilizaremos nesta experiência o osciloscópio para efetuar medidas de tensão e período de sinais provenientes do gerador de funções. Para isso, ligue o instrumento e juntamente com o professor verifique os itens relacionados abaixo e anote suas características:

- Possui 2 canais de entrada de sinal: ( ) 1 e 2 ( ) A e B
- Seletor da escala de tensão: mínimo = \_\_\_\_\_ máximo = \_\_\_\_\_ (coloque as unidades)
- Seletor da escala de tempos: mínimo = \_\_\_\_\_ máximo = \_\_\_\_\_ (coloque as unidades)
- Entrada de Calibração: tensão = \_\_\_\_\_ período = \_\_\_\_\_ (coloque as unidades)

2. A primeira leitura que iremos executar será a da Entrada de Calibração. Escolha um dos canais de leitura e encoste o positivo da ponta de prova no ponto de calibração. Ajuste as escalas de tensão e tempo para obter o melhor sinal (de modo que ocupe o máximo da tela nas duas dimensões). A seguir, copie o gráfico obtido no quadro abaixo, anote as medidas dos dois eixos e obtenha os resultados.




Figura 1: Imagem osciloscópio

Escala de tensão (pp): \_\_\_\_\_ [ ]

Escala de tempo: \_\_\_\_\_ [ ]

Divisões vertical: \_\_\_\_\_

Divisões horizontal: \_\_\_\_\_

Resultados:

Valor da tensão (pp): \_\_\_\_\_ [ ]

Período: \_\_\_\_\_ [ ]

Frequência: \_\_\_\_\_ [ ]

*Observação: a notação pp indica valor de pico-a-pico, ou seja, a amplitude total da forma de onda, do menor ponto negativo ao maior ponto positivo.*

## Gerador de Funções

Este instrumento fornece, dentre outras, as funções básicas: senoidal, triangular e quadrada. Verifique juntamente com o professor as principais características do instrumento: terminal de saída da função, seleção do tipo de função, amplitude e frequência (ou período).

## Medidas Básicas com o Osciloscópio

1. Escolha um canal de entrada do osciloscópio (1 ou 2) e conecte na saída do gerador de funções. Atenção: devem ser respeitadas as polaridades (+ e -).




Figura 2: Gerador de função com osciloscópio

2. Faça os ajustes especificados abaixo no gerador de funções e execute as respectivas medidas com o osciloscópio. Os resultados devem ser expressos de forma semelhante ao item 1.2, ou seja, contendo esboço da forma de onda, escalas utilizadas, valores das divisões, valor pico-a-pico das tensões, período e frequência.

$$\text{Senoidal} \begin{cases} 2V_{pp} \times 100Hz \\ 5V_{pp} \times 1200Hz \end{cases}$$

$$\text{Triangular} \begin{cases} 0,5V_{pp} \times 1kHz \\ 10V_{pp} \times 10kHz \\ 1,5V_{pp} \times 200Hz \end{cases}$$

$$\text{Quadrada} \begin{cases} 5V_{pp} \times 1Hz \\ 12V_{pp} \times 800Hz \end{cases}$$

## Listas de Materiais

- Multímetro Digital
- Protoboard
- Osciloscópio duplo canal com dois cabos
- Fonte CC de 0 a 30V
- Fonte fixa 12V Cabos Banana-Banana
- Gerador de sinais
- CI LM339
- Potenciômetro de  $4k7\Omega$
- Resistor de  $1k\Omega$
- 2x Resistores de  $1k5\Omega$
- Resistor de  $2k2\Omega$
- Resistor de  $4k7\Omega$
- Alicate de Bico
- Alicate de Corte Fios para proto-board

## EXPERIÊNCIA EXTRA 3

### Osciloscópio: Medidas de Amplitude e Defasagem

Evidentemente que este sofisticado instrumento, não foi feito apenas com o objetivo de se visualizar as formas de onda em um circuito, ele tem o objetivo de nos oferecer medidas com relevante precisão, daquilo que se está observando. Mas para que isso seja possível, o usuário deverá estar bastante ciente das condições de ajuste em que o aparelho se encontra naquele instante. Ou seja qualquer desatenção ou má operação pode induzir o usuário a graves erros, contrariando até as leis da física.

Portanto, toda vez que ligamos o instrumento, é instrumento, é imperioso que verifiquemos todos os controles do osciloscópio e o coloquemos em condições mínimas de operação. Ou seja, verificar posicionamento do ponto ou traço e ajustá-lo na tela, verificar controles como o de Expansão se está fechado, aplicarmos a onda quadrada e referência e checarmos se confere a amplitude a frequência.

## Medida de Sinal DC

Estando tudo OK inicialmente, verificaremos que ao aplicarmos um sinal DC, o ponto outro traço se deslocará na vertical, parando em outra posição. Para efetuarmos a leitura, basta contarmos de quantas divisões foi o deslocamento e multiplicarmos pelo valor Volts/Div do seletor de ganho vertical.

$$\text{Ou seja: } \frac{\text{Volts}}{\text{Div}} \cdot \text{Div} = \text{Volts}$$

## Medida de Sinal Alternado

Para sabermos os valores de pico ou pico a pico de um sinal periódico, basta contar o número de divisões e também multiplicar pelo valor do seletor de ganho vertical.

Utilizando a chave AC/DC aqui, podemos também medir o valor da componente DC se ela existir.

Para medirmos o período do sinal, basta ajustarmos a varredura horizontal de tal forma que possamos identificar o período do sinal, e então contarmos quantas divisões ocupa o mesmo e multiplicarmos pelo valor apontado no seletor de varredura. Ou seja:  $\frac{\text{Tempo}}{\text{Div}} \cdot \text{Div} = \text{Tempo}$

Para medirmos a frequência, basta aplicarmos:  $f = \frac{1}{T}$

## Medida de Corrente

A impiedâcia de entrada de um osciloscópio, deve ser bastante alta, o que impede que o mesmo seja ligado em serie nos circuitos sob análise. Para contornar tal fato, o que se faz quando necessário é uma medida indireta, através da queda de tensão em um resistor.

## Medidas de Defasagem

Pode ser feita através de medida direta, quando se tem um osciloscópio duplo traço, ou através das figuras de Lissajous, como veremos mais adiante. No caso de osciloscópio duplo traço, medirmos diretamente a defasagem em tempo entre eles, e através de elementar regra de três calcular a defasagem em graus.

Período T \_\_\_\_\_ 360°

Defas. t \_\_\_\_\_ x

## Figuras de Lissajous

O método das figuras de Lissajous, é muito útil quando se deseja verificar e medir a defasagem entre dois sinais, além de permitir estabelecer relação

entre frequências de dois sinais.

A composição gráfica de dois movimentos oscilatórios, um na horizontal e outro na vertical, resulta na Figura de Lissajous, como podemos ver a seguir:




Figura 1

Dessa figura podemos observar a relação entre as frequências dos dois sinais, contando o numero de vezes que a figura toca numa linha imaginaria que tangencia toda a figura.

Ou seja: 4 vezes na vertical e duas vezes na horizontal.

Como:  $\frac{Fv}{Fh} = \frac{Nv}{Nh}$  temos que:  $\frac{Fv}{Fh} = \frac{2}{4}$  ou  $Fh = 2Fv$

Onde:

$Fv$  = freq. na entrada vertical

$Fh$  = freq. na entrada horizontal

$Nh$  = num. de tangencias na horizontal

$Nv$  = num. de tangencia na vertical

Como podemos concluir, podemos medir frequências desconhecidas se aplicarmos esta numa entrada com outra de valor conhecido na outra entrada.

Para dois sinais de mesma frequência, podemos medir a defasagem entre eles também utilizando o método de Lissajous, como vemos:

Vamos supor dois sinais senoidais de mesma frequência, porem defasados e aplicados na entrada vertical  $Vv$  e na Horizontal  $Vh$ .

$$Vh = Vm \cdot \sin(\omega t)$$

$$Vv = Vm \cdot \sin(\omega t + \Delta\phi)$$




Figura 2

Observando a figura temos:

$$Vv = Vm \cdot \sin(wt + \Delta\phi)$$

Onde  $Vvm = b$  e para  $t = 0$   $Vv = a$

Portanto:  $a = b \sin(w \cdot 0 + \Delta\phi)$  ou  $a = b \sin(\Delta\phi)$

Portanto:  $\Delta\phi = \arcsin(\frac{a}{b})$

Para facilitar:  $\Delta\phi = \arcsin(\frac{2a}{2b})$  ou  $\Delta = \arcsin(\frac{a}{b})$

## Parte Prática

### 1. Medida de frequência e fase por Lissajous

- (a) Conecte na entrada vertical do osciloscópio, o gerador de funções ajustado para saída senoidal com amplitude máxima, e conecte na entrada horizontal o secundário do traçado, conforme ilustração; e feche a varredura.





Figura 3

Variando a frequência do gerador conforme a tabela, anote a fig. de Lissajous e determine a relação de frequências.

Fh (Hz)	Fv (Hz)	figura	Nh	Nv	Nh/Nv
60	15				
60	20				
60	24				
60	30				
60	40				
60	60				
60	90				
60	120				
60	150				
60	180				
60	240				

Tabela 1

2. Monte o circuito abaixo:



Nota:

$$f_c = 1941 \text{ Hz}$$

$$\text{Para } f = 2 \text{ kHz}, \\ \Delta\theta = -45,9^\circ$$

Figura 4

(a) Desenhe as formas de onda e encontre a defasagem entre os sinais.




Figura 5

$$BT = \underline{\hspace{2cm}} \quad ND = \underline{\hspace{2cm}} \quad T = \underline{\hspace{2cm}} \quad \Delta T = \underline{\hspace{2cm}}$$
$$\theta = \underline{\hspace{2cm}}$$

- (b) Feche a varredura (posição X-Y) e desenhe a figura de Lissajous e através desta encontre a defasagem entre os sinais.




Figura 6

$$2a = \underline{\hspace{2cm}} \quad 2b = \underline{\hspace{2cm}} \quad \theta = \underline{\hspace{2cm}}$$

## List a de Materiais

- Fonte CC de 0 a 30V
- Plaqueta de montagem “Universal”

- Osciloscópio
- Gerador de funções
- Multímetro
- Cabos banana-banana
- Trafo 110/6V (caixa)
- Resistores de 1/4W: 1x ( $1\text{k}\Omega$ )
- Capacitores: 1x (82 nF)
- Cabos para osciloscópio